CN217820447U - 子母板芯片测试装置和芯片高低温老化测试系统 - Google Patents
子母板芯片测试装置和芯片高低温老化测试系统 Download PDFInfo
- Publication number
- CN217820447U CN217820447U CN202122979230.5U CN202122979230U CN217820447U CN 217820447 U CN217820447 U CN 217820447U CN 202122979230 U CN202122979230 U CN 202122979230U CN 217820447 U CN217820447 U CN 217820447U
- Authority
- CN
- China
- Prior art keywords
- chip
- daughter board
- board
- daughter
- mother
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
公开了一种子母板芯片测试装置和芯片高低温老化测试系统。所述测试装置包括:母板,正面包括子板放置区,并且子板放置区中包括焊盘;子板,背面铺放在母板的子板放置区内,并且正面包括芯片放置槽,槽内设有凸起的弹性机构,弹性机构的另一端与设置在子板通孔中的导电弹簧针相连,在芯片被放入所述芯片放置槽时,该弹性机构与芯片底部接触并受压将连接的导电弹簧针顶出子板背面以使导电弹簧针与母板的焊盘连接。由此,本公开通过子板中受压顶出的导电弹簧针,实现芯片与母板的稳妥连接。该连接尤其可以结合贯通子板的触点与母板触点的连接,以及子板和母板之间的扭力矩可调的固定,实现一种稳妥连接各类芯片封装且不易老化的组合测试板。
Description
技术领域
本公开涉及一种芯片测试领域,尤其涉及一种子母板芯片测试装置,以及应用该装置的芯片高低温老化测试系统。
背景技术
集成电路芯片在出厂前需要经过可靠性测试。在现有技术中,会采用硬件测试组合板来同时对板上的多个芯片进行各种可靠性测试。但现有的测试组合板会因为各种接触问题导致芯片无法识别,从而降低了测试效率。
为此,需要一种改进的硬件测试组合板。
实用新型内容
本公开要解决的一个技术问题是提供一种子母板芯片测试装置和芯片高低温老化测试系统。子母板芯片测试装置的子板包括弹性机构与导电弹簧针相结合的连接结构,该结构能够将待测芯片放入的压力转化为弹性形变力,从而使得芯片管脚与母板上稳妥连接,由此避免由于测试组合板本身导致的芯片接触不良的问题。
根据本公开的第一个方面,提供了一种子母板芯片测试装置,其特征在于,包括:母板,所述母板的正面包括子板放置区,并且所述子板放置区中包括焊盘;子板,所述子板的背面用于铺放在所述母板的子板放置区内,并且所述子板包括位于子板正面的芯片放置槽,所述芯片放置槽内部设有凸起的弹性机构,弹性机构的另一端与设置在子板通孔中的导电弹簧针相连,在芯片被放入所述芯片放置槽时,所述弹性机构与所述芯片底部接触并受压将连接的导电弹簧针顶出所述子板的背面以使所述导电弹簧针与所述母板的焊盘连接。
可选地,所述子板包括围绕所述弹性机构布置的多个第一金属触点,所述多个第一金属触点在待测芯片被放入所述芯片放置槽时与所述待测芯片的管脚相连,并且与导电弹簧针导电连接。
可选地,所述子板通孔中设有多个所述导电弹簧针,所述母板的焊盘中设有多个插孔,每个导电弹簧针在被顶出所述子板的背面时插入所述多个插孔的一个插孔中。
可选地,所述子板包括围绕所述弹性机构布置的多个第一金属触点,并且所述母板包括围绕焊盘布置的多个第三金属触点,所述多个第一金属触点延伸贯穿所述子板并在所述子板背面形成多个第二金属触点,并且在待测芯片被放入所述芯片放置槽时由所述待测芯片的管脚下压,以使得所述多个第二金属触点伸出所述子板背面与所述第三金属触点导电连接。
可选地,所述芯片放置槽内部设置的所述弹性机构是导电弹性机构,用于在芯片被放入所述芯片放置槽时与所述芯片底部的焊盘接触,以使得所述芯片的焊盘与所述母板的焊盘经由所述导电弹簧针导电连接。
可选地,所述多个第一金属触点中的至少部分金属触点不与导电弹簧针电连接。
可选地,所述子母板芯片测试装置还包括:固定机构,用于将所述子板可拆卸地固定在所述母板的子板放置区上。
可选地,所述子板包括多个第一扭矩孔,所述母板的子板放置区包括多个第二扭矩孔,所述子板经由穿过所述第一扭矩孔和所述第二扭矩孔的所述固定机构固定在所述母板的子板放置区上。
可选地,所述固定机构包括设置在所述子板上的第一磁性机构,以及设置在所述母板上的第二磁性机构,并且所述子板通过所述第一磁性机构和所述第二磁性机构之间的磁性连接而被固定在所述母板的子板放置区上。
根据本公开的第二个方面,提供了一种芯片高低温老化测试系统,其特征在于,包括:高低温控箱,所述高低温控箱内部布置有多个如本公开第一方面所述的子母板芯片测试装置,并且用于在所述子母板芯片测试装置上的芯片测试期间提供设定的温度。
由此,本实用新型通过子板中受压顶出的导电弹簧针,实现了芯片与母板的稳妥连接。所述连接尤其可以结合贯通子板的触点与母板触点的连接,以及子板和母板之间的扭力矩可调的固定,实现一种能够应对各类芯片封装的稳妥连接且不易老化的组合测试板。
附图说明
通过结合附图对本公开示例性实施方式进行更详细的描述,本公开的上述以及其它目的、特征和优势将变得更加明显,其中,在本公开示例性实施方式中,相同的参考标号通常代表相同部件。
图1示出了根据本实用新型一个实施例的母板的正面图示。
图2A-B示出了根据本实用新型一个实施例的子板的正面和背面的图示。
图3示出了根据本实用新型一个实施例的芯片被放入前后的子母板连接示意图。
图4A-B示出了用于使用本实用新型的子母板组合装置进行测试的芯片的例子。
图5示出了根据本实用新型一个实施例的芯片被放入前后的子母板连接示意图。
图6示出了根据本实用新型一个实施例的母板的正面图示。
图7A-B示出了根据本实用新型一个实施例的子板的正面和背面的图示。
图8示出了根据本实用新型一个实施例的芯片被放入前后的子母板连接示意图。
图9示出了用于使用本实用新型的子母板组合装置进行测试的芯片的例子。
图10示出了根据本实用新型一个实施例的芯片被放入前后的子母板连接示意图。
具体实施方式
下面将参照附图更详细地描述本公开的优选实施方式。虽然附图中显示了本公开的优选实施方式,然而应该理解,可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反,提供这些实施方式是为了使本公开更加透彻和完整,并且能够将本公开的范围完整地传达给本领域的技术人员。
目前的芯片可靠性测试是基于以太网进行各项可靠性测试。整个可靠性老化测试会使用如下三部分:上位机,测试程序,测试板硬件合集。
测试板硬件包括测试子板、测试母板、通讯转发器。通讯转发器用于实现测试组合板与外部上位机之间的通信,以及测试程序的下载,上位机通过通讯转发器向测试板上的芯片下载各种测试程序,完成测试过程中的命令与响应的交互,同时完成测试状态的监控。测试子板和测试母板组合在一起,形成QUAL测试组合板(下面通称:测试组合板,或是子母板)。
如前所述,现有的测试组合板会因为各种接触问题导致芯片无法识别,从而降低了测试效率。为此,本实用新型提供一种实现为子母板芯片测试装置的硬件测试组合板,其中的子板包括弹性机构与导电弹簧针相结合的连接结构,该结构能够将待测芯片放入的压力转化为弹性形变力,从而使得芯片管脚与母板上稳妥连接,由此避免由于测试组合板本身导致的芯片接触不良的问题。
图1示出了根据本实用新型一个实施例的母板的正面图示。如图所示,母板10的正面可以包括多个子板放置区100。每个子板放置区中可以包括与子板建立电连接的焊盘110。
进一步地,图2A-B示出了根据本实用新型一个实施例的子板的正面和背面的图示。图2A-B示出的子板可用于与图1的母板适配。应该理解的是,虽然为了清楚的示出子板正面和背面的细节而在图2A和图2B中示出了远大于图1所示子板放置区面积的子板200,但实际应用中,子板 200可以具有与母板的子板放置区100一致的大小(甚至形状),由此方便一块母板承载多个子板以同时进行测试。例如,图1中示出了具有10 个子板放置区100的母板10,该母板10能够同时对10个子板上的芯片进行测试。
在实际进行测试时,图1示出的母板正面与图2B示出的子板背面接触。即,子板200的背面可以铺放在母板的子板放置区100内。图2A示出的子板200的正面可以包括位于子板正面的芯片放置槽(例如,图中示出的一圈触点220所框出的范围),所述芯片放置槽内部设有凸起的弹性结构211。该弹性机构211的另一端与设置在子板通孔210中的导电弹簧针212相连。
图3示出了根据本实用新型一个实施例的芯片被放入前后的子母板连接示意图。如图3上部所示,弹性机构211与多个导电弹簧针相连,并且可以具有与子板通孔210相仿的截面面积(或者比通孔210的面积要小)。当子板放置在母板上时,导电弹簧针212与母板10的焊盘110无接触。
而如图3下部所示,当子板正面200的凹槽(即,芯片放置槽)中放置有芯片300时,弹性机构211被按压至与凹槽底部平齐,并且使得导电弹簧针212受压伸出,从而与母板的焊盘110相接触。
如图所示,子板通孔210中可以设有多个导电弹簧针212(例如,图 3中示出的4个)。母板的焊盘中可以相应地设有多个插孔,每个导电弹簧针212在被顶出所述子板的背面时插入所述多个插孔的一个插孔中。例如,图1所示的焊盘110中包括的四个插孔。
当芯片如图3下部所示按压入芯片放置槽内的时候,可以使用芯片固定机构(图中未示出)而使得芯片不被弹起。在一个实施例中,芯片放置槽可以与芯片卡接,以使得芯片不被弹起。在另一个实施例中,可以在芯片放置槽四周设置卡接机构,用于在芯片放入槽内之后将卡接机构移至芯片之上,防止芯片弹起。而在后续需要取出芯片时,则可移开该卡接机构,并取出芯片。
在一个实施例中,如图2A所示,子板200的正面可以包括围绕弹性机构211布置的多个第一金属触点220。多个第一金属触点在待测芯片被放入所述芯片放置槽时与待测芯片的管脚相连,并且可以通过额外的连接与导电弹簧针导电连接。
图4A-B示出了用于使用本实用新型的子母板组合装置进行测试的芯片的例子。其中,图4A示出了QFN(四侧无引脚扁平封装)的芯片例子。如图4A所示,QFN是一种无引脚封装,呈正方形(在某些实现中也可以呈矩形)。封装外围四周有实现电气连接的20个导电焊盘(即,20个管脚)。由于PFN封装不像SOP、QFP等具有翼形引脚,其内部引脚与焊盘之间的导电路径短,自感系数及封装体内的布线电阻很低,所以它能提供良好的电性能。图4B示出了QFP(四侧有引脚扁平封装)的芯片例子,这是是表面组装集成电路主要封装形式之一,引脚从四个侧面引出呈翼(L) 形。图4A和4B的左侧示出芯片的正面,右侧示出了芯片的背面。芯片背面用于与子板200的芯片放置槽相接触。
图5示出了根据本实用新型一个实施例的芯片被放入前后的子母板连接示意图。除了与图3相同的机构布置之外,图5的上部还示出了布置在子板200的芯片放置槽内的四个金属触点220。每个金属触点220都可以各自通过一个导电连接221与一个导电弹簧针导电连接。
由此,在如图5下部所示,当芯片300被压入芯片放置槽中时,芯片 300下部的四个管脚320能够各自与子板的一个金属触点220相连接,并最终经由导电弹簧针连接至母板的焊盘,例如,母板焊盘中的一个插孔。
应该理解的是,虽然图中为了简明仅示出芯片的四个管脚、子板的四个触点、四个导电弹簧针,以及母板焊盘中的四个插孔,但在实际操作中,芯片通常设置有更多的管脚,因此子板上需要更多个触点(例如,图2A 示出的36个触点)。在每个管脚对应于一个导电弹簧针,以及母板焊盘中的一个插孔时,还可以在子板通孔中设置更多的导电弹簧针,并且相应地在母板焊盘中设置更多的插孔。当然,这些插孔需要各自接入不同的信号以提供给芯片的管脚,或是从芯片的管脚中读出信号。母板上这些具体的信号读取和写入设置不在本申请的讨论范围内。
在某些实施例中,除了子板正面包括围绕所述弹性机构布置的多个第一金属触点以便与芯片管脚连接之外,子板和母板之间还可以直接通过触点进行电连接。此时,母板可以包括围绕焊盘布置的多个第三金属触点,子板正面的第一金属触点也可以延伸至子板背面。
图6示出了根据本实用新型一个实施例的母板的正面图示。如图所示,母板10的正面可以包括多个子板放置区100。每个子板放置区中可以包括与子板建立电连接的焊盘110,以及围绕焊盘的多个第三金属触点120。
进一步地,图7A-B示出了根据本实用新型一个实施例的子板的正面和背面的图示。图7A-B示出的子板可用于与图6的母板适配。类似地,虽然为了清楚的示出子板正面和背面的细节而在图7A和图7B中示出了远大于图6所示子板放置区面积的子板200,但实际应用中,子板200可以具有与母板的子板放置区100一致的大小(甚至形状),由此方便一块母板承载多个子板以同时进行测试。例如,图6中示出了具有10个子板放置区100的母板10,该母板10能够同时对10个子板上的芯片进行测试。
图8示出了根据本实用新型一个实施例的芯片被放入前后的子母板连接示意图。图8所示的子板和母板可以对于图7A-B和图6所示的子板和母板。
如图8上部所示,子板的多个第一金属触点220延伸贯穿子板200并在子板200背面形成多个第二金属触点222。换句话说,可以使用多根贯穿子板延伸的导线,其在正面的一端是第一金属触点220,背面的一点是第二金属触点222。即,第一金属触点和对应的第二金属触点可由一个导电机构实现。在某些实施例中,这些导电机构本身可以是弹性机构,用于在如图8下部所示的芯片300放入之后,由所述待测芯片的管脚320下压,其一端的第一金属触点220直接与芯片管脚320接触,并且其另一端的第二金属触点222则伸出所述子板背面直接与母板的第三金属触点120导电连接。
如图8所示,芯片300的管脚320可以经由子板的第一触点和第二触点直接实现与母板10上第三触点320的连接。并且,子板的第一触点还和第二触点还可以经由导电连接机构221与导电弹簧针212相连,实现与母板焊盘(中的插孔)的导电连接。在某些实施例中,可以是每一个管脚 320都经由一个导电连接机构221与一个导电弹簧针212相连,此时,管脚数量、第一和第二触点数量、第三触点数量、导电弹簧针数量和母板焊盘内插孔的数量都可以相同。在其他实施例中,至少部分第一和第二触点可以不与导电弹簧针212相连。例如,在图示的20个触点对于20个芯片管脚的情况下,只有四个触点(管脚)经由四个导电连接机构221与四个导电弹簧针212。这四个管脚可以是特别重要的管脚,也可以是在测试时需要接地的管脚等。
在某些实施例中,芯片封装的底部还可以包括一个大面积裸露的焊盘。图9示出了用于使用本实用新型的子母板组合装置进行测试的芯片的例子。该芯片也是如图4A所示的QFN(四侧无引脚扁平封装)芯片,但封装外围四周有实现电气连接的20个导电焊盘(即,20个管脚)320之外,封装底部中央位置还设置有一个大面积裸露的焊盘310。大焊盘310提高了芯片的散热性能,连同QFN所具有良好的电性能,以及体积小和质量小的特点,尤其适用于在手机、数码相机、PDA、DV、智能卡及其他便携式电子设备等高密度产品中。
而当需要测试的芯片包括图8所示的大焊盘310时,弹性机构210也实现为具有导电导热功能的金属弹性机构210。图10示出了根据本实用新型一个实施例的芯片被放入前后的子母板连接示意图。
如图10下部所示,芯片300在放入后,管脚320可以经由触点220 直接与母板上的触点120相连接。焊盘310则可经由金属弹性机构210和伸出的导电弹簧针212实现与母板焊盘110的电连接。在图示的情况下,焊盘和管脚之间可以无导电连接,即,任何一个触点220都不与导电弹簧针发生电连接。由此,实现经由焊盘的导热,以及经由触点的电信号传导。在其他实施例中,芯片300的管脚320中的一部分(例如,20个管脚中的 4个在测试中需要接地的管脚)可以经由导电机构221与四个导电弹簧针 212相连,由此实现导热和接地的复用。在某些实施例中,可以为同一块母板配备不同型号的子板,不同型号的子板可以适配不同封装的芯片,从而实现对不同款芯片的测试。
芯片在封装后接受的测试包括可靠性高低温老化测试。因此子母板组合的连接处不仅会重复插拔还要经历高低温变化。目前测试子板与母版之间利用“板对板连接器”连接测试子板与测试母版之间的通信,在经历多次重复的可靠性高低温老化测试后,测试子板与测试母板其失效概率与使用次数之间的关系符合浴缸曲线的特性,也会像芯片产品的生命周期一样,进入磨损期,两者之间的连接会出现诸多问题,导致可靠性老化结果偏差,从而导致测试效率降低。为此,本实用新型除了如上所述改进了子母板之间的通信连接之外,还通过改进子母板之间的机械连接,去除对“板对板连接器”这一易耗损机构的需要,从而进一步提升的子母板的测试效率。为此,本实用新型的子母板芯片测试装置还需要包括:固定机构,用于将所述子板可拆卸地固定在所述母板的子板放置区上。
参加图1和图2A-B,以及图6和图7A-B,在图示的实施例中,测试子板200包括第一扭矩孔201,测试母板10的子板放置区相应的包括第二扭矩孔101。由此,子板200可以经由穿过所述第一扭矩孔201和第二扭矩孔101的固定机构固定在母板的子板放置区100上。
为了使接触更加稳定可靠,可以在测试组合板四周加相同大小的扭力矩,确保组合板之间的可靠连接,并由此为组合板与芯片之间的正常通信提供前提。
另外,图1和图6中还示出了母板上的第三扭矩孔11。该第三扭矩孔 11可用于母板与其他设备的连接,例如,在高温测试箱内的连接。
在其他实施例中,虽然图中未示出,但固定机构可以包括设置在所述子板上的第一磁性机构,以及设置在所述母板上的第二磁性机构,并且所述子板通过所述第一磁性机构和所述第二磁性机构之间的磁性连接而被固定在所述母板的子板放置区上。
由此,使用本实用新型的子母板芯片测试装置,用户通过更换子板中芯片即可实现不同芯片测量,通过更换子板即可支持各种封装测量。芯片在进行可靠性高低温老化时,不需要考虑子母组合板之间接触影响其采集结果。
在一个实施例中,本实用新型还可以实现为一种芯片高低温老化测试系统。该系统包括高低温控箱。所述高低温控箱内部布置有多个如上所述的子母板芯片测试装置,并且用于在所述子母板芯片测试装置上的芯片测试期间提供设定的温度。
以上已经描述了本实用新型的各实施例,上述说明是示例性的,并非穷尽性的,并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下,对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择,旨在最好地解释各实施例的原理、实际应用或对市场中的技术的改进,或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。
Claims (10)
1.一种子母板芯片测试装置,其特征在于,包括:
母板,所述母板的正面包括子板放置区,并且所述子板放置区中包括焊盘;
子板,所述子板的背面用于铺放在所述母板的子板放置区内,并且所述子板包括位于子板正面的芯片放置槽,所述芯片放置槽内部设有凸起的弹性机构,弹性机构的另一端与设置在子板通孔中的导电弹簧针相连,在芯片被放入所述芯片放置槽时,所述弹性机构与所述芯片底部接触并受压将连接的导电弹簧针顶出所述子板的背面以使所述导电弹簧针与所述母板的焊盘连接。
2.如权利要求1所述的子母板芯片测试装置,其特征在于,所述子板包括围绕所述弹性机构布置的多个第一金属触点,所述多个第一金属触点在待测芯片被放入所述芯片放置槽时与所述待测芯片的管脚相连,并且与导电弹簧针导电连接。
3.如权利要求2所述的子母板芯片测试装置,其特征在于,所述子板通孔中设有多个所述导电弹簧针,所述母板的焊盘中设有多个插孔,每个导电弹簧针在被顶出所述子板的背面时插入所述多个插孔的一个插孔中。
4.如权利要求1所述的子母板芯片测试装置,其特征在于,所述子板包括围绕所述弹性机构布置的多个第一金属触点,并且所述母板包括围绕焊盘布置的多个第三金属触点,
所述多个第一金属触点延伸贯穿所述子板并在所述子板背面形成多个第二金属触点,并且在待测芯片被放入所述芯片放置槽时由所述待测芯片的管脚下压,以使得所述多个第二金属触点伸出所述子板背面与所述第三金属触点导电连接。
5.如权利要求4所述的子母板芯片测试装置,其特征在于,所述芯片放置槽内部设置的所述弹性机构是导电弹性机构,用于在芯片被放入所述芯片放置槽时与所述芯片底部的焊盘接触,以使得所述芯片的焊盘与所述母板的焊盘经由所述导电弹簧针导电连接。
6.如权利要求4所述的子母板芯片测试装置,其特征在于,所述多个第一金属触点中的至少部分金属触点不与导电弹簧针电连接。
7.如权利要求1所述的子母板芯片测试装置,其特征在于,还包括:
固定机构,用于将所述子板可拆卸地固定在所述母板的子板放置区上。
8.如权利要求7所述的子母板芯片测试装置,其特征在于,
所述子板包括多个第一扭矩孔,所述母板的子板放置区包括多个第二扭矩孔,所述子板经由穿过所述第一扭矩孔和所述第二扭矩孔的所述固定机构固定在所述母板的子板放置区上。
9.如权利要求7所述的子母板芯片测试装置,其特征在于,
所述固定机构包括设置在所述子板上的第一磁性机构,以及设置在所述母板上的第二磁性机构,并且所述子板通过所述第一磁性机构和所述第二磁性机构之间的磁性连接而被固定在所述母板的子板放置区上。
10.一种芯片高低温老化测试系统,其特征在于,包括:
高低温控箱,所述高低温控箱内部布置有多个如权利要求1-9中任一项所述的子母板芯片测试装置,并且用于在所述子母板芯片测试装置上的芯片测试期间提供设定的温度。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202122979230.5U CN217820447U (zh) | 2021-11-26 | 2021-11-26 | 子母板芯片测试装置和芯片高低温老化测试系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202122979230.5U CN217820447U (zh) | 2021-11-26 | 2021-11-26 | 子母板芯片测试装置和芯片高低温老化测试系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN217820447U true CN217820447U (zh) | 2022-11-15 |
Family
ID=83959698
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202122979230.5U Active CN217820447U (zh) | 2021-11-26 | 2021-11-26 | 子母板芯片测试装置和芯片高低温老化测试系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN217820447U (zh) |
-
2021
- 2021-11-26 CN CN202122979230.5U patent/CN217820447U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5949242A (en) | Method and apparatus for testing unpackaged semiconductor dice | |
US5905382A (en) | Universal wafer carrier for wafer level die burn-in | |
US6409521B1 (en) | Multi-mode compliant connector and replaceable chip module utilizing the same | |
JP3045980B2 (ja) | アクセス可能なテスト・パッドを有するマルチ・チップ・モジュール、およびテスト固定装置 | |
JP7198127B2 (ja) | インタポーザ、ソケット、ソケット組立体、及び、配線板組立体 | |
JPH10335035A (ja) | Bga−ic用測定機構 | |
US20090027072A1 (en) | Apparatus for testing chips with ball grid array | |
US5733133A (en) | Pin socket connector for print circuit board | |
US6489791B1 (en) | Build off self-test (Bost) testing method | |
US6771088B2 (en) | Method and apparatus for testing semiconductor devices using the back side of a circuit board | |
US6270356B1 (en) | IC socket | |
JP2901603B1 (ja) | 電子部品導電シート | |
US6100585A (en) | Structure for mounting device on circuit board | |
CN102043117A (zh) | 电子元件封装体的测试装置及测试方法 | |
CN217820447U (zh) | 子母板芯片测试装置和芯片高低温老化测试系统 | |
KR101469222B1 (ko) | 반도체 패키지 테스트 소켓용 필름형 컨택부재, 필름형 컨택복합체 및 이를 포함하는 소켓 | |
KR20040090164A (ko) | 전기 부품 테스트장치 | |
US20020029903A1 (en) | Adapter for a ball grid array device | |
JP3090329U (ja) | モジュール化集積回路ソケット | |
JP2002156387A (ja) | 半導体測定装置のコンタクトピン | |
JPH09252031A (ja) | ウェハテスタ | |
CN218824585U (zh) | 老化子板、老化测试组件及性能测试组件 | |
KR102484329B1 (ko) | 인터포저 | |
KR102456348B1 (ko) | 인터포저 및 이를 구비하는 테스트 소켓 | |
KR100307201B1 (ko) | 반도체 소자 테스트 시스템 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |