CN217719585U - 引线框架和半导体器件 - Google Patents

引线框架和半导体器件 Download PDF

Info

Publication number
CN217719585U
CN217719585U CN202123164973.3U CN202123164973U CN217719585U CN 217719585 U CN217719585 U CN 217719585U CN 202123164973 U CN202123164973 U CN 202123164973U CN 217719585 U CN217719585 U CN 217719585U
Authority
CN
China
Prior art keywords
lead frame
chip
chip mounting
piece
bridging piece
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202123164973.3U
Other languages
English (en)
Inventor
王可
高见头
孙澎
周净男
蔡小五
赵发展
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN202123164973.3U priority Critical patent/CN217719585U/zh
Application granted granted Critical
Publication of CN217719585U publication Critical patent/CN217719585U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

本申请实施例公开了一种引线框架和半导体器件，其中引线框架包括：芯片安装片，所述芯片安装片用于安装芯片；引线架，围设在所述芯片固定架的周侧；桥接片，所述桥接片的一端连接于所述引线架，另一端连接于所述芯片安装片。本申请实施例提供的引线框架通过桥接片的设置使得芯片可以与引线架之间具备连接关系，尤其是芯片的背面(安装面)可以直接通过桥接片与引线架连接，使得芯片的背面可以通过桥接片进行接地，使得芯片的背面可以通过桥接片连接于其他芯片，使得芯片的堆叠或接地更加稳固，且桥接片在通过大电流时也不会损坏，利于提高芯片的使用寿命，使得半导体器件的工作更加稳定。

Description

引线框架和半导体器件
技术领域
本申请实施例涉及芯片技术领域，尤其涉及一种引线框架和一种半导体器件。
背景技术
引线框架作为集成电路封装的重要组成部分，它不仅有集成电路芯片端口与外部电气连接的桥梁作用，同时还起到固定、支撑、保护芯片的机械作用。
随着功率器件和集成电路的发展，目前技术中部分功率器件在设计时需要将芯片进行接地处理，或者需要将芯片与其他芯片进行连接以堆叠形成3D芯片，目前技术中不同芯片之间的连接或芯片的接地仅能够通过键合丝进行键合，而在芯片通过大电流时键合丝有可能损坏，功率器件在运输或使用过程中产生的颠簸有可能会导致键合丝脱离，导致功率器件使用寿命低。
实用新型内容
本实用新型旨在至少解决现有技术或相关技术中存在的技术问题之一。
为此，本实用新型的第一方面提供了一种引线框架。
本实用新型的第二方面提供了一种半导体器件。
有鉴于此，根据本申请实施例的第一方面提出了一种引线框架，包括：
芯片安装片，所述芯片安装片用于安装芯片；
引线架，围设在所述芯片固定架的周侧；
桥接片，所述桥接片的一端连接于所述引线架，另一端连接于所述芯片安装片。
在一种可行的实施方式中，引线框架还包括：
接地线，所述接地线一端连接于所述桥接片，另一端用于接地。
在一种可行的实施方式中，引线框架还包括：
堆叠线，所述堆叠线一端连接于所述桥接片，另一端用于连接于其他芯片。
在一种可行的实施方式中，所述桥接片为多个，多个所述桥接片间隔设置。
在一种可行的实施方式中，所述芯片安装片、所述引线架和所述桥接片为一体式结构。
在一种可行的实施方式中，所述芯片安装片的面积与所述引线架的外轮廓围合形成的面积的比值为0.7至0.9。
在一种可行的实施方式中，引线框架还包括：
支撑件，所述芯片安装片通过所述支撑件连接于所述引线架。
在一种可行的实施方式中，引所述支撑件包括：
连接段，所述连接段的一端连接于所述芯片安装片；
过渡段，连接于所述连接段的另一端；
第一支撑段，一端连接于所述过渡段，另一端连接于所述引线架；
第二支撑段，一端连接于所述过渡段，另一端连接于所述引线架，所述第二支撑段与所述第一支撑段之间留有间隙。
在一种可行的实施方式中，所述芯片安装片包括相对设置的第一面和第二面，所述第一面用于固定所述芯片，所述第二面上形成有凸起和凹陷。
在一种可行的实施方式中，引线框架还包括：
键合片，设置在所述引线架上；
第一引脚，所述第一引脚连接于所述键合片；
第二引脚，所述第二引脚连接于所述桥接片。
根据本申请实施例的第二方面提出了一种半导体器件，包括：
如上述任一技术方案所述的引线框架；
芯片，设置在所述芯片安装片上；
键合丝，所述键合丝的一端连接于所述芯片安装片，另一端连接于所述引线架；
封装体，包覆在所述引线框架，所述芯片位于所述封装体内。
相比现有技术，本实用新型至少包括以下有益效果：本申请实施例提供的引线框架包括芯片安装片、引线架和桥接片，在使用过程中芯片设置在芯片安装片上，再通过键合丝将芯片与引线架进行键合即可实现芯片的信号输出与输入。本申请实施例提供的引线框架通过桥接片的设置使得芯片可以与引线架之间具备连接关系，尤其是芯片的背面(安装面)可以直接通过桥接片与引线架连接，使得芯片的背面可以通过桥接片进行接地，使得芯片的背面可以通过桥接片连接于其他芯片，使得芯片的堆叠或接地更加稳固，且桥接片在通过大电流时也不会损坏，利于提高芯片的使用寿命，使得半导体器件的工作更加稳定。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本申请的限制。而且在整个附图中，用相同的参考符号表示相同的部件。
在附图中：
图1为本申请提供的一种实施例的引线框架的示意性结构图；
图2为本申请提供的一种实施例的半导体器件的示意性结构图。
其中，图1和图2中附图标记与部件名称之间的对应关系为：
1芯片安装片、2引线架、3桥接片、4支撑件、5键合片、6第一引脚、7 第二引脚、8芯片、9键合丝、10第一通孔、11第二通孔；
401连接段、402过渡段、403第一支撑段、404第二支撑段。
具体实施方式
为了更好的理解上述技术方案，下面通过附图以及具体实施例对本申请实施例的技术方案做详细的说明，应当理解本申请实施例以及实施例中的具体特征是对本申请实施例技术方案的详细的说明，而不是对本申请技术方案的限定，在不冲突的情况下，本申请实施例以及实施例中的技术特征可以相互组合。
如图1和图2所示，根据本申请实施例的第一方面提出了一种引线框架，包括：芯片安装片1，芯片安装片1用于安装芯片8；引线架2，围设在芯片8固定架的周侧；桥接片3，桥接片3的一端连接于引线架2，另一端连接于芯片安装片1。
本申请实施例提供的引线框架包括芯片安装片1、引线架2和桥接片3，在使用过程中芯片8设置在芯片安装片1上，再通过键合丝9将芯片8与引线架2进行键合即可实现芯片8的信号输出与输入。本申请实施例提供的引线框架通过桥接片3的设置使得芯片8可以与引线架2之间具备连接关系，尤其是芯片8的背面(安装面)可以直接通过桥接片3与引线架2连接，使得芯片8 的背面可以通过桥接片3进行接地，使得芯片8的背面可以通过桥接片3连接于其他芯片8，使得芯片8的堆叠或接地更加稳固，且桥接片3在通过大电流时也不会损坏，利于提高芯片8的使用寿命，使得半导体器件的工作更加稳定。
在一些示例中，引线框架还包括：接地线，接地线一端连接于桥接片3，另一端用于接地。
引线框架还包括了接地线，通过接地线的设置，在芯片安装片1上安装有芯片8时，芯片8与芯片安装片1具备连接关系，而芯片安装片1与桥接片3 之间距离连接关系，当接地线的另一端接地时，即可使芯片8的背面接地，使得芯片8的接地处理更加简单、稳固。
在一些示例中，引线框架还包括：堆叠线，堆叠线一端连接于桥接片3，另一端用于连接于其他芯片8。
引线框架还包括了堆叠线，通过堆叠线的设置，在芯片安装片1上安装有芯片8时，芯片8与芯片安装片1具备连接关系，而芯片安装片1与桥接片3 之间距离连接关系，当堆叠线的另一端连接于其他芯片8时时，即可使两个芯片8进行堆叠和连接，两个芯片8之间可以进行信号的传输和接收，使得芯片 8的堆叠处理更加简单、稳固。
在一些示例中，桥接片3为多个，多个桥接片3间隔设置。
桥接片3为多个，多个桥接片3间隔设置，每个桥接片3可以时限不同的电气需求，如多个桥接片3中的部分桥接片3可以用于芯片8的接地处理，多个桥接片3中的另外一部分桥接片3可以用于芯片8的堆叠处理等。
可以理解的是，多个桥接片3中的部分桥接片3可以处于闲置状态，而闲置状态的桥接片3两端分别连接了引线架2和芯片安装片1，使得芯片安装片1 的固定更加稳固。
在一些示例中，芯片安装片1、引线架2和桥接片3为一体式结构。
芯片安装片1、引线架2和桥接片3为一体式结构能够提高引线框架的机械强度。
在一些示例中，芯片安装片1的面积与引线架2的外轮廓围合形成的面积的比值为0.7至0.9。
芯片安装片1的面积与引线架2的外轮廓围合形成的面积比为0.5至0.9，使得芯片安装片1的面积能够占引线框架总面积的50％至90％，对于相同尺寸的引线框架，大大增加了芯片安装片1的面积，利于在芯片安装片1上设置尺寸较大的芯片8，使得本实施例提供的引线框架能够适用于大芯片8的封装，提高了引线框架的适用范围。
在一些示例中，引线框架还可以包括多个第一通孔10，多个第一通孔10 开设在引线架2上，考虑到，在芯片安装片1面积增大的同时，芯片安装片1 的自重会增加，而且在芯片安装片1上设置大芯片8时，大功率器件的自重同样会增加，而且大功率器件会占据更大的空间，在此基础上，本申请在引线架 2上开设了多个第一通孔10，在对引线框架进行封装时，封装材料可以填充在第一通孔10内，使得位于引线框架两侧的封装材料能够相连接，能够提高封装材料与引线框架之间的粘结力，降低了封装材料与引线框架出现分层的概率，能够使封装材料更好地对芯片8和引线框架进行包括，保障引线框架封装的强度。可以理解的是，用于封装引线框架的材料可以为塑料材料。
在一些示例中，芯片安装片1和引线架2均为长方形，引线架2的长度与芯片安装片1的长度比值为2至1.1。
芯片安装片1和引线架2均为长方形，一方面便于芯片安装片1和引线架2 的加工成型，简化了引线框架的制备工艺，利于引线框架的量产，利于降低生产成本；再一方面通过长方形芯片安装片1的设置便于将芯片8设置在芯片安装片1上，而引线架2的形状同样为长方形，便于芯片安装片1上的芯片8与引线架2的键合连接，能够使键合线的布局更为合理，利于减少键合线的弯折和相交，能够进一步提高芯片8工作的可靠性。
引线架2的长度与芯片安装片1的长度比值为2至1.1，利于提高芯片安装片1的面积，能够使芯片安装片1的面积与引线架2的外轮廓围合形成的面积比为0.7至0.9，使得芯片安装片1的面积能够占引线框架总面积的70％至 90％，对于相同尺寸的引线框架，大大增加了芯片安装片1的面积，利于在芯片安装片1上设置尺寸较大的芯片8，使得本实施例提供的引线框架能够适用于大芯片8的封装，提高了引线框架的适用范围。
在一些示例中，引线架2的宽度与芯片安装片1的宽度比值同样可以为2 至1.1，同样利于控制芯片安装片1的面积。
在一些示例中，引线框架还包括：多个第二通孔11，开设在芯片安装片1 上；多个凹槽，开设在芯片安装片1的周侧。
引线框架还包括了多个第二通孔11和凹槽，第二通孔11和凹槽开设在芯片安装片1上，由于芯片安装片1面积的增加，芯片安装片1的面积可以足够安装芯片8，因此在芯片安装片1上能够形成空余的空间，尤其是芯片安装片1 的周侧会空余出部分空间，第二通孔11和凹槽即可开设在芯片安装片1空余处，在通过封装材料对引线框架和芯片8封装时，部分封装材料能够通过第二通孔11，使得位于引线框架两侧的封装材料相互连接更为紧密，而部分封装材料可以填充在凹槽内，能够使封装材料与引线框架的连接更为紧密，与开设在引线架2上的第一通孔10组合使用，进一步降低了封装材料与引线框架分层的可能性，提高了芯片8封装的可靠性，保障了芯片8作业的稳定性。
在一些示例中，引线框架还包括：支撑件4，芯片安装片1通过支撑件4 连接于引线架2。
通过支撑件4的设置，便于芯片安装片1与引线架2的连接，通过支撑件4 可以支撑芯片安装片1，降低芯片安装片1出现形变的概率，进一步地保障了封装质量。
在一些示例中，引支撑件4包括：连接段401，连接段401的一端连接于芯片安装片1；过渡段402，连接于连接段401的另一端；第一支撑段403，一端连接于过渡段402，另一端连接于引线架2；第二支撑段404，一端连接于过渡段402，另一端连接于引线架2，第二支撑段404与第一支撑段403之间留有间隙。
支撑件4包括了连接段401、过渡段402和两个支撑段，这种设计方式考虑到了随着芯片安装片1的面积增加，芯片安装片1的自重和芯片安装片1承载的芯片8的重量都会增加，在此基础上，通过第一支撑段403和第二支撑段 404共同支撑和固定芯片安装片1，能够保障芯片安装片1与引线架2之间连接的可靠性，更有利于降低芯片安装片1出现形变的可能性，能够避免芯片8 因芯片安装片1的形变而损伤。
在一些示例中，芯片安装片1包括相对设置的第一面和第二面，第一面用于固定芯片8，第二面上形成有凸起和凹陷。
在第二面上开设凸起和凹陷，在通过封装材料封装引线框架和芯片8上，封装材料可以填充在凹陷，凸起可以对封装材料起到靶向合的作用，封装材料能够更好地与芯片安装片1进行连接，能够提高引线框架和芯片8的封装强度，大大提高芯片8工作的可靠性。
在一些示例中，引线框架还包括：键合片5，设置在引线架2上；第一引脚6，第一引脚6连接于键合片5；第二引脚7，第二引脚7连接于桥接片3。
引线框架还包括键合片5和第一引脚6，布置在芯片安装片1上的芯片8 即可通过键合线连接于键合片5，而后键合片5通过第一引脚6即可实现芯片8 的信号输入与输出，即可实现芯片8的正常作业。
在一些示例中，引线架2呈长方形，多个第一引脚6可以沿着引线架2的长度方向间隔布置，以便于芯片8与引脚之间的键合，便于键合线的布置，降低引线出现交叉或弯折的概率。
在一些示例中，每个键合片5可以连接于多个第一引脚6，使得仅通过一个键合丝9即可实现至少两个第一引脚6的信号输出或输入，有利于减少键合丝9的设置数量，更加便于芯片8的信号输入与输出，便于键合丝9的设置，减少了键合丝9出现交错或弯折的概率，利于键合丝9的布局。
引线框架还包括了第二引脚7，通过第二引脚7的设置可以通过第二引脚7 和桥接片3直接连接于芯片8的背面。
根据本申请实施例的第二方面提出了一种半导体器件，包括：如上述任一技术方案的引线框架；芯片8，设置在芯片安装片1上；键合丝9，键合丝9 的一端连接于芯片安装片1，另一端连接于引线架2；封装体，包覆在引线框架，芯片8位于封装体内。
本申请实施例提供的半导体器件，芯片8设置在芯片安装片1上，再通过键合丝9将芯片8与引线架2进行键合即可实现芯片8的信号输出与输入。本申请实施例提供的半导体器件通过桥接片3的设置使得芯片8可以与引线架2 之间具备连接关系，尤其是芯片8的背面(安装面)可以直接通过桥接片3与引线架2连接，使得芯片8的背面可以通过桥接片3进行接地，使得芯片8的背面可以通过桥接片3连接于其他芯片8，使得芯片8的堆叠或接地更加稳固，且桥接片3在通过大电流时也不会损坏，利于提高芯片8的使用寿命，使得半导体器件的工作更加稳定。
可以理解的是，键合丝9可以连接于引线框架上的键合片5。
在本实用新型中，术语“第一”、“第二”、“第三”仅用于描述的目的，而不能理解为指示或暗示相对重要性；术语“多个”则指两个或两个以上，除非另有明确的限定。术语“安装”、“相连”、“连接”、“固定”等术语均应做广义理解，例如，“连接”可以是固定连接，也可以是可拆卸连接，或一体地连接；“相连”可以是直接相连，也可以通过中间媒介间接相连。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本实用新型中的具体含义。
本实用新型的描述中，需要理解的是，术语“上”、“下”、“左”、“右”、“前”、“后”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或单元必须具有特定的方向、以特定的方位构造和操作，因此，不能理解为对本实用新型的限制。
在本说明书的描述中，术语“一个实施例”、“一些实施例”、“具体实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或特点包含于本实用新型的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或实例。而且，描述的具体特征、结构、材料或特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上仅为本实用新型的优选实施例而已，并不用于限制本实用新型，对于本领域的技术人员来说，本实用新型可以有各种更改和变化。凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (11)

1.一种引线框架，其特征在于，包括：
芯片安装片，所述芯片安装片用于安装芯片；
引线架，围设在所述芯片固定架的周侧；
桥接片，所述桥接片的一端连接于所述引线架，另一端连接于所述芯片安装片。
2.根据权利要求1所述的引线框架，其特征在于，还包括：
接地线，所述接地线一端连接于所述桥接片，另一端用于接地。
3.根据权利要求1所述的引线框架，其特征在于，还包括：
堆叠线，所述堆叠线一端连接于所述桥接片，另一端用于连接于其他芯片。
4.根据权利要求1所述的引线框架，其特征在于，
所述桥接片为多个，多个所述桥接片间隔设置。
5.根据权利要求1所述的引线框架，其特征在于，
所述芯片安装片、所述引线架和所述桥接片为一体式结构。
6.根据权利要求1至5中任一项所述的引线框架，其特征在于，
所述芯片安装片的面积与所述引线架的外轮廓围合形成的面积的比值为0.7至0.9。
7.根据权利要求6所述的引线框架，其特征在于，还包括：
支撑件，所述芯片安装片通过所述支撑件连接于所述引线架。
8.根据权利要求7所述的引线框架，其特征在于，所述支撑件包括：
连接段，所述连接段的一端连接于所述芯片安装片；
过渡段，连接于所述连接段的另一端；
第一支撑段，一端连接于所述过渡段，另一端连接于所述引线架；
第二支撑段，一端连接于所述过渡段，另一端连接于所述引线架，所述第二支撑段与所述第一支撑段之间留有间隙。
9.根据权利要求1至5中任一项所述的引线框架，其特征在于，
所述芯片安装片包括相对设置的第一面和第二面，所述第一面用于固定所述芯片，所述第二面上形成有凸起和凹陷。
10.根据权利要求1至5中任一项所述的引线框架，其特征在于，还包括：
键合片，设置在所述引线架上；
第一引脚，所述第一引脚连接于所述键合片；
第二引脚，所述第二引脚连接于所述桥接片。
11.一种半导体器件，其特征在于，包括：
如权利要求1至10中任一项所述的引线框架；
芯片，设置在所述芯片安装片上；
键合丝，所述键合丝的一端连接于所述芯片安装片，另一端连接于所述引线架；
封装体，包覆在所述引线框架，所述芯片位于所述封装体内。
CN202123164973.3U 2021-12-16 2021-12-16 引线框架和半导体器件 Active CN217719585U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202123164973.3U CN217719585U (zh) 2021-12-16 2021-12-16 引线框架和半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202123164973.3U CN217719585U (zh) 2021-12-16 2021-12-16 引线框架和半导体器件

Publications (1)

Publication Number Publication Date
CN217719585U true CN217719585U (zh) 2022-11-01

Family

ID=83774616

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202123164973.3U Active CN217719585U (zh) 2021-12-16 2021-12-16 引线框架和半导体器件

Country Status (1)

Country Link
CN (1) CN217719585U (zh)

Similar Documents

Publication Publication Date Title
US20050156323A1 (en) Semiconductor apparatus
US6753599B2 (en) Semiconductor package and mounting structure on substrate thereof and stack structure thereof
US6794736B1 (en) Semiconductor device
KR20030017676A (ko) 듀얼 다이 패키지
CN219017643U (zh) 功率模块及具有其的电子设备
US7875968B2 (en) Leadframe, semiconductor package and support lead for bonding with groundwires
CN217719585U (zh) 引线框架和半导体器件
TW200425456A (en) Multi-chip package with electrical interconnection
CN114068468A (zh) 引线框架及封装结构
CN207753003U (zh) 封装结构
KR100788341B1 (ko) 칩 적층형 반도체 패키지
US5585670A (en) Semiconductor device package
CN216389351U (zh) 引线框架和半导体器件
CN115995440A (zh) 半导体封装结构及其制造方法
CN216389352U (zh) 引线框架和半导体器件
CN212113711U (zh) 一种引线框架及to封装结构
CN104241254B (zh) 半导体器件
US20060055063A1 (en) Leadframe designs for plastic overmold packages
CN219085970U (zh) 芯片封装结构
KR20080067891A (ko) 멀티 칩 패키지
CN217983333U (zh) 一种贴片式so23c半导体分立器件的封装结构
CN110648991A (zh) 一种用于框架封装芯片的转接板键合结构及其加工方法
CN213424982U (zh) 瞬态电压抑制器件
CN215578544U (zh) 一种叠放式的dfn1006封装的双芯结构
CN218887184U (zh) 一种对插式框架

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant