CN217691145U - 能提高被动散热的硅基扇出型三维立体集成封装结构 - Google Patents
能提高被动散热的硅基扇出型三维立体集成封装结构 Download PDFInfo
- Publication number
- CN217691145U CN217691145U CN202221471557.XU CN202221471557U CN217691145U CN 217691145 U CN217691145 U CN 217691145U CN 202221471557 U CN202221471557 U CN 202221471557U CN 217691145 U CN217691145 U CN 217691145U
- Authority
- CN
- China
- Prior art keywords
- cavity
- silicon wafer
- rewiring layer
- silicon
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本实用新型涉及一种能提高被动散热的硅基扇出型三维立体集成封装结构,在第二硅晶圆的正面设有第二再布线层并刻蚀有第二空腔,在第二再布线层的球下金属层处植有第二焊球,在第二空腔内通过第二DAF膜水平贴装有第二芯片,第二芯片、第二再布线层与第二焊球呈电性连接;在第二硅晶圆的背面设有第三再布线层并刻蚀有第三空腔,在第三空腔内通过第三DAF膜垂直贴装有封装单体;第一芯片、第一再布线层、第一焊球与第三再布线层呈电性连接;在第二硅晶圆内设有TSV通孔,第三再布线层通过TSV通孔与第二再布线层电性连接。本实用新型提高了整个封装结构的散热性能以及整个封装结构的结构强度,并减小了封装结构的体积。
Description
技术领域
本实用新型属于集成电路封装技术领域,具体地说是一种能提高被动散热的硅基扇出型三维立体集成封装结构。
背景技术
随着微电子系统集成度的提升,微电子系统要求在封装体内集成的芯片数量越来越多,同时也对封装散热提出更高的要求。特别是在三维封装结构中,高的集成度会带来功率密度的问题,目前常见的三维堆叠结构,并不能有效解决多芯片之间的散热问题。散热问题不能解决,会导致系统性能下降,不能满足系统功能使用需求;还会影响系统可靠性,导致微系统在实际环境使用中,因温度过高导致系统失效。
目前,主流的三维集成封装方法采用单层封装体完成后,再通过PoP堆叠的方式实现多芯片的三维立体集成,这种方案主要存在以下问题:
1、PoP堆叠的三维集成封装形式,BGA焊球可以解决底部芯片的散热问题,但对于夹在中间的芯片不能提供散热通道,只能放置无源器件,这大大限制了封装系统的集成度,从而降低系统功能;
2、树脂型扇出型封装体,通常存在一定的翘曲,在PoP堆叠结构的三维集成封装工艺中,导致多次堆叠中的焊球虚焊,系统功能失效。
发明内容
本实用新型的目的是克服现有技术中存在的不足,提供一种散热效果较好、可靠性较高并可以减小集成微系统体积的能提高被动散热的硅基扇出型三维立体集成封装结构。
按照本实用新型提供的技术方案,所述能提高被动散热的硅基扇出型三维立体集成封装结构,包括第二硅晶圆,在第二硅晶圆的正面设有第二再布线层并刻蚀有第二空腔,在第二再布线层的球下金属层处植有第二焊球,在第二空腔内通过第二DAF膜水平贴装有第二芯片,第二芯片、第二再布线层与第二焊球呈电性连接;
在第二硅晶圆的背面设有第三再布线层并刻蚀有第三空腔,在第三空腔内通过第三DAF膜垂直贴装有封装单体,封装单体的上段露出第三空腔;所述封装单体包括第一硅晶圆,在第一硅晶圆的正面所刻蚀出的第一空腔,在第一空腔内通过第一DAF膜水平贴装的第一芯片,在第一硅晶圆正面设置的第一再布线层,在第一再布线层的球下金属层处所植的第一焊球;所述第一芯片、第一再布线层、第一焊球与第三再布线层呈电性连接;
在第二硅晶圆内设有TSV通孔,所述第三再布线层通过TSV通孔与第二再布线层电性连接。
作为优选,所述第一硅晶圆与第二硅晶圆的尺寸为6英寸、8英寸或12英寸,所述第一空腔与第二空腔的深度均为55~720um。
作为优选,所述第一DAF膜、第二DAF膜与第三DAF膜的厚度均为5~100um。
作为优选,所述TSV通孔的直径为5~300um。
本实用新型提高了整个封装结构的散热性能以及整个封装结构的结构强度,并减小了封装结构的体积。
附图说明
图1是硅基多腔刻蚀的示意图。
图2是硅基扇出多芯片装片的示意图。
图3是晶圆级多层RDL结构的示意图。
图4是晶圆级植球与晶圆级划片的示意图。
图5是晶圆级TSV机构的示意图。
图6是晶圆级硅基扇出型封装的示意图。
图7是临时键合与背面再布线的示意图。
图8是刻蚀硅腔的示意图。
图9是晶圆级硅腔装片与回流焊接的示意图。
图10是划片后单封装体植球的示意图。
具体实施方式
以下结合附图和具体实施例对本实用新型提出的能提高主动散热的硅基扇出型三维立体集成封装结构及方法作进一步详细说明。根据下面说明和权利要求书,本实用新型的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本实用新型实施例的目的。
一种能提高被动散热的硅基扇出型三维立体集成封装结构,如图10所示,包括第二硅晶圆201,在第二硅晶圆201的正面设有第二再布线层206并刻蚀有第二空腔203,在第二再布线层206的球下金属层处植有第二焊球212,在第二空腔203内通过第二DAF膜204水平贴装有第二芯片205,第二芯片205、第二再布线层206与第二焊球212呈电性连接;
在第二硅晶圆201的背面设有第三再布线层209并刻蚀有第三空腔210,在第三空腔210内通过第三DAF膜211垂直贴装有封装单体107,封装单体107的上段露出第三空腔210;所述封装单体107包括第一硅晶圆101,在第一硅晶圆101的正面所刻蚀出的第一空腔102,在第一空腔102内通过第一DAF膜103水平贴装的第一芯片104,在第一硅晶圆101正面设置的第一再布线层105,在第一再布线层105的球下金属层处所植的第一焊球106;所述第一芯片104、第一再布线层105、第一焊球106与第三再布线层209呈电性连接;
在第二硅晶圆201内设有TSV通孔202,所述第三再布线层209通过TSV通孔202与第二再布线层206电性连接。
上述能提高被动散热的硅基扇出型三维立体集成封装方法,该方法包括以下步骤:
步骤一:提供第一硅晶圆101,在第一硅晶圆101的正面上用光刻工艺光刻出图形,再使用干法刻蚀工艺,刻蚀出第一空腔102,如图1所示;
步骤二:提供第一芯片104,在第一芯片104的背面粘接上第一DAF膜103,使用装片机将第一芯片104水平贴装在第一空腔102内,如图2所示;
步骤三:在第一硅晶圆101的正面采用晶圆级再布线工艺,形成多层第一再布线层105,如图3所示;
步骤四:采用晶圆级植球工艺,在第一再布线层105的焊盘处植上第一焊球106;再采用划片工艺,将第一硅晶圆101沿划片道划成封装单体107,如图4所示;
步骤五:提供第二硅晶圆201,使用深硅刻蚀和电镀工艺形成TSV通孔202;在第二硅晶圆201的正面使用干法刻蚀工艺,刻蚀出第二空腔203,如图5所示;
步骤六:提供第二芯片205,在第二芯片205的背面粘接上第二DAF膜204,使用装片机将第二芯片205通过第二DAF膜204水平贴装在第二空腔203内,采用晶圆级再布线工艺,在第二硅晶圆201的正面形成多层第二再布线层206,如图6所示;
步骤七:提供临时键合载板207与临时键合材料208,将临时键合材料208贴附至临时键合载板207的正面上;翻转经过步骤六得到的第二硅晶圆201,并将第二硅晶圆201的正面贴合至临时键合材料207上;使用晶圆级再布线工艺,在第二硅晶圆201的背面形成第三再布线层209,如图7所示;
步骤八:在第二硅晶圆201的背面使用干法刻蚀工艺,刻蚀出第三空腔210,如图8所示;
步骤九:将第三DAF膜211贴装在第三空腔210的底部;将带有第一焊球106的封装单体107垂直贴装在第三空腔210内的第三DAF膜211上,使用回流工艺,将第一焊球106重熔,使得第一再布线层105与第三再布线层209互连,将第一DAF膜103、第二DAF膜204与第三DAF膜211固化,如图9所示;
步骤十:去除临时键合载板207,使用晶圆级划片工艺,划成单个封装结构;使用单芯片植球工艺,在第二再布线层206的球下金属层处植上第二焊球212,形成最终封装体,如图10所示。
所述第一硅晶圆101与第二硅晶圆201的尺寸为6英寸、8英寸或12英寸,所述第一空腔102与第二空腔203的深度均为55~720um。
所述第一DAF膜103、第二DAF膜204与第三DAF膜211的厚度均为5~100um。
所述第一芯片104与第二芯片205的厚度均为50~700um,且第一芯片104与第二芯片205的衬底材料均为Si、GaAs、GaN或者SiC,每个第一芯片104的均功能不同,每个第二芯片205的均功能不同。
第一再布线层105、第二再布线层206与第三再布线层209均为为一种金属层和钝化层多次交叠的布线工艺,且第一再布线层105、第二再布线层206与第三再布线层209的层数均不小于1层。
所述第一焊球106与第二焊球212的直径均为30~600um,焊球材料为CuSn、CuNiSn、CuNiSnAg、SnPb或者SnAgCu。
所述TSV通孔202的直径为5~300um。
所述临时键合载板207的材料为玻璃、硅或者钢。
所述临时键合材料208为临时键合胶或者临时键合膜。
本实用新型基于硅基扇出型封装工艺,由于使用第一硅晶圆101和第二硅晶圆201,相较于树脂基扇出型封装工艺,由于硅材料的导热系数高,可以为整个封装结构提供较好的散热通道,提高了整个封装结构的散热性能。
本实用新型的整个三维集成封装结构,基于硅衬底一种材料,热匹配性一致,不会给封装体因材料体系热失配带来额外的翘曲,进而提高了整个封装结构的结构强度,可靠性更高。
本实用新型将封装单体107垂直装入第二硅晶圆201中,可保证硅基封装单体107的正面(即有源面)和背面都暴露在空气中,增大了三维封装结构的散热面积,提高了封装结构的散热效率。
本实用新型的三维封装结构中,第二芯片205的有源面朝下,可以使产生的热量,通过第二焊球212传到下面的PCB基板上,进一步打通热传输通道,从而保证封装结构中的每颗第二芯片205都有良好的散热通道。
在本实用新型的三维封装结构中,第二芯片205通过第二硅晶圆201集成,第一芯片104通过插入第二硅晶圆201中集成,这样在水平和垂直方向均有较高的集成度,进而减小了封装结构的体积。
Claims (4)
1.一种能提高被动散热的硅基扇出型三维立体集成封装结构,包括第二硅晶圆(201),其特征是:在第二硅晶圆(201)的正面设有第二再布线层(206)并刻蚀有第二空腔(203),在第二再布线层(206)的球下金属层处植有第二焊球(212),在第二空腔(203)内通过第二DAF膜(204)水平贴装有第二芯片(205),第二芯片(205)、第二再布线层(206)与第二焊球(212)呈电性连接;
在第二硅晶圆(201)的背面设有第三再布线层(209)并刻蚀有第三空腔(210),在第三空腔(210)内通过第三DAF膜(211)垂直贴装有封装单体(107),封装单体(107)的上段露出第三空腔(210);所述封装单体(107)包括第一硅晶圆(101),在第一硅晶圆(101)的正面所刻蚀出的第一空腔(102),在第一空腔(102)内通过第一DAF膜(103)水平贴装的第一芯片(104),在第一硅晶圆(101)正面设置的第一再布线层(105),在第一再布线层(105)的球下金属层处所植的第一焊球(106);所述第一芯片(104)、第一再布线层(105)、第一焊球(106)与第三再布线层(209)呈电性连接;
在第二硅晶圆(201)内设有TSV通孔(202),所述第三再布线层(209)通过TSV通孔(202)与第二再布线层(206)电性连接。
2.如权利要求1所述的能提高被动散热的硅基扇出型三维立体集成封装结构,其特征是:所述第一硅晶圆(101)与第二硅晶圆(201)的尺寸为6英寸、8英寸或12英寸,所述第一空腔(102)与第二空腔(203)的深度均为55~720um。
3.如权利要求1所述的能提高被动散热的硅基扇出型三维立体集成封装结构,其特征是:所述第一DAF膜(103)、第二DAF膜(204)与第三DAF膜(211)的厚度均为5~100um。
4.如权利要求1所述的能提高被动散热的硅基扇出型三维立体集成封装结构,其特征是:所述TSV通孔(202)的直径为5~300um。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202221471557.XU CN217691145U (zh) | 2022-06-14 | 2022-06-14 | 能提高被动散热的硅基扇出型三维立体集成封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202221471557.XU CN217691145U (zh) | 2022-06-14 | 2022-06-14 | 能提高被动散热的硅基扇出型三维立体集成封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN217691145U true CN217691145U (zh) | 2022-10-28 |
Family
ID=83709376
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202221471557.XU Active CN217691145U (zh) | 2022-06-14 | 2022-06-14 | 能提高被动散热的硅基扇出型三维立体集成封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN217691145U (zh) |
-
2022
- 2022-06-14 CN CN202221471557.XU patent/CN217691145U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10867973B2 (en) | Package structure and method of forming the same | |
US11189603B2 (en) | Semiconductor packages and methods of forming same | |
US20200343193A1 (en) | Semiconductor Package and Method of Forming the Same | |
TWI710072B (zh) | 半導體裝置封裝體及其製造方法 | |
US11177201B2 (en) | Semiconductor packages including routing dies and methods of forming same | |
US9293449B2 (en) | Methods and apparatus for package on package devices with reversed stud bump through via interconnections | |
US8604568B2 (en) | Multi-chip package | |
US20220077024A1 (en) | Semiconductor device including heat dissipation structure and fabricating method of the same | |
TW201911476A (zh) | 半導體封裝及其形成方法 | |
TW201906029A (zh) | 半導體封裝及其製造方法 | |
TW201903986A (zh) | 半導體封裝及其形成方法 | |
TW201804589A (zh) | 封裝結構及其形成方法 | |
US20090004777A1 (en) | Stacked die semiconductor package and method of assembly | |
US20200357770A1 (en) | Semiconductor package and manufacturing method thereof | |
US11282791B2 (en) | Semiconductor device having a heat dissipation structure connected chip package | |
US11817410B2 (en) | Integrated circuit package and method | |
CN115101483A (zh) | 能提高被动散热的硅基扇出型三维立体集成封装结构及方法 | |
US20220238407A1 (en) | Three-dimensional integrated circuit structures and methods of forming the same | |
CN111952275A (zh) | 半导体封装及半导体封装的制造方法 | |
US11942435B2 (en) | Semiconductor package and method | |
CN217691145U (zh) | 能提高被动散热的硅基扇出型三维立体集成封装结构 | |
CN220934062U (zh) | 冷却盖和包括其的封装的半导体装置 | |
CN113345847B (zh) | 芯片封装结构及其制作方法 | |
US20230402339A1 (en) | Molding Structures for Integrated Circuit Packages and Methods of Forming the Same | |
US20240128148A1 (en) | Integrated Circuit Packages and Methods of Forming the Same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |