CN217689774U - 基于fpga的直写光刻图形填充装置和直写光刻机 - Google Patents

Abstract

本实用新型公开了一种基于FPGA的直写光刻图形填充装置和直写光刻机，所述基于FPGA的直写光刻图形填充装置包括：FPGA控制芯片，所述FPGA控制芯片包括处理器和X个随机存取存储器；其中，所述处理器与上位机连接，用于在接收所述上位机传输的曝光图形数据后，对所述曝光图形数据进行填充，其中，所述曝光图形数据的位宽为M，M＞0；每个随机存取存储器与所述处理器依次连接，每个随机存取存储器的读写位宽为N，每个随机存取存储器用于根据所述读写位宽依次对填充后的曝光图形数据进行存储，其中，M＞N＞0，X≥M/N。采用该基于FPGA的直写光刻图形填充装置可以实现一次性完成M位宽的曝光图形数据的填充，提高对曝光图形的填充效率。

Description

基于FPGA的直写光刻图形填充装置和直写光刻机

技术领域

本实用新型涉及直写光刻机技术领域，尤其是涉及一种基于FPGA的直写光刻图形填充装置和直写光刻机。

背景技术

相关技术中，在下位机对曝光图形进行填充时，上位机通常处理的曝光图形数据的位宽最大为M，而下位机可以填充的曝光图形数据的位宽最大为N，其中，M≥4N，因此上位机需要对曝光图形数据进行重组筛选后发送给下位机，最多时需重复发送M/N次曝光图形数据的顶点坐标才能完成整个图形的填充；以及下位机对接收到的M位宽的曝光图形数据最多时需分M/N次小切割，每次切割到N位宽范围再进行线扫描填充，使得填充效率较低，进而影响曝光机的产能。

实用新型内容

本实用新型旨在至少解决现有技术中存在的技术问题之一。为此，本实用新型的一个目的在于提出一种基于FPGA的直写光刻图形填充装置，采用该基于FPGA的直写光刻图形填充装置可以实现一次性完成M位宽的曝光图形数据的填充，提高对曝光图形的填充效率。

本实用新型的第二个目的在于提出一种直写光刻机。

为了解决上述问题，本实用新型第一方面实施例提出了一种基于FPGA的直写光刻图形填充装置，包括：FPGA控制芯片，所述FPGA控制芯片包括处理器和X个随机存取存储器；其中，所述处理器与上位机连接，用于在接收所述上位机传输的曝光图形数据后，对所述曝光图形数据进行填充，其中，所述曝光图形数据的位宽为M，M＞0；每个随机存取存储器与所述处理器依次连接，每个随机存取存储器的读写位宽为N，每个随机存取存储器用于根据所述读写位宽依次对填充后的曝光图形数据进行存储，其中，M＞N＞0，X≥M/N。

根据本实用新型的基于FPGA的直写光刻图形填充装置，通过设置X个随机存取存储器，在处理器对M位宽的曝光图形数据进行填充后，即可将一次填充后的曝光图形数据依次储存至X个随机存取存储器中，实现了填充大位宽数据的暂存，由此FPGA控制芯片无需再对曝光图形数据进行小分割，即可完成对曝光图形数据的大填充，基于此，FPGA控制芯片可一次接收M位宽的曝光图形数据，上位机也无需再对曝光图形数据进行重组筛选，减少上位机的处理时间，有效提高对曝光图形的填充效率，优化曝光机的产能。

在一些实施例中，所述FPGA控制芯片包括：图形处理单元，所述图形处理单元与所述上位机连接，用于在接收到所述上位机传输的曝光图形数据后，以计算每根扫描线与所述曝光图形数据的边缘的交点；填充单元，所述填充单元与所述图形处理单元连接，用于在接收到所述图形处理单元传输的交点后，根据所述交点以扫描线填充法对所述曝光图形数据进行填充处理。

在一些实施例中，所述FPGA控制芯片还包括：数据处理单元，所述数据处理单元与X个随机存取存储器依次连接，用于依次读取每个随机存取存储器内存储的填充后的曝光图形数据，并对读取的所述填充后的曝光图形数据进行倾斜处理。

在一些实施例中，所述数据处理单元的数据处理位宽为N。

在一些实施例中，X＝4。

本实用新型第二方面实施例提供一种直写光刻机，包括如上述实施例所述的基于FPGA的直写光刻图形填充装置。

根据本实用新型的直写光刻机，通过采用上述实施例提供的基于FPGA的直写光刻图形填充装置，可以实现一次性完成M位宽的曝光图形数据的填充，提高对曝光图形的填充效率。

本实用新型的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本实用新型的实践了解到。

附图说明

本实用新型的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：

图1是现有直写光刻机内数据链路处理流程的示意图；

图2是根据本实用新型一个实施例的基于FPGA的直写光刻图形填充装置的结构框图；

图3是根据本实用新型一个实施例的多个随机存取存储器存储曝光图形数据的示意图；

图4是根据本实用新型一个实施例的FPGA控制芯片的结构框图；

图5是根据本实用新型一个实施例的优化数据链路处理流程的示意图；

图6是根据本实用新型一个实施例的曝光图形的示意图；

图7是根据本实用新型一个实施例的判断曝光图形两条边位置关系的示意图；

图8是根据本实用新型一个实施例的曝光图形填充的流程图；

图9是根据本实用新型另一个实施例的FPGA控制芯片的结构框图；

图10是根据本实用新型一个实施例的读取随机存取存储器内曝光图形数据的流程图；

图11是根据本实用新型一个实施例的直写光刻机的结构框图；

图12是根据本实用新型另一个实施例的直写光刻机的结构框图。

附图标记：

直写光刻机10；数字微镜模块9；基于FPGA的直写光刻图形填充装置8；

FPGA控制芯片1；随机存取存储器2；图形处理单元3；填充单元4；数据处理单元5；处理器6。

具体实施方式

下面详细描述本实用新型的实施例，参考附图描述的实施例是示例性的，下面详细描述本实用新型的实施例。

相关技术中，在下位机对曝光图形进行填充时，上位机通常处理的曝光图形数据的位宽最大为M，而下位机可以填充的曝光图形数据的位宽最大为N，其中，M≥4N，因此上位机需要对曝光图形数据进行重组筛选后发送给下位机，最多时需重复发送M/N次曝光图形数据的顶点坐标才能完成整个图形的填充；以及下位机对接收到的M位宽的曝光图形数据最多时需分M/N次小切割，每次切割到N位宽范围再进行线扫描填充，使得填充效率较低，进而影响曝光机的产能。

如图1所示，为现有的直写光刻机内数据链路处理流程，当上位机对曝光图形进行图像处理后，由于下位机只能填充N位宽的曝光图形数据，由此，上位机将M位宽的曝光图形数据进行重组和筛选后发送至下位机，最多时需重复发送M/N次曝光图形数据的顶点坐标才能完成整个图形的填充，以及下位机需分M/N次对M位宽的曝光图形数据进行小分割，切割到N位宽范围再进行线扫描填充，数据填充效率低，进而影响曝光机产能。

为了解决上述问题，本实用新型第一方面实施例提供一种基于FPGA的直写光刻图形填充装置8，如图2所示，基于FPGA的直写光刻图形填充装置8包括FPGA控制芯片1，FPGA控制芯片1包括处理器6和X个随机存取存储器2。

其中，处理器6与上位机连接，用于在接收上位机传输的曝光图形数据后，对曝光图形数据进行填充，其中，曝光图形数据的位宽为M，M＞0。每个随机存取存储器2与处理器6依次连接，每个随机存取存储器2的读写位宽为N，每个随机存取存储器2用于根据读写位宽依次对填充后的曝光图形数据进行存储，其中，M＞N＞0，X≥M/N。

其中，曝光图形数据的位宽M可以根据实际需求设置，例如，M可以为2048或2560等大位宽，对此不作限制。

具体的，上位机对曝光图形数据进行图形处理后，将曝光图形数据一次性发送给下位机即FPGA控制芯片1，从而上位机也就无需再对曝光图形数据进行重组筛选，有效减少上位机的处理时间。FPGA控制芯片1的处理器6在接收上位机传输M位宽的曝光图形数据后，对曝光图形数据进行填充，相关技术中在对曝光图形数据填充后，由于其随机存取存储器和FIFO(First Input First Output)存储器的最大位宽仅有1024，以及对曝光图形数据进行倾斜处理时使用的外部存储器的最大读写位宽仅有512，外部存储器如DDR3或DDR4等，因此造成无法存储一次填充后的曝光图形数据，为解决此问题，本申请设置X个随机存取存储器，且X≥M/N，由此，在FPGA控制芯片1的处理器6完成对曝光图形数据的填充后，即可通过多个N读写位宽的随机存取存储器并行存储一次填充后的曝光图形数据，实现了对填充大位宽数据的暂存，由此FPGA控制芯片无需再对曝光图形数据进行小分割，即可完成对曝光图形数据的大填充，有效提高对曝光图形的填充效率，优化曝光机的产能。

此外，每个随机存取存储器在存储填充后的曝光图形数据时，根据读写位宽依次对填充后的曝光图形数据进行存储，举例说明，如图3所示，每个随机存取存储器的读写位宽为N，因此每个随机存取存储器内可以存储曝光图形数据中N位宽的图形数据，基于此，M/N个随机存取存储器2由高位到低位对M位宽的曝光图形数据进行依次存储，将随机存取存储器2记为RAM，如第1个RAM存储曝光图形数据中的第M-1位至第M-N位的图形数据，第2个RAM存储曝光图形数据中的第M-N-1位至第M-2N位的图形数据，以此类推，直至第X个RAM存储曝光图形数据中的第N-1位至第0位的图形数据。例如，以曝光图形数据的位宽M为2048，以及每个随机存取存储器2的读写位宽N为512，X＝4为例，其中，第1个RAM存储曝光图形数据中的第2047位至第1536位的图形数据，第2个RAM存储曝光图形数据中的第1535位至第1024位的图形数据，以此类推，直至第4个RAM存储曝光图形数据中的第511位至第0位的图形数据。由此，本申请通过设置X个随机存取存储器2，使得FPGA控制芯片1可以一次性完成M位宽的曝光图形数据的大填充，从而既可以使得上位机无需再对曝光图形数据进行重组和筛选，也无需再重复发送M/N次曝光图形数据的顶点坐标，有效减少上位机处理时间，又可以使得FPGA控制芯片1无需再对曝光图形数据进行小分割，有效提高FPGA控制芯片1的填充效率。

根据本实用新型的基于FPGA的直写光刻图形填充装置8，通过设置X个随机存取存储器2，在处理器6对M位宽的曝光图形数据进行填充后，即可将一次填充后的曝光图形数据依次储存至X个随机存取存储器2中，实现了填充大位宽数据的暂存，由此FPGA控制芯片1无需再对曝光图形数据进行小分割，即可完成对曝光图形数据的大填充，基于此，FPGA控制芯片1可一次接收M位宽的曝光图形数据，上位机也无需再对曝光图形数据进行重组筛选，减少上位机的处理时间，有效提高对曝光图形的填充效率，优化曝光机的产能。

在一些实施例中，如图4所示，FPGA控制芯片1包括图形处理单元3和填充单元4。

其中，图形处理单元3与上位机连接，用于在接收到上位机传输的曝光图形数据后，以计算每根扫描线与曝光图形数据的边缘的交点。填充单元4与图形处理单元3连接，用于在接收到图形处理单元3传输的交点后，根据交点以扫描线填充法对曝光图形数据进行填充处理。也就是说，基于扫描线填充法能够满足任何位宽数据的填充，因此FPGA控制芯片1可以采用扫描线填充法实现对M位宽的曝光图形数据的一次填充。

其中，曝光图形内的图形可以为多个三角形和/或四边形，曝光图形数据包括每个曝光图形的顶点矢量坐标，曝光图形数据的大小为M*Y，Y为曝光图形数据的高度。图形处理单元3接收到上位机传输的曝光图形数据后，也就接收到曝光图形的顶点矢量坐标，再根据第一个曝光图形的顶点矢量坐标来判断该曝光图形的两条边的位置关系，并计算每根扫描线与曝光图形数据的边缘的交点，即计算以某一Y值为基准的横向划线与该曝光图形两条边的交点，并将两个交点传送至填充单元4，填充单元4通过查找表方式实现对曝光图形的线扫描填充，即交点之间填充为1，交点两边填充为0，完成两个交点之间的线填充，其中，查找表内存放有两个交点比值的点坐标集合，至此完成对曝光图形数据中的一个曝光图形的填充，然后根据上述内容再对下一个曝光图形进行处理，由此，图形处理单元3计算每个曝光图形的两条边与扫描线的交点，并将交点传送至填充单元，填充单元4则通过线扫描填充法对交点之间进行填充，实现一次性完成对曝光图形数据的填充处理。

具体地，参考图5所示的优化数据链路处理流程示意图，上位机将经图形处理后的曝光图形数据传输至FPGA控制芯片1的图形处理单元3和填充单元4，以对曝光图形数据进行填充，示例性的，以曝光图形数据中的一个曝光图形为四边形为例，如图6所示，四边形通过一个边L1与对角线L2来判断两条边的位置关系，图形处理单元3接收到的四边形的顶点矢量坐标为A(x1，y1)，B(x2，y2)，C(x3，y3)，D(x4，y4)，若图形处理单元3根据顶点矢量坐标通过预存的公式(1)计算得出AC的斜率大于BC的斜率，如图7所示，则说明L2在L1右边，反之，L2在L1左边，由此可得AB为左边，CD为右边，由此，通过计算每条边的斜率，以确定与扫描轴相交的四边形的两条边的位置关系，从而判断交点的范围。公式(1)如下：

如图6所示，每根扫描线与四边形的边缘相交，即对四边形以某一Y值为基准的横向划线，与四边形的两条边AB和CD分别产生交点a1和a2，图形处理单元3将计算的交点传送至填充单元，因此填充单元4再通过查找表技术，从而将Y值相同的交点a1和a2之间填充为1，以通过线扫描填充法对交点之间进行填充，由于以某一Y值的横向划线可能与多个图形相交，因此将填充后的这一行曝光图形数据暂存至X个随机存取存储器2的对应的深度，由此，图形处理单元3将四边形的两条边与所有以Y值的横向划线的交点依次传送至填充单元4，填充单元4对交点内进行线扫描填充，使得该四边形完成填充，当该四边形完成填充后再依次对其余图形进行填充，并将填充后的曝光图形数据暂存至X个随机存取存储器2中对应的深度，当曝光图形内所有图形填充完成后，X个随机存取存储器2内储存了所有图形的填充结果，从而在实现一次性完成M位宽的曝光图形数据的大填充的同时，满足后续模块的读取随机存取存储器2内的数据。

在本实用新型的一些实施例中，如图8所示，为根据本实用新型一个实施例的曝光图形填充的流程图，至少包括步骤S1-步骤S5。

步骤S1，图形处理单元接收曝光图形的顶点矢量坐标。

步骤S2，判断与扫描轴相交的曝光图形的两条边的位置关系。

步骤S3，计算曝光图形的两条边与扫描线的交点。

步骤S4，通过线扫描填充将图形的两条边与扫描线的交点之间填充，并将填充后的数据暂存至随机存取存储器RAM中。

步骤S5，所有的曝光图形填充完成后，读取随机存取存储器RAM内的曝光图形数据。

在一些实施例中，如图9所示，FPGA控制芯片1还包括数据处理单元5。其中，数据处理单元5与X个随机存取存储器2依次连接，具体地，由于填充后的曝光图形数据进行倾斜处理时，仍以位宽N处理，因此数据处理单元5依次读取每个随机存取存储器2内存储的填充后的曝光图形数据，即M/N个随机存取存储器2设计为分时读取，将第1个RAM的读使能置高，以及将第2个RAM至第M/N个RAM的读使能置低，使得数据处理单元5读取第1个RAM内的曝光图形数据；当第1个RAM内的曝光图形数据全部读出后，即第1个RAM读到最后一个地址，将第2个RAM的读使能置高，以及将第1个RAM的读使能置低，并且将第3个RAM至第M/N个RAM的读使能置低，使得数据处理单元5读取第2个RAM内的曝光图形数据；当第2个RAM内的曝光图形数据全部读出后，即第2个RAM读到最后一个地址；以此类推，直到读取最后一个RAM内的曝光图形数据，即读取第M/N个RAM内的曝光图形数据，将第M/N个RAM的读使能置高，以及将第1个RAM至第(M/N)-1个RAM的读使能置低，使得数据处理单元5读取第M/N个RAM内的曝光图形数据，即第M/N个RAM读到最后一个地址，至此，数据处理单元5完成对所有填充后的曝光图形数据的读取，数据处理单元5再对曝光图形数据进行倾斜处理，进一步提高曝光机的曝光分辨率及产能，从而FPGA控制芯片1通过DMD处理，使得曝光图形曝光至曝光基板上。

在本实用新型的一些实施例中，如图10所示，对数据处理单元读取填充后的曝光图形数据进行举例说明，至少包括步骤S6-步骤S11。

步骤S6，将第1个RAM的读使能置高，以及将第2个RAM至第M/N个RAM的读使能置低。

步骤S7，第1个RAM读到最后一个地址。

步骤S8，将第2个RAM的读使能置高，将第1个RAM的读使能置低，以及将第3个RAM至第M/N个RAM的读使能置低。

步骤S9，第2个RAM读到最后一个地址。

步骤S10，将第3个RAM的读使能置高，将第1个RAM和第2个RAM的读使能置低，以及将第4个RAM至第M/N个RAM的读使能置低。

步骤S11，以此类推，直至完成对M/N个RAM内所有填充后的曝光图形数据的读取。

在一些实施例中，考虑FPGA控制芯片内部分单元如FIFO(First Input FirstOutput)存储器的最大位宽小于M，因此设置数据处理单元5的数据处理位宽也为N，即数据处理单元5可以读取的曝光图形数据的位宽为N，由此设置数据处理单元5依次读取X个随机存取存储器2内存储的曝光图形数据。

在一些实施例中，随机存取存储器2的数量X＝M/N，以储存M位宽的曝光图形数据，从而实现一次性完成M位宽的曝光图形数据的大填充。由于FPGA控制芯片1的随机存取存储器2的资源有限，由此可设置X的最小值为M/N时，使得在实现填充功能的同时，也可以节约随机存取存储器2的资源。

本实用新型第二方面实施例提供一种直写光刻机10，如图11所示，该直写光刻机10包括上述实施例的基于FPGA的直写光刻图形填充装置8，直写光刻机10接收上位机发送的曝光图形数据，储存M位宽的曝光图形数据，可以实现一次性完成M位宽的曝光图形数据的大填充。

根据本实用新型的直写光刻机10，通过基于FPGA的直写光刻图形填充装置8，可以实现一次性完成M位宽的曝光图形数据的填充，提高对曝光图形的填充效率。

在一些实施例中，如图12所示，直写光刻机10还包括数字微镜模块9。

其中，数字微镜模块9与基于FPGA的直写光刻图形填充装置8连接，用于显示曝光图形，使得曝光图形直接转移至曝光基板上。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示意性实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本实用新型的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。

尽管已经示出和描述了本实用新型的实施例，本领域的普通技术人员可以理解：在不脱离本实用新型的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本实用新型的范围由权利要求及其等同物限定。

Claims (6)

1.一种基于FPGA的直写光刻图形填充装置，其特征在于，包括：

FPGA控制芯片，所述FPGA控制芯片包括处理器和X个随机存取存储器；

其中，所述处理器与上位机连接，用于在接收所述上位机传输的曝光图形数据后，对所述曝光图形数据进行填充，其中，所述曝光图形数据的位宽为M，M＞0；

每个随机存取存储器与所述处理器依次连接，每个随机存取存储器的读写位宽为N，每个随机存取存储器用于根据所述读写位宽依次对填充后的曝光图形数据进行存储，其中，M＞N＞0，X≥M/N。

2.根据权利要求1所述的基于FPGA的直写光刻图形填充装置，其特征在于，所述FPGA控制芯片包括：

图形处理单元，所述图形处理单元与所述上位机连接，用于在接收到所述上位机传输的曝光图形数据后，以计算每根扫描线与所述曝光图形数据的边缘的交点；

填充单元，所述填充单元与所述图形处理单元连接，用于在接收到所述图形处理单元传输的交点后，以扫描线填充法对所述曝光图形数据进行填充处理。

3.根据权利要求1所述的基于FPGA的直写光刻图形填充装置，其特征在于，所述FPGA控制芯片还包括：

数据处理单元，所述数据处理单元与X个随机存取存储器依次连接，用于依次读取每个随机存取存储器内存储的填充后的曝光图形数据，并对读取的所述填充后的曝光图形数据进行倾斜处理。

4.根据权利要求3所述的基于FPGA的直写光刻图形填充装置，其特征在于，所述数据处理单元的数据处理位宽为N。

5.根据权利要求1所述的基于FPGA的直写光刻图形填充装置，其特征在于，X＝4。

6.一种直写光刻机，其特征在于，包括如权利要求1-5任一项所述的基于FPGA的直写光刻图形填充装置。

Images