CN217606825U - Si基SIPOS钝化的GaN HEMT器件 - Google Patents

Abstract

本实用新型器件依次为Si衬底、AlGaN缓冲层、GaN沟道层、AlGaN势垒层、P型GaN层和栅极；AlGaN势垒层上形成的源极和漏极，源极和栅极之间形成的SIPOS钝化层、漏极和栅极之间形成的SIPOS钝化层以及整个器件上方的氮化硅钝化层。在传统GaNHEMT器件的源栅漏之间利用SIPOS进行钝化保护，利用SIPOS膜的特性，能够缓和由于刻蚀产生的AlGaN势垒层表面缺陷对器件阈值漂移，和电流崩塌效应。同时，SIPOS还能产生空间电荷区屏蔽外加电场，平整器件横向电场，提高器件横向耐压。

Description

Si基SIPOS钝化的GaN HEMT器件

技术领域

本实用新型涉及半导体技术领域，尤其涉及Si基SIPOS钝化的GaN HEMT器件。

背景技术

AlGaN/GaN HEMT 器件因为其在电力电子器件中的独特优势，迅速成为研究人员关注的热点。在众多GaN 增强型HEMT器件中，增强型p-GaN 栅 HEMT 良好的阈值稳定性使其得到了产业界的青睐。增强型 p-GaN栅HEMT 做为第一代的GaN功率开关器件在未来的无线充电、包络追踪、激光雷达、电动汽车等领域有着重要的应用。然而，目前高压的 p-GaN栅 HEMT 还存在很多挑战，在实际的市场推广中也遇到了一些问题，主要包括：器件性能限制（击穿电压、阈值电压、栅摆幅等）、可靠性、器件成品率等。

GaN HEMT的击穿电压主要受限于横向峰值电场和垂直电场。器件在处于关态时,栅电极下方会产生耗尽区，随着漏端电压VDS的增加，耗尽区会往漏端延伸。此时电场线会由耗尽区中的正电荷指向栅金属，因此在栅金属靠近漏端一侧会产生横向的电场集中。当漏端电压增加时，峰值电场迅速增加，很容易达到材料的临界击穿场强使得器件发生局部击穿。电流崩塌现象是影响 GaN HEMT 器件可靠性的关键问题，主要表现为受到高压应力后，器件的饱和电流下降、导通电阻上升。

实用新型内容

本实用新型针对以上问题，提供了一种提高器件耐压性和可靠性的Si基SIPOS钝化的GaN HEMT器件。

本实用新型的技术方案是：Si基SIPOS钝化的GaN HEMT器件，包括从下而上依次设置的Si衬底、AlGaN缓冲层、GaN沟道层、AlGaN势垒层、P型GaN层和栅极（7）；

所述P型GaN层的侧部设有与AlGaN势垒层连接的SIPOS膜；

所述SIPOS膜的上方设有氮化硅层；

所述SIPOS膜的外侧设有源极和漏极，源极和漏极分别与AlGaN势垒层形成欧姆接触。

具体的，所述SIPOS膜为掺氧多晶硅层和掺氮多晶硅层结合。

具体的，所述掺氧多晶硅层的厚度为0.4um～0.6um。

具体的，所述掺氮多晶硅层的厚度为0.2um，其覆盖在上述的掺氧多晶硅层上。

具体的，所述AlGaN缓冲层的厚度为1.5um。

具体的，所述GaN沟道层的厚度为400nm。

具体的，所述AlGaN势垒层的厚度为15nm。

具体的，所述P型GaN层厚度为70nm，空穴浓度为5e17cm-3。

具体的，器件的顶部设有用于保护的氮化硅钝化层。

本实用新型器件依次为Si衬底、AlGaN缓冲层、GaN沟道层、AlGaN势垒层、P型GaN层和栅极；AlGaN势垒层上形成的源极和漏极，源极和栅极之间形成的SIPOS钝化层、漏极和栅极之间形成的SIPOS钝化层以及整个器件上方的氮化硅钝化层。在传统GaNHEMT器件的源栅漏之间利用SIPOS进行钝化保护，利用SIPOS膜的特性，能够缓和由于刻蚀产生的AlGaN势垒层表面缺陷对器件阈值漂移，和电流崩塌效应。同时，SIPOS还能产生空间电荷区屏蔽外加电场，平整器件横向电场，提高器件横向耐压。

附图说明

图1是本实用新型的结构示意图，

图中1是氮化硅钝化层、2是氮化硅层、3是SIPOS膜、5是漏极、6是源极、7是栅极、8是P型GaN层、9是AlGaN势垒层、10是GaN沟道层、11是AlGaN缓冲层、12是Si衬底 。

具体实施方式

下面详细描述本实用新型的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本实用新型，而不能理解为对本实用新型的限制。

本实用新型如图1所示；Si基SIPOS钝化的GaN HEMT器件，包括从下而上依次设置的Si衬底12、AlGaN缓冲层11、GaN沟道层10、AlGaN势垒层9、P型GaN层8和栅极7；

所述P型GaN层8的侧部设有与AlGaN势垒层9连接的SIPOS膜3；

所述SIPOS膜3的上方设有氮化硅层2；保护SIPOS膜3不受外部离子干扰的；

所述SIPOS膜3的外侧设有源极6和漏极5，源极6和漏极5分别与AlGaN势垒层9形成欧姆接触；

所述器件上方设有一层氮化硅1，以钝化保护整个器件。

进一步限定，所述SIPOS膜3为半绝缘多晶硅层。

进一步限定，所述半绝缘多晶硅层包括一层掺氧多晶硅和一层掺氮多晶硅。

进一步限定，所述掺氧多晶硅层厚度为0.4um～0.6um。

进一步限定，所述掺氮多晶硅层厚度为0.2um，并覆盖在掺氧多晶硅上。

进一步限定，所述AlGaN缓冲层11的厚度为1.5um。

进一步限定，所述GaN沟道层10的厚度为400nm。

进一步限定，所述AlGaN势垒层9的厚度为15nm。

进一步限定，所述P型GaN层8厚度为70nm，空穴浓度为5e17cm-3。

进一步限定，器件的顶部设有用于保护的氮化硅钝化层1，

本发明利用半绝缘SIPOS膜3做P-GaN层8与源极6和漏极5之间的钝化层，由于SIPOS膜3的半绝缘性、电中性和膜内高密度陷阱，SIPOS钝化层被离子沾污后，感生出的相反极性电荷会漂移到钝化层内和外表面电荷中和，或被高密度陷阱捕获。利用SIPOS膜做钝化层，能够显著降低AlGaN势垒层表面态，提高器件的可靠性，降低电流崩塌效应，减少阈值漂移。同时，SIPOS钝化层会产生一个空间电荷区，屏蔽了外加电场，使得器件表面电场平整，显著提高了器件的横向耐压。

本案器件的制作方法，包括以下步骤：

1、在Si衬底12上，利用MOCVD生长1.5um厚的AlGaN缓冲层11；

2、在AlGaN缓冲层11上，生长400nm厚的GaN沟道层10，生长温度1000℃；

3、在GaN沟道层10上生长AlGaN势垒层9，温度1000℃，厚度约15nm；

4、在AlGaN势垒层9上生长P-GaN层8（或称之为P-GaN盖帽层），厚度约70nm，空穴浓度为5e17cm-3；

5、利用刻蚀技术，仅保留定义的栅极处的P型GaN层8，并在保留的P型GaN层上生长金属Ni和Au以实现良好的肖特基接触，形成栅极7；

6、在AlGaN势垒层9上生长一层SIPOS膜3，该SIPOS膜3结构为0.4um～0.6um的掺氧多晶硅，其上覆盖0.2um的掺氮多晶硅；同时在SIPOS膜上生长一层氮化硅2；

7、利用刻蚀技术，为源极6和漏极5的金属化开槽，要求刻蚀到AlGaN/GaN界面处，并在槽内淀积Ti/Al/Ni/Au形成源极6和漏极5，实现良好的欧姆接触；

8、最后在整个器件上方淀积一层氮化硅1，整个器件制作完毕。

对于本案所公开的内容，还有以下几点需要说明：

（1）、本案所公开的实施例附图只涉及到与本案所公开实施例所涉及到的结构，其他结构可参考通常设计；

（2）、在不冲突的情况下，本案所公开的实施例及实施例中的特征可以相互组合以得到新的实施例；

以上，仅为本案所公开的具体实施方式，但本公开的保护范围并不局限于此，本案所公开的保护范围应以权利要求的保护范围为准。

Claims (8)

1.Si基SIPOS钝化的GaN HEMT器件，其特征在于，包括从下而上依次设置的Si衬底（12）、AlGaN缓冲层（11）、GaN沟道层（10）、AlGaN势垒层（9）、P型GaN层（8）和栅极（7）；

所述P型GaN层（8）的侧部设有与AlGaN势垒层（9）连接的SIPOS膜（3）；

所述SIPOS膜（3）的上方设有氮化硅层（2）；

所述SIPOS膜（3）的外侧设有源极（6）和漏极（5），源极（6）和漏极（5）分别与AlGaN势垒层（9）形成欧姆接触。

2.根据权利要求1所述的Si基SIPOS钝化的GaN HEMT器件，其特征在于，所述SIPOS膜（3）为掺氧多晶硅层和掺氮多晶硅层的结合。

3.根据权利要求2所述的Si基SIPOS钝化的GaN HEMT器件，其特征在于，所述掺氧多晶硅层的厚度为0.4um～0.6um，其上覆盖的一层掺氮多晶硅层的厚度为0.2um。

4.根据权利要求2所述的Si基SIPOS钝化的GaN HEMT器件，其特征在于，所述AlGaN缓冲层（11）的厚度为1.5um。

5.根据权利要求2所述的Si基SIPOS钝化的GaN HEMT器件，其特征在于，所述GaN沟道层（10）的厚度为400nm。

6.根据权利要求2所述的Si基SIPOS钝化的GaN HEMT器件，其特征在于，所述AlGaN势垒层（9）的厚度为15nm。

7.根据权利要求2所述的Si基SIPOS钝化的GaN HEMT器件，其特征在于，所述P型GaN层（8）厚度为70nm，空穴浓度为5e17cm-3。

8.根据权利要求1所述的Si基SIPOS钝化的GaN HEMT器件，其特征在于，器件的顶部设有用于保护的氮化硅钝化层（1）。

Images