CN217588055U - 一种一致性测试系统 - Google Patents

Abstract

本申请实施例公开了一种一致性测试系统。所述系统与待测试的芯片相连，该芯片具有第一芯片端口和第二芯片端口，所述系统包括：存储器；信号传输电路，与存储器相连，信号传输电路具有第一发送端口和第一接收端口，其中第一发送端口与第一芯片端口相连，用于发送测试信号；第一接收端口，与第二芯片端口相连，用于接收待测信号；近端测试电路和远端测试电路，均用于将从第一芯片端口接收的信号输出至第二芯片端口；第一开关器件，用于控制第一芯片端口的一端可切换地与近端测试电路的接收端口和远端测试电路的接收端口相连；第二开关器件，用于控制第二芯片端口的一端可切换地与近端测试电路的发送端口和远端测试电路的发送端口相连。

Description

一种一致性测试系统

技术领域

本申请实施例涉及芯片测试领域，尤指一种一致性测试系统。

背景技术

高速串行计算机扩展总线(Peripheral Component Interconnect express，PCIe)作为一种高速总线在计算机、服务器、交换机、路由器等设备中得到了广泛应用。为了保证设计的一致性，需要对PCIe的接收通道和接收器进行验证，压力眼图测试是针对串行总线接收链路及接收器一致性的重要测试方法，现有技术中，测试步骤可以分解成三个步骤：自动测试机(Automatic Test Equipment，ATE)产生一致性测试向量(CompliancePattern)提供给芯片进行测试，芯片内部状态机设置PCIe接口进入环回模式，ATE机台捕获输出信号与预期向量比对。

基于PCIe接口的芯片利用PCIe环回模式实现一致性测试，且，可以在没有远程接收器的情况下利用环回模式进行测试，即近端模拟的环回测试，也可以在有远程接收器的情况下实现环回测试，即远端模拟的环回测试，现有技术都是基于测量仪器的测量方案,测试效率比较低，无法满足芯片自动化测试的需求。

实用新型内容

为了解决上述任一技术问题，本申请实施例提供了一种一致性测试系统，与待测试的芯片相连，该芯片具有第一芯片端口和第二芯片端口，所述系统包括存储器、信号传输电路、近端测试电路、远端测试电路、第一开关器件和第二开关器件；其中：

所述存储器，用于存储测试信号；

所述信号传输电路，与所述存储器相连，所述信号传输电路具有第一发送端口和第一接收端口，其中所述第一发送端口与所述第一芯片端口相连，用于发送所述测试信号；所述第一接收端口，与所述第二芯片端口相连，用于接收所述芯片对所述测试信号的接收结果，得到待测信号；

所述近端测试电路和所述远端测试电路，均用于将从所述第一芯片端口接收的信号输出至所述第二芯片端口；

所述第一开关器件，用于控制所述第一芯片端口的一端可切换地与所述近端测试电路的接收端口和所述远端测试电路的接收端口相连；

所述第二开关器件，用于控制所述第二芯片端口的一端可切换地与所述近端测试电路的发送端口和所述远端测试电路的发送端口相连。

上述技术方案具有如下优点或有益效果：

利用第一开关器件控制第一芯片端口可切换地与所述近端测试电路的接收端口和所述远端测试电路的接收端口相连，以及，利用第二开关器件控制第二芯片端口可切换地与所述近端测试电路的发送端口和所述远端测试电路的发送端口，能够有选择地控制芯片执行近端模拟或远端模拟的环回测试，提高芯片测试效率。

本申请实施例的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请实施例而了解。本申请实施例的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。

附图说明

附图用来提供对本申请实施例技术方案的进一步理解，并且构成说明书的一部分，与本申请实施例的实施例一起用于解释本申请实施例的技术方案，并不构成对本申请实施例技术方案的限制。

图1为本申请实施例提供的一致性测试系统的第一示意图；

图2为图1所示系统的第二示意图；

图3为图1所示系统的第二示意图；

图4(a)为本申请实施例提供的近端模拟的环回测试示意图；

图4(b)为本申请实施例提供的远端模拟的环回测试示意图；

图5为图1所示系统的第四示意图；

图6为本申请应用实例提供的一致性测试系统的示意图。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚明白，下文中将结合附图对本申请实施例的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请实施例中的实施例及实施例中的特征可以相互任意组合。

图1为本申请实施例提供的一致性测试系统的第一示意图。如图1所示，该系统与待测试的芯片相连，其中，该芯片具有第一芯片端口和第二芯片端口；该系统包括存储器、信号传输电路、近端测试电路、远端测试电路和开关控制电路；其中：

该存储器和该信号传输电路可以集成于ATE。

该存储器可以预先存储一致性测试信号，用于为与该存储器相连的信号传输电路提供测试信号。

该信号传输电路具有第一发送端口和第二芯片端口，其中该第一发送端口用于发送该测试信号；该第二芯片端口用于接收该芯片对该测试信号的接收结果，得到待测信号；

具体的，该信号传输电路可以通过第一发送端口将测试信号输出，实现一致性测试信号的输出，再通过第一接收端口得到芯片对该测试信号的接收结果，实现测试结果的接收，从而完成对芯片的一致性测试中信号的采集。

在执行芯片的一致性测试时，2种不同环回回路拓扑连接是不同的，为了在同一块测试载板上实现对2种不同环回拓扑的一致性测试，需要一致性测试系统进行设计扩展，以满足不同的测试需要。

具体的，该第一芯片端口的一端与该第一发送端口相连，该第一芯片端口的另一端可切换地与该近端测试电路的接收端口和该远端测试电路的接收端口相连，用于将从该第一发送端口接收的信号输出至该近端测试电路或该远端测试电路的接收端口。

通过控制第一芯片端口可切换地与该近端测试电路的接收端口和该远端测试电路的接收端口相连，可以有选择地控制芯片输出的信号进入近端模拟或远端模拟的环回测试。

具体的，该第二芯片端口的一端与该第一接收端口相连，该第二芯片端口的另一端可切换地与该近端测试电路的发送端口和该远端测试电路的发送端口相连，用于将该近端测试电路或该远端测试电路的发送接收的信号输出至该第一接收端口；

通过控制第二芯片端口可切换地与该近端测试电路的发送端口和该远端测试电路的发送端口，可以有选择地控制从进入近端模拟或远端模拟的环回测试输出的信号作为芯片的待测信号。

近端测试电路和远端测试电路均用于将从该第一芯片端口接收的信号输出至该第二芯片端口，实现信号的环回。区别在于，所述近端测试电路和远端测试电路中第一芯片端口接收的信号的距离不同。具体的，近端测试电路未设置有接收器，远端测试电路设置有接收器，该接收器用于对芯片输出的信号进行接收，并将接收后的信号输出至第二芯片端口。

图2为图1所示系统的第二示意图。如图2所示，该第一开关器件具有一个第一端和两个第二端，该第一开关器件的第一端与该第一芯片端口相连，该第一开关器件的一第二端与该近端测试电路的接收端口相连，该第一开关器件的另一第二端与该远端测试电路的接收端口相连，用于第一开关器件的第一端与该第一开关器件的一第二端是否处于导通状态。

第二开关器件具有一个第一端和两个第二端，该第一开关器件的第一端与该第二芯片端口相连，该第一开关器件的一第二端与该近端测试电路的发送端口相连，该第二开关器件的另一第二端与该远端测试电路的发送端口相连，用于控制第二开关器件的第一端与该第二开关器件的第二端是否处于导通状态。

在执行芯片的一致性测试时，通过第一开关器件和第二开关器件来控制芯片使用不同环回回路进行一致性测试。

可选的，上述第一开关器件和第二开关器件可以为单刀双掷(Single PoleDouble Throw，SPDT)。或者，该第一开关器件和第二开关器件可以为继电器。

优选的，由于近端测试电路是用于实现对芯片内部的一致性测试，可以将该近端测试电路设置在芯片上，通过芯片内部的控制信号控制近端测试电路处于工作状态。

图3为图1所示系统的第二示意图。如图3所示，该远端测试电路包括接口卡和接收器；其中：

该接口卡具有第一传输接口和第二传输接口；其中该第一传输端口与该第一芯片端口相连，该第二传输端口与该第二芯片端口相连；

具体的，该第一传输端口与第一芯片端口的接口类型和接口协议相同，该第二传输端口与第二芯片端口的接口类型和接口协议相同，以实现信息的互通。

接收器，具有第二接收端口和第二发送端口，其中该第二接收端口与该第一传输接口相连，该第二发送端口与该第二传输端口相连，用于将通过该第二接收端口接收的信号通过该第二发送端口输出。

具体的，接收器通过第一传输接口得到芯片输出的信号，并通过第二发送端口输出至第二传输端口，从而使得信号通过第二传输端口传输至第一芯片端口，使得信号传输电路通过第一接收端口接收到待测信号。

进一步的，如果该芯片具有PCIe接口，则该近端测试电路为PCIe环回传输电路。

利用PCIe协议的特性，利用芯片内置的PCIe环回传输电路实现环回测试功能，实现简单且硬件成本低。

更进一步的，如果利用芯片内置的PCIe环回传输电路实现环回测试功能，第一芯片端口和近端测试电路的接收端口为同一接口，第二芯片端口和近端测试电路的接收端口的发送端口为同一接口。

图4(a)为本申请实施例提供的近端模拟的环回测试示意图。如图4(a)所示，芯片内部的PCIe环回传输电路作为近端测试电路，该芯片的第一芯片端口即作为芯片的第二芯片端口，又作为近端测试电路的发送端口，该芯片的第二芯片端口即作为芯片的第一芯片端口，由作为近端测试电路的接收端口。

在信号传输电路通过第一发送端口将测试信号发送至第一芯片端口后，启动芯片PCIe接口环回模式功能，使得PCIe环回传输电路将第一芯片端口接收的信号通过第二芯片端口输出，使得信号传输电路通过第一接收端口接收到待测信号。

图4(b)为本申请实施例提供的远端模拟的环回测试示意图。如图4(b)所示，芯片内部的PCIe环回传输电路作为近端测试电路，该芯片的第一芯片端口即作为芯片的第二芯片端口，又作为近端测试电路的发送端口，该芯片的第二芯片端口即作为芯片的第一芯片端口，由作为近端测试电路的接收端口。该远端测试电路的接收端口与第一芯片端口相连，该远端测试电路的发送端口与该第二芯片端口相连，用于将从第一芯片端口接收的信号输出至该第二芯片端口。

在信号传输电路通过第一发送端口将测试信号发送至第一芯片端口后，第一芯片端口将接收的信号输出至远端测试电路，远端测试电路通过环回测试将信号输出至第二芯片端口，使得信号传输电路通过第一接收端口接收到待测信号。

图5为图1所示系统的第四示意图。如图5所示，该系统还包括比较器，与该第二芯片端口和该存储器相连，用于比较该待测信号和该测试信号是否相同，输出比较结果。

该比较器可以与信号传输电路和存储器集成在ATE上，或者，独立设置在上位机上。

可选的，该系统还包括：显示装置，与该比较器相连，用于显示该比较结果。

通过将比较结果进行输出，方便测试人员获知一致性测试结果。

可选的，该系统还包括：

机械臂，用于放置该芯片到测试台。

具体的，该机械臂包括温度设置单元、处理器和机械移动机构；其中：

温度设置单元，用于设置该芯片的环境温度阈值，所述环境温度阈值为芯片测试环境的温度阈值；

处理器，用于在芯片的测试环境的温度值达到环境温度阈值时，发送移动指令；

机械移动机构与处理器相连，移动该芯片至该移动指令指示的位置。

进一步的，该机械臂还包括：

控制接口，用于接收放置指令；

该机械移动机构，与该控制接口连，用于放置该芯片至该放置指令指定的位置。

该放置指令可以根据比较器输出比较结果来确定。例如，如果比较结果为相同，则表示芯片的一致性测试通过，则可以控制机械臂将该芯片放置在一区域；反之，如果比较结果为不同，则表示芯片的一致性测试未通过，则可以控制机械臂将该芯片放置在另一区域。

下面以本申请实施例提供的应用实例进行说明：

图6为本申请应用实例提供的一致性测试系统的示意图。如图6所示，该系统为基于ATE测试机台的PCIe信号一致性测试系统，包括ATE测试机台和测试电路板；其中ATE测试机台通过接口总线与测试电路板连接，测试夹具(socket)安装在测试电路板上，被测芯片安装在测试夹具上，测试电路板上外接PCIe接口卡作为远程接收器。

通过控制继电器1和继电器2的打开与闭合，可以完成近端模拟环回和远端模拟环回测试切换。

具体的，控制继电器断开，进入芯片PCIe接口近端模拟环回测试，ATE测试机台生成的一致性测试向量提供给芯片的第一芯片端口，启动芯片PCIe接口环回模式功能，数据从芯片的第二芯片端口接收，与ATE测试机台预期向量比较，并显示回比对结果。

控制继电器闭合，进入芯片PCIe接口远端模拟环回测试，ATE测试机生成的一致性测试向量提供给芯片的第一芯片端口，通过测试电路板上的PCIe接口与外接的接收器(如，另一芯片)的接收端口连接，接收器获取数据后，经发送端口将数据返回芯片的第二芯片端口,与ATE测试机台提供的期望向量进行比较，向ATE测试机台返回比对结果。

如果芯片的第二芯片端口接收到的数据与ATE机台预期向量一致，则PCIe链路一致性测试通过，如果芯片的第二芯片端口接收到的数据与ATE机台预期向量不一致，则PCIe链路一致性测试失败，因为ATE机台强大的集成度，可以实现PCIe多链路同时进行测试，极大提高测试效率。

本申请应用实例提供的系统，能够降低芯片信号一致性测试的成本，提高测试效率，并且便于批量测试。

本领域普通技术人员可以理解，上文中所公开方法中的全部或某些步骤、系统、装置中的功能模块/单元可以被实施为软件、固件、硬件及其适当的组合。在硬件实施方式中，在以上描述中提及的功能模块/单元之间的划分不一定对应于物理组件的划分；例如，一个物理组件可以具有多个功能，或者一个功能或步骤可以由若干物理组件合作执行。某些组件或所有组件可以被实施为由处理器，如数字信号处理器或微处理器执行的软件，或者被实施为硬件，或者被实施为集成电路，如专用集成电路。这样的软件可以分布在计算机可读介质上，计算机可读介质可以包括计算机存储介质(或非暂时性介质)和通信介质(或暂时性介质)。如本领域普通技术人员公知的，术语计算机存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、程序模块或其他数据)的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质。计算机存储介质包括但不限于RAM、ROM、EEPROM、闪存或其他存储器技术、CD-ROM、数字多功能盘(DVD)或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质。此外，本领域普通技术人员公知的是，通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据，并且可包括任何信息递送介质。

Claims (10)

1.一种一致性测试系统，其特征在于，与待测试的芯片相连，该芯片具有第一芯片端口和第二芯片端口，所述系统包括：

存储器，用于存储测试信号；

信号传输电路，与所述存储器相连，所述信号传输电路具有第一发送端口和第一接收端口，其中所述第一发送端口与所述第一芯片端口相连，用于发送所述测试信号；所述第一接收端口，与所述第二芯片端口相连，用于接收所述芯片对所述测试信号的接收结果，得到待测信号；

近端测试电路和远端测试电路，均用于将从所述第一芯片端口接收的信号输出至所述第二芯片端口，其中所述近端测试电路和远端测试电路中第一芯片端口接收的信号的距离不同；

第一开关器件，用于控制所述第一芯片端口的一端可切换地与所述近端测试电路的接收端口和所述远端测试电路的接收端口相连；

第二开关器件，用于控制所述第二芯片端口的一端可切换地与所述近端测试电路的发送端口和所述远端测试电路的发送端口相连。

2.根据权利要求1所述的系统，其特征在于：

所述第一开关器件，所述第一开关器件具有一个第一端和两个第二端，所述第一开关器件的第一端与所述第一芯片端口相连，所述第一开关器件的一第二端与所述近端测试电路的接收端口相连，所述第一开关器件的另一第二端与所述远端测试电路的接收端口相连，用于第一开关器件的第一端与所述第一开关器件的第二端是否处于导通状态；

所述第二开关器件，所述第二开关器件具有一个第一端和两个第二端，所述第一开关器件的第一端与所述第二芯片端口相连，所述第一开关器件的一第二端与所述近端测试电路的发送端口相连，所述第二开关器件的另一第二端与所述远端测试电路的发送端口相连，用于控制第二开关器件的第一端与所述第二开关器件的第二端是否处于导通状态。

3.根据权利要求2所述的系统，其特征在于，所述第一开关器件和所述第二开关器件中的至少一个为继电器。

4.根据权利要求1所述的系统，其特征在于，所述远端测试电路包括接口卡和接收器；其中：

所述接口卡具有第一传输接口和第二传输接口；其中所述第一传输端口与所述第一芯片端口相连，所述第二传输端口与所述第二芯片端口相连；

接收器，具有第二接收端口和第二发送端口，其中所述第二接收端口与所述第一传输接口相连，所述第二发送端口与所述第二传输端口相连，用于将通过所述第二接收端口接收的信号通过所述第二发送端口输出。

5.根据权利要求1所述的系统，其特征在于，所述近端测试电路位于所述芯片。

6.根据权利要求5所述的系统，其特征在于，所述芯片具有高速串行计算机扩展总线PCIe接口，所述近端测试电路为PCIe环回传输电路。

7.根据权利要求6所述的系统，其特征在于，所述第一芯片端口和所述近端测试电路的接收端口为同一接口，所述第二芯片端口和所述近端测试电路的发送端口为同一接口。

8.根据权利要求1所述的系统，其特征在于，所述系统还包括：

比较器，与所述第二芯片端口和所述存储器相连，用于比较所述待测信号和所述测试信号是否相同，输出比较结果。

9.根据权利要求8所述的系统，其特征在于，所述系统还包括：

显示装置，与所述比较器相连，用于显示所述比较结果。

10.根据权利要求1所述的系统，其特征在于，所述系统还包括：

机械臂，用于放置所述芯片到测试台。

Images