CN217406510U

CN217406510U - 一种基于cmos求和比较器电路

Info

Publication number: CN217406510U
Application number: CN202123320272.4U
Authority: CN
Inventors: 何孝起
Original assignee: Shanghai Xingsai Electronic Technology Co ltd
Current assignee: Shanghai Xingsai Electronic Technology Co ltd
Priority date: 2021-12-27
Filing date: 2021-12-27
Publication date: 2022-09-09
Anticipated expiration: 2031-12-27

Abstract

本实用新型提出了一种基于CMOS求和比较器电路，包括第一级放大电路、第二级放大电路和第三级放大电路，第一级放大电路包括PMOS管M14、PMOS管M15、PMOS管M16、PMOS管M17、PMOS管M18、PMOS管M19、NMOS管M5、NMOS管M6、线性电阻R1和线性电阻R2，第二级放大电路包括运算放大器I1，第三级放大电路包括NMOS管M7。整体电路结构简单，省略了误差放大器，从而提高了输出信号的速度和精度，减小了芯片的面积，降低了制作成本，有利于系统集成。

Description

一种基于CMOS求和比较器电路

技术领域

本实用新型涉及开关电源技术领域，特别涉及一种基于CMOS求和比较器电路。

背景技术

开关电源控制技术主要有三种：1)脉冲宽度调制(PWM)；2)脉冲频率调制(PFM)；3)脉冲宽度频率调制(PWM-PFM)。

其中PWM是目前应用在开关电源中最为广泛的一种控制方式，它的特点是噪音低、满负载时效率高且能工作在连续导电模式，现在市场上有多款性能好、价格低的PWM集成芯片，如UCl842/2842/3842、TDAl6846、TL494、SGl525/2525/3525等；PFM具有静态功耗小的优点。

但是开关电源的控制电路仍存在着以下问题：1)电路结构复杂，集成芯片面积较大，开发成本较高；2)为了提高输出信号的精度，采用误差放大器，但相应地，减慢了输出信号的速度。

实用新型内容

针对背景技术中指出的问题，本实用新型提出一种基于CMOS求和比较器电路。

一种基于CMOS求和比较器电路，其包括第一级放大电路、第二级放大电路和第三级放大电路，所述第一级放大电路包括PMOS管M14、PMOS管M15、PMOS管M16、PMOS管M17、PMOS管M18、PMOS管M19、NMOS管M5、NMOS管M6、线性电阻R1和线性电阻R2；所述PMOS管M14的漏极、所述PMOS管M16的漏极和所述PMOS管M18的漏极三者均连接在NMOS管M5的源极，所述NMOS管M5的漏极连接有线性电阻R1；所述PMOS管M15的漏极、所述PMOS管M17的漏极和所述PMOS管M19的漏极三者均连接在NMOS管M6的源极，所述NMOS管M6的漏极连接有线性电阻R2；所述第二级放大电路包括运算放大器I1，所述运算放大器I1的同相输入端连接在所述NMOS管M6的漏极和所述线性电阻R2之间，所述第三级放大电路包括NMOS管M7，所述NMOS管M7的栅极与所述运算放大器I1的输出端相连接，所述NMOS管M7的漏极连接在PMOS管M13的漏极。

根据本实用新型的一个实施例，所述PMOS管M14的栅极连接有第一正输入信号，所述PMOS管M15的栅极连接有第一负输入信号，所述PMOS管M14的源极与所述PMOS管M15的源极相连接且连接有PMOS管M9的漏极，所述PMOS管M16的栅极连接有第二正输入信号，所述PMOS管M17的栅极连接有第二负输入信号，所述PMOS管M16的源极与所述PMOS管M17的源极相连接且连接有PMOS管M10的漏极，所述PMOS管M18的栅极连接有第三正输入信号，所述PMOS管M19的栅极连接有第三负输入信号，所述PMOS管M18的源极与所述PMOS管M19的源极相连接且连接有PMOS管M11的漏极。

根据本实用新型的一个实施例，所述线性电阻R1和所述线性电阻R2之间相连接且连接有三极管Q1的发射极和基极。

根据本实用新型的一个实施例，所述NMOS管M5的漏极连接有PMOS管M21的栅极，所述PMOS管M21的漏极连接有NMOS管M4的漏极，所述NMOS管M6的漏极连接有PMOS管M20的栅极，所述PMOS管M20的漏极连接有NMOS管M3的漏极，所述PMOS管M20的源极和所述PMOS管M21的源极相连接且连接有PMOS管M12，所述NMOS管M3的源极和所述NMOS管M4的源极相连接，所述NMOS管M3的栅极和所述NMOS管M4的栅极相连接且连接有三极管Q0的发射极，所述三极管Q0的集电极连接有接地端GND，所述三极管Q0的基极连接在所述PMOS管M21的漏极和所述NMOS管M4的漏极之间，所述三极管Q0的基极与所述运算放大器I1的反向输入端相连接。

根据本实用新型的一个实施例，所述NMOS管M7的漏极连接有推挽反相器，所述推挽反相器包括PMOS管M22、NMOS管M23、NMOS管M24和PMOS管M25。

综上所述，本实用新型的有益效果为：

1.通过设置了PMOS管M14、PMOS管M15、PMOS管M16、PMOS管M17、PMOS管M18、PMOS管M19，可以将各自的输入电压转换为相应的电流，再分别求和合并成电流i1和电流i2，在线性电阻R1和线性电阻R2的作用下，电流i1和电流i2之间的差值与线性电阻R1和线性电阻R2的电压差值具有很好的线性关系，保证这个电压差值能够线性的反映电流差值，同时保证谐波补偿和PWM调制不失真传递，这个电压差值再通过运算放大器I1放大比较后输出稳定的控制信号，由这个控制信号控制功率管的状态，调节占空比；

2.整体电路结构简单，省略了误差放大器，从而提高了输出信号的速度和精度，减小了芯片的面积，降低了制作成本，有利于系统集成。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型实施例的电路结构示意图。

具体实施方式

请参阅图1。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。

首先说明一下本实用新型的设计初衷：目前的开关电源的控制电路存在着电路结构复杂、输出信号精度低、速率慢等问题，为了解决上述问题，本实用新型提供了一种基于CMOS求和比较器电路的具体实施方式。

一种基于CMOS求和比较器电路，如图1所示，电路的元器件包括有NMOS管M0、NMOS管M1、NMOS管M2、NMOS管M3、NMOS管M4、NMOS管M5、NMOS管M6、NMOS管M7、NMOS管M23、NMOS管M24、PMOS管M8、PMOS管M9、PMOS管M10、PMOS管M11、PMOS管M12、PMOS管M13、PMOS管M14、PMOS管M15、PMOS管M16、PMOS管M17、PMOS管M18、PMOS管M19、PMOS管M20、PMOS管M21、PMOS管M22、PMOS管M25、PMOS管M26、运算放大器I1、三极管Q0、三极管Q1、线性电阻R1和线性电阻R2。

基于CMOS求和比较器电路包括有第一级放大电路、第二级放大电路和第三级放大电路。

第一级放大电路包括有PMOS管M14、PMOS管M15、PMOS管M16、PMOS管M17、PMOS管M18、PMOS管M19。

PMOS管M14的栅极连接有第一正输入信号，PMOS管M15的栅极连接有第一负输入信号，PMOS管M16的栅极连接有第二正输入信号，PMOS管M17的栅极连接有第二负输入信号，PMOS管M18的栅极连接有第三正输入信号，PMOS管M19的栅极连接有第三负输入信号。因此，第一正输入信号、第一负输入信号、第二正输入信号、第二负输入信号、第三正输入信号和第三负输入信号可以根据实际应用分别接入相对应的输入信号。在本实施例中，例如正负斜率的斜坡信号和电流采样的电压信号可以作为输入信号。

在PMOS管M26的栅极和PMOS管M8栅极之间连接有变压器，因此，在PMOS管M26的栅极和PMOS管M8栅极之间连接有第一电源端支路，PMOS管M26的源极连接有第二电源端支路。

在第一级放大电路中，PMOS管M14的源极与PMOS管M15的源极相连接且连接有PMOS管M9的漏极，PMOS管M9的栅极连接在第一电源端支路上，PMOS管M9的源极连接在第二电源端支路上。PMOS管M16的源极与PMOS管M17的源极相连接且连接有PMOS管M10的漏极，PMOS管M10的栅极连接在第一电源端支路上，PMOS管M10的源极连接在第二电源端支路上。PMOS管M18的源极与PMOS管M19的源极相连接且连接有PMOS管M11的漏极，PMOS管M11的栅极连接在第一电源端支路上，PMOS管M11的源极连接在第二电源端支路上。

PMOS管M14的漏极、PMOS管M16的漏极和PMOS管M18的漏极三者均连接在NMOS管M5的源极，因此，将PMOS管M14、PMOS管M16和PMOS管M18中三路电流求和合并为电流i1,电流i1通入NMOS管M5的源极中。

PMOS管M15的漏极、PMOS管M17的漏极和PMOS管M19的漏极三者均连接在NMOS管M6的源极，因此，将PMOS管M15、PMOS管M17和PMOS管M19中三路电流求和合并为电流i2，电流i2通入NMOS管M6的源极中。

NMOS管M5的源极连接有NMOS管M1的漏极，NMOS管M5的栅极与NMOS管M1的栅极相连接，NMOS管M6的源极连接有NMOS管M2的漏极，NMOS管M6的栅极与NMOS管M2的栅极相连接。NMOS管M1的栅极与NMOS管M2的栅极相连接，NMOS管M1的源极与NMOS管M2的源极相连接。

NMOS管M5的漏极连接有线性电阻R1，NMOS管M6的漏极连接有线性电阻R2，线性电阻R1和线性电阻R2之间相连接且连接有三极管Q1的发射极和基极，三极管Q1集电极连接在第二电源端支路上。因此，电流i1和电流i2之间的差值，在线性电阻R1和线性电阻R2的作用下，电流i1和电流i2之间的差值与线性电阻R1和线性电阻R2的电压差值具有很好的线性关系，保证这个电压差值能够线性的反映电流差值，同时保证谐波补偿和PWM调制不失真传递。

上述的电压差值经过第二级放大电路中的运算放大器I1放大比较后输出稳定的控制信号，由这个控制信号控制功率管的状态，调节占空比。第二级放大电路包括运算放大器I1、NMOS管M3、NMOS管M4、PMOS管M20、PMOS管M21和三极管Q0。

NMOS管M5的漏极与PMOS管M21的栅极相连接，PMOS管M21的漏极与NMOS管M4的漏极相连接。NMOS管M6的漏极与PMOS管M20的栅极相连接，PMOS管M20的漏极与NMOS管M3的漏极相连接。PMOS管M20的源极和PMOS管M21的源极相连接且连接有PMOS管M12的漏极，PMOS管M12的栅极连接在第一电源端支路上，PMOS管M12的源极连接在第二电源端支路上。

NMOS管M3的源极和NMOS管M4的源极相连接，NMOS管M3的栅极和NMOS管M4的栅极相连接且连接有三极管Q0的发射极，三极管Q0的集电极连接有接地端GND，三极管Q0的基极连接在PMOS管M21的漏极和NMOS管M4的漏极之间，三极管Q0的基极与运算放大器I1的反向输入端相连接。

由于本实施例的产品通常工作在大信号状态，若PMOS管M20的栅极或PMOS管M21的栅极两者的输入信号过大，在电路转换期间，电流源负载电流大于NMOS管M3和NMOS管M4的电流之和时，箝位三极管Q0导通向接地端GND注入二者电流的差值，从而将NMOS管M3栅极电压对此差动输出电压进行箝位，加快电路的响应速度和转换效率。

运算放大器I1的同相输入端连接在NMOS管M6的漏极和线性电阻R2之间。

第三级放大电路包括NMOS管M7，NMOS管M7的栅极与运算放大器I1的输出端相连接，NMOS管M7的漏极与PMOS管M13的漏极相连接，PMOS管M13的源极连接在第二电源端支路上，从而进一步增大比较器的增大比较器的增益。

最后在NMOS管M7的漏极连接有推挽反相器，推挽反相器包括PMOS管M22、NMOS管M23、NMOS管M24和PMOS管M25。推挽反相器具有更高的增益，输出端可以端对端的满幅工作

综上所述，本实施例通过设置了PMOS管M14、PMOS管M15、PMOS管M16、PMOS管M17、PMOS管M18、PMOS管M19，可以将各自的输入电压转换为相应的电流，再分别求和合并成电流i1和电流i2，在线性电阻R1和线性电阻R2的作用下，电流i1和电流i2之间的差值与线性电阻R1和线性电阻R2的电压差值具有很好的线性关系，保证这个电压差值能够线性的反映电流差值，同时保证谐波补偿和PWM调制不失真传递，这个电压差值再通过运算放大器I1放大比较后输出稳定的控制信号，由这个控制信号控制功率管的状态，调节占空比；整体电路结构简单，省略了误差放大器，从而提高了输出信号的速度和精度，减小了芯片的面积，降低了制作成本，有利于系统集成。

以上所述的仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims

1.一种基于CMOS求和比较器电路，包括第一级放大电路、第二级放大电路和第三级放大电路，其特征在于，

所述第一级放大电路包括PMOS管M14、PMOS管M15、PMOS管M16、PMOS管M17、PMOS管M18、PMOS管M19、NMOS管M5、NMOS管M6、线性电阻R1和线性电阻R2；

所述PMOS管M14的漏极、所述PMOS管M16的漏极和所述PMOS管M18的漏极三者均连接在NMOS管M5的源极，所述NMOS管M5的漏极连接有线性电阻R1；

所述PMOS管M15的漏极、所述PMOS管M17的漏极和所述PMOS管M19的漏极三者均连接在NMOS管M6的源极，所述NMOS管M6的漏极连接有线性电阻R2；

所述第二级放大电路包括运算放大器I1，所述运算放大器I1的同相输入端连接在所述NMOS管M6的漏极和所述线性电阻R2之间；

所述第三级放大电路包括NMOS管M7，所述NMOS管M7的栅极与所述运算放大器I1的输出端相连接，所述NMOS管M7的漏极连接在PMOS管M13的漏极。

2.根据权利要求1所述的一种基于CMOS求和比较器电路，其特征在于，

所述PMOS管M14的栅极连接有第一正输入信号，所述PMOS管M15的栅极连接有第一负输入信号，所述PMOS管M14的源极与所述PMOS管M15的源极相连接且连接有PMOS管M9的漏极；

所述PMOS管M16的栅极连接有第二正输入信号，所述PMOS管M17的栅极连接有第二负输入信号，所述PMOS管M16的源极与所述PMOS管M17的源极相连接且连接有PMOS管M10的漏极；

所述PMOS管M18的栅极连接有第三正输入信号，所述PMOS管M19的栅极连接有第三负输入信号，所述PMOS管M18的源极与所述PMOS管M19的源极相连接且连接有PMOS管M11的漏极。

3.根据权利要求1所述的一种基于CMOS求和比较器电路，其特征在于，所述线性电阻R1和所述线性电阻R2之间相连接且连接有三极管Q1的发射极和基极。

4.根据权利要求1所述的一种基于CMOS求和比较器电路，其特征在于，

所述NMOS管M5的漏极连接有PMOS管M21的栅极，所述PMOS管M21的漏极连接有NMOS管M4的漏极；

所述NMOS管M6的漏极连接有PMOS管M20的栅极，所述PMOS管M20的漏极连接有NMOS管M3的漏极；

所述PMOS管M20的源极和所述PMOS管M21的源极相连接且连接有PMOS管M12；

所述NMOS管M3的源极和所述NMOS管M4的源极相连接，所述NMOS管M3的栅极和所述NMOS管M4的栅极相连接且连接有三极管Q0的发射极，所述三极管Q0的集电极连接有接地端GND，所述三极管Q0的基极连接在所述PMOS管M21的漏极和所述NMOS管M4的漏极之间，所述三极管Q0的基极与所述运算放大器I1的反向输入端相连接。

5.根据权利要求1所述的一种基于CMOS求和比较器电路，其特征在于，所述NMOS管M7的漏极连接有推挽反相器，所述推挽反相器包括PMOS管M22、NMOS管M23、NMOS管M24和PMOS管M25。