CN206211841U

CN206211841U - 一种dc‑dc电源管理器

Info

Publication number: CN206211841U
Application number: CN201621212342.0U
Authority: CN
Inventors: 陈腾; 姜丹丹
Original assignee: Chengdu University of Information Technology
Current assignee: Chengdu University of Information Technology
Priority date: 2016-11-10
Filing date: 2016-11-10
Publication date: 2017-05-31
Anticipated expiration: 2026-11-10

Abstract

本实用新型公开一种DC‑DC电源管理器，包括运算放大器OA和模拟比较器CMP；运算放大器OA的同相输入端接基准电压Vref，反相输入端通路R3接地，输出端接模拟比较器CMP反相输入端，还通过限流电阻R_lim接输出端Vout，同时依次经R_lim、R4和R3接地；模拟比较器CMP同相输入端通过R1连接到输入端Vin，同时通R2接输出端Vout，其输出端同时接Mp管和Mn管的栅极；Mp管的源极接输入端Vin，漏极接输出端Vout，且其漏极与源极间还并联有二极管D1；Mn管的源极接地，漏极接输出端Vout，且其源极和漏极间还并联有二极管D2；输出端Vout通过负载R_L接地。本实用新型对于较大的输出电流不需要输出电容就能有效的消除纹波，且可在不需要牺牲成本的前提下能最大化的提高效率。

Description

一种DC-DC电源管理器

技术领域

本实用新型涉及模拟集成电路技术领域，具体为一种DC-DC电源管理器。

背景技术

在电源系统提供低或低或高的电流和电压应用中，一系列线性管理器的结构被广泛使用。这些电压管理器因有些好的优点，所以被使用。同时这些结构也有一些缺点，比如：效率不足百分之五十。电路中的晶体管为负载提供电流，因此在大功率应用中，为降低浪费的功耗这些晶体管的尺寸被缩小。因最小的电压压降决定着电路的最大效率，为增大电路的效率，随后形成一种低电压降管理器。尽管低电压降管理器增加效率，但是在管理器的稳定性方面成本也比较高。

另外一种线性管理器就是DC-DC开关转换器。有一些结构已经被设计，这些结构的主要优点就是它们高的效率。由于电路中损失无处不在，所以它们的效率不可能达到100%但是相对而言也是一个比较可靠的数值。无论如何这些结构也有一些重要的问题：这类结构的设计和实现相比于线性管理器而言比较复杂，特别是在控制环上面。另外，由于电流和电压的纹波固有的开关特性的转换器会增加电磁干扰，为消除电磁干扰必然会用到昂贵的电感和输出电容。

CMOS技术已迅速涵括模拟集成电路领域，提供低成本、高性能的方案，逐渐演变成主导集成电路的市场。随着CMOS技术发展，随着工艺尺寸比例逐渐缩减，集成度越来越高低成本、高性能的电路结构需求越来高。

实用新型内容

基于上述原因，本实用新型的目的在于提供一种低成本高效率的新型DC-DC电源管理器，技术方案如下：

一种DC-DC电源管理器，包括运算放大器OA和模拟比较器CMP；运算放大器OA的同相输入端接基准电压Vref，反相输入端通过分压电阻R3接地，输出端连接到模拟比较器CMP的反相输入端，还通过限流电阻R_lim连接到电路的输出端Vout，同时依次经限流电阻R_lim、分压电阻R4和分压电阻R3接地；模拟比较器CMP的同相输入端通过分压电阻R1连接到电路的输入端Vin，同时通过分压电阻R2连接到电路的输出端Vout，其输出端同时连接到Mp管和Mn管的栅极；Mp管的源极接输入端Vin，漏极接输出端Vout，且其漏极与源极间还并联有二极管D1；Mn管的源极接地，漏极接输出端Vout，且其源极和漏极间还并联有二极管D2；输出端Vout还通过负载R_L接地。

进一步的，所述运算放大器OA包括第一级的差分放大器、第二级的简单共源放大级和第三级的B类推挽输出缓冲级；PMOS管M19和M20构成第一级的差分输入对，其栅极分别为负向输入端和正向输入端，其源极同时连接到电流源M23的漏极，M23的栅极连接偏置电压Vb2，源极连接VDD；M19的漏极同时连接到NMOS管M21和M22的栅极，以及M21漏极；M20的漏极同时连接到NMOS管M22的漏极和M24的栅极，并通过电容Cc同时连接到NMOS管M24和第二级有源负载M25的漏极，以及构成B类推挽输出缓冲级的NMOS管M27和PMOS管M26的栅极；M25的栅极接偏置电压Vb2，源极接VDD；M21、M22和M24的源极，以及M26的漏极均接地，M27的漏极连接到VDD；M27与M26的源极作为第三级的输出端。

更进一步的，所述模拟比较器CMP包括第一级和第三级的差分放大器、第二级的延时电路和第四级的B类推挽电路；NMOS管M1和M2构成第一级的差分输入对，其栅极分别为负向输入端和正向输入端，其源极同时连接到NMOS管M3的漏极，M3的栅极接偏置电压Vb1，源极接地；M1的漏极同时连接到PMOS管M4的栅极和漏极，M2的漏极同时连接到PMOS管M5的栅极和漏极，M4和M5的源极均连接到VDD，其栅极还作为第一级的输出端；第二级的PMOS管M10的栅极连接到M4的栅极，PMOS管M11的栅极连接到M5的栅极，M10和M11的源极均连接到VDD，M10的漏极同时连接到NMOS管M6和M7的漏极，以及M6和M8的栅极，M11的漏极同时连接到NMOS管M9和M8的漏极，以及M9和M7的栅极，M6、M7、M8和M9的源极均接地，M10和M11的漏极还作为第二级的输出端；第三级由一对NMOS管M12和M13作为输入对，M12的栅极连接到M10的漏极，M13的栅极连接到M11的漏极，其源极均连接到NMOS管M14的漏极，M14的栅极连接偏置电压Vb1，源极接地；M12的漏极同时连接到PMOS管M15的栅极和漏极，以及PMOS管M16的栅极，PMOS管M13的漏极M16的漏极，M15和M16的源极均接VDD，且M16的漏极作为三级的输出端，同时连接到第四级的PMOS管M17和NMOS管M18的栅极，M17的漏极接地，M18的漏极接VDD，M17和M18的源极作为第四级的输出端。

本实用新型的有益效果是：

1）本实用新型采用基于线性拓扑结构设计，对于较大的输出电流不需要输出电容就能有效的消除纹波；

2）本实用新型采用DC-DC开关转换的结构设计，在不需要牺牲成本的前提下能最大化的提高效率；

3）本实用新型采用比较简单的结构设计，便于不需要太复杂的工艺实现，有效的减少电路的成本；

4）本实用新型采用两种典型结构的综合设计，综合了两种典型结构的优点。

附图说明

图1为本实用新型DC-DC电源管理器电路的整体原理图。

图2为本实用新型DC-DC电源管理器的运算放大器电路的原理图。

图3为本实用新型DC-DC电源管理器的模拟比较器电路的原理图。

具体实施方式

下面结合附图和具体实施例来对本实用新型做出进一步详细的说明。如图1所示，一种DC-DC电源管理器，包括运算放大器OA、模拟比较器CMP、开关、分压电阻、限流电阻、消除电磁干扰的电感。

运算放大器OA的同相输入端接基准电压Vref，反相输入端通过分压电阻R3接地，输出端连接到模拟比较器CMP的反相输入端，还通过限流电阻R_lim连接到电路的输出端Vout，同时依次经限流电阻R_lim、分压电阻R4和分压电阻R3接地；模拟比较器CMP的同相输入端通过分压电阻R1连接到电路的输入端Vin，同时通过分压电阻R2连接到电路的输出端Vout，其输出端同时连接到Mp管和Mn管的栅极；Mp管的源极接输入端Vin，漏极接输出端Vout，且其漏极与源极间还并联有二极管D1；Mn管的源极接地，漏极接输出端Vout，且其源极和漏极间还并联有二极管D2；输出端Vout还通过负载R_L接地。

为消除电路中出现的纹波，本实例实用运算放大器OA，如图2所示，运算放大器OA包括第一级的差分放大器、第二级的简单共源放大级和第三级的B类推挽输出缓冲级。PMOS管M19和M20构成第一级的差分输入对，其栅极分别为负向输入端和正向输入端，其源极同时连接到电流源M23的漏极，M23的栅极连接偏置电压Vb2，源极连接VDD；M19的漏极同时连接到NMOS管M21和M22的栅极，以及M21漏极；M20的漏极同时连接到NMOS管M22的漏极和M24的栅极，并通过电容Cc同时连接到NMOS管M24和第二级有源负载M25的漏极，以及构成B类推挽输出缓冲级的NMOS管M27和PMOS管M26的栅极，电容Cc是密勒电容进行电路的补偿。M25的栅极接偏置电压Vb2，源极接VDD；M21、M22和M24的源极，以及M26的漏极均接地，M27的漏极连接到VDD；M27与M26的源极作为第三级的输出端。

为提高电路的整体效率，本实例采用了模拟比较器CMP如图3所示，模拟比较器CMP包括第一级和第三级的差分放大器、第二级的延时电路和第四级的B类推挽电路；NMOS管M1和M2构成第一级的差分输入对，其栅极分别为负向输入端和正向输入端，其源极同时连接到NMOS管M3的漏极，M3的栅极接偏置电压Vb1，源极接地；M1的漏极同时连接到PMOS管M4的栅极和漏极，M2的漏极同时连接到PMOS管M5的栅极和漏极，M4和M5的源极均连接到VDD，其栅极还作为第一级的输出端；第二级的PMOS管M10的栅极连接到M4的栅极，PMOS管M11的栅极连接到M5的栅极，M10和M11的源极均连接到VDD，M10的漏极同时连接到NMOS管M6和M7的漏极，以及M6和M8的栅极，M11的漏极同时连接到NMOS管M9和M8的漏极，以及M9和M7的栅极，M6、M7、M8和M9的源极均接地，M10和M11的漏极还作为第二级的输出端；第三级由一对NMOS管M12和M13作为输入对，M12的栅极连接到M10的漏极，M13的栅极连接到M11的漏极，其源极均连接到NMOS管M14的漏极，M14的栅极连接偏置电压Vb1，源极接地；M12的漏极同时连接到PMOS管M15的栅极和漏极，以及PMOS管M16的栅极，PMOS管M13的漏极M16的漏极，M15和M16的源极均接VDD，且M16的漏极作为三级的输出端，同时连接到第四级的PMOS管M17和NMOS管M18的栅极，M17的漏极接地，M18的漏极接VDD，M17和M18的源极作为第四级的输出端。

Claims

1.一种DC-DC电源管理器，其特征在于，包括运算放大器OA和模拟比较器CMP；运算放大器OA的同相输入端接基准电压Vref，反相输入端通过分压电阻R3接地，输出端连接到模拟比较器CMP的反相输入端，还通过限流电阻R_lim连接到电路的输出端Vout，同时依次经限流电阻R_lim、分压电阻R4和分压电阻R3接地；模拟比较器CMP的同相输入端通过分压电阻R1连接到电路的输入端Vin，同时通过分压电阻R2连接到电路的输出端Vout，其输出端同时连接到Mp管和Mn管的栅极；Mp管的源极接输入端Vin，漏极接输出端Vout，且其漏极与源极间还并联有二极管D1；Mn管的源极接地，漏极接输出端Vout，且其源极和漏极间还并联有二极管D2；输出端Vout还通过负载R_L接地。

2.根据权利要求1所述的DC-DC电源管理器，其特征在于，所述运算放大器OA包括第一级的差分放大器、第二级的简单共源放大级和第三级的B类推挽输出缓冲级；PMOS管M19和M20构成第一级的差分输入对，其栅极分别为负向输入端和正向输入端，其源极同时连接到电流源M23的漏极，M23的栅极连接偏置电压Vb2，源极连接VDD；M19的漏极同时连接到NMOS管M21和M22的栅极，以及M21漏极；M20的漏极同时连接到NMOS管M22的漏极和M24的栅极，并通过电容Cc同时连接到NMOS管M24和第二级有源负载M25的漏极，以及构成B类推挽输出缓冲级的NMOS管M27和PMOS管M26的栅极；M25的栅极接偏置电压Vb2，源极接VDD；M21、M22和M24的源极，以及M26的漏极均接地，M27的漏极连接到VDD；M27与M26的源极作为第三级的输出端。

3.根据权利要求1所述的DC-DC电源管理器，其特征在于，所述模拟比较器CMP包括第一级和第三级的差分放大器、第二级的延时电路和第四级的B类推挽电路；NMOS管M1和M2构成第一级的差分输入对，其栅极分别为负向输入端和正向输入端，其源极同时连接到NMOS管M3的漏极，M3的栅极接偏置电压Vb1，源极接地；M1的漏极同时连接到PMOS管M4的栅极和漏极，M2的漏极同时连接到PMOS管M5的栅极和漏极，M4和M5的源极均连接到VDD，其栅极还作为第一级的输出端；第二级的PMOS管M10的栅极连接到M4的栅极，PMOS管M11的栅极连接到M5的栅极，M10和M11的源极均连接到VDD，M10的漏极同时连接到NMOS管M6和M7的漏极，以及M6和M8的栅极，M11的漏极同时连接到NMOS管M9和M8的漏极，以及M9和M7的栅极，M6、M7、M8和M9的源极均接地，M10和M11的漏极还作为第二级的输出端；第三级由一对NMOS管M12和M13作为输入对，M12的栅极连接到M10的漏极，M13的栅极连接到M11的漏极，其源极均连接到NMOS管M14的漏极，M14的栅极连接偏置电压Vb1，源极接地；M12的漏极同时连接到PMOS管M15的栅极和漏极，以及PMOS管M16的栅极，PMOS管M13的漏极M16的漏极，M15和M16的源极均接VDD，且M16的漏极作为三级的输出端，同时连接到第四级的PMOS管M17和NMOS管M18的栅极，M17的漏极接地，M18的漏极接VDD，M17和M18的源极作为第四级的输出端。