CN217360118U - 一种低功耗按键检测电路及芯片 - Google Patents

一种低功耗按键检测电路及芯片 Download PDF

Info

Publication number
CN217360118U
CN217360118U CN202220785855.XU CN202220785855U CN217360118U CN 217360118 U CN217360118 U CN 217360118U CN 202220785855 U CN202220785855 U CN 202220785855U CN 217360118 U CN217360118 U CN 217360118U
Authority
CN
China
Prior art keywords
output end
key detection
circuit
input
pull
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202220785855.XU
Other languages
English (en)
Inventor
王春华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Qinheng Microelectronics Co ltd
Original Assignee
Nanjing Qinheng Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Qinheng Microelectronics Co ltd filed Critical Nanjing Qinheng Microelectronics Co ltd
Priority to CN202220785855.XU priority Critical patent/CN217360118U/zh
Application granted granted Critical
Publication of CN217360118U publication Critical patent/CN217360118U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00Reducing energy consumption in communication networks
    • Y02D30/70Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Electronic Switches (AREA)

Abstract

本实用新型公开了一种低功耗按键检测电路及芯片,包括检测引脚、带弱上下拉自锁的输入缓冲器、按键检测模拟电路及睡眠控制电路;带弱上下拉自锁的输入缓冲器的输入端、按键检测模拟电路的输入端均连接检测引脚;带弱上下拉自锁的输入缓冲器的输出端、按键检测模拟电路的输出端分别连接睡眠控制电路的第一输入端和第二输入端;控制按键检测模拟电路的第一使能信号由睡眠控制电路产生。本实用新型既可以实现按键检测响应快,又可以降低芯片功耗,且检测灵敏度高。

Description

一种低功耗按键检测电路及芯片
技术领域
本实用新型属于集成电路设计领域,尤其涉及一种低功耗的按键检测电路及芯片。
背景技术
按键检测尤其是触摸按键检测在电子产品中应用较多,但传统的按键检测方法均含有模拟电路,无论是带充放电模块的ADC方案,还是RC模拟振荡器方案,工作时都会消耗较大的电流,通常在数百uA。由于电子产品大部分时间会处于待机状态,为了节约静态功耗,一般会启用睡眠模式。常用的睡眠方案是自带低频时钟,如图1,每隔数十毫秒定时唤醒芯片工作一会,未检测到按键则继续睡眠,通过问隙式工作从而降低了平均电流。定时时间不能太长,否则按键响应慢,所以平均电流仍然较大,并且一直在工作的低频时钟振荡器等模拟电路也需要额外消耗工作电流。
发明内容
发明目的:为了解决现有技术中按键检测无法同时保证响应快且功耗低的问题,本实用新型提供一种低功耗按键检测电路,可以降低功耗,且能够保证及时响应按键动作。
本实用新型的另一目的是提供一种低功耗按键检测的芯片。
技术方案:本实用新型提供一种低功耗按键检测电路,包括检测引脚、带弱上下拉自锁的输入缓冲器、按键检测模拟电路及睡眠控制电路;带弱上下拉自锁的输入缓冲器的输入端、按键检测模拟电路的输入端均连接检测引脚;带弱上下拉自锁的输入缓冲器的输出端、按键检测模拟电路的输出端分别连接睡眠控制电路的第一输入端和第二输入端;控制按键检测模拟电路的第一使能信号由睡眠控制电路产生。
进一步地,所述睡眠控制电路包括边沿检测器、触发器及延时单元,所述边沿检测器的输入端连接带弱上下拉自锁的输入缓冲器的输出端,边沿检测器的输出端连接触发器的设置端,延时单元的输入端连接按键检测模拟模块的输出端,延时单元的输出端连接触发器的复位端,触发器的输出端为睡眠控制电路的输出端。
进一步地,所述边沿检测器采用第一计数器,所述第一计数器的时钟输入端连接带弱上下拉自锁的输入缓冲器的输出端,第一计数器的清零输入端连接触发器的输出端,第一计数器的输出端连接触发器的设置端;所述延时单元包括时钟振荡器及第二计数器,所述时钟振荡器的输出端连接第二计数器的时钟输入端,时钟振荡器的使能端连接触发器输出端;所述边沿检测器的输出端及按键检测模拟电路的输出端经逻辑或门后连接第二计数器的清零输入端,第二计数器的输出端连接触发器的复位端。
进一步地,所述睡眠控制电路包括边沿检测器及MCU内核,所述边沿检测器采用第一计数器,所述第一计数器的输出端连接MCU内核的唤醒端口,MCU内核中的控制输出端连接第一计数器的清零输入端及按键检测模拟电路。
进一步地,带弱上下拉自锁的输入缓冲器包括缓冲器及自锁电路,控制自锁电路的第二使能信号由睡眠控制电路产生;所述第一使能信号为睡眠控制电路的输出端直接输出,所述第二使能信号为睡眠控制电路的输出端经反相器输出。
进一步地,所述缓冲器包括至少两级反相器或两级反相器的等效电路,两级反相器包括与检测引脚连接的第一级反相器,所述第一级反相器的MOS管长至少为宽的50倍。
进一步地,所述自锁电路包括限流器件及开关组件,所述限流器件与开关组件串联,所述限流器件为阻值不小于1000kΩ的电阻或多个串联的MOS管,多个MOS管串联的累加长尺寸不小于宽的50倍。
进一步地,所述开关组件为以下其中一种:
开关组件为模拟开关,所述限流器件和模拟开关串联后连接在检测引脚与缓冲器输出端之间,所述模拟开关由第二使能信号控制;
开关组件包括第一PMOS管、第二PMOS管、第一NMOS管及第二NMOS管,一限流器件与第一PMOS管、第二PMOS管串联后连接在检测引脚与电源之间;一限流器件与第一NMOS管及第二NMOS管串联后连接在检测引脚与GND之间;缓冲器的输出信号经反相器后连接第一PMOS管及第一NMOS管的控制端;第二PMOS管及第二NMOS管的控制端分别输入第一使能信号及第二使能信号;
开关组件包括第一PMOS管、第一NMOS管、逻辑与非门、逻辑或非门,限流器件与第一PMOS管串联后连接在检测引脚与电源之间,限流器件与第一NMOS管串联后连接在检测引脚与GND之间;逻辑与非门输入端分别连接缓冲器输出端及第二使能信号,输出端连接第一PMOS管的控制端;逻辑或非门输入端分别连接缓冲器输出端及第一使能信号,输出端连接第一NMOS管的控制端;
开关组件包括第一PMOS管、第一NMOS管,第一PMOS管与限流器件串联后连接在检测引脚及缓冲器输出端,第一NMOS管与限流器件串联后连接在检测引脚与缓冲器输出端,第一PMOS管的控制端及第一NMOS管的控制端分别输入第一使能信号及第二使能信号。
进一步地,所述检测引脚、带弱上下拉自锁的输入缓冲器均有多个,还包括第一多信号变化感知单元及多通道按键检测支路;
各带弱上下拉自锁的输入缓冲器的输入端分别连接不同的检测引脚,输出端通过第一多信号变化感知单元连接睡眠控制电路的第一输入端;
多通道按键检测支路包括通道选择器及一个按键检测模拟电路,各检测引脚通过通道选择器连接按键检测模拟电路的输入端,按键检测模拟电路的输出端连接睡眠控制电路的第二输入端;
或者多通道按键检测支路包括多个按键检测模拟电路及第二多信号变化感知单元,各检测引脚分别连接不同的按键检测模拟电路的输入端,各按键检测模拟电路的输出端通过第二多信号变化感知单元连接睡眠控制电路的第二输入端。
一种低功耗按键检测芯片,包含上述的低功耗按键检测电路。
本实用新型提供一种低功耗按键检测电路及芯片,相比较现有技术,存在以下有益效果:在传统按键检测模拟模块的基础上增加睡眠控制电路和带弱上下拉自锁的输入缓冲器,能够在空闲和待机时彻底关闭所有模拟电路,实现零静态功耗;用上下拉自锁结构避免与引脚泄漏电流的冲突,从而可以降低上下拉电流,提高灵敏度,通过输入缓冲器对按键进行实时的初步检测,再由传统按键检测模拟模块进行精密检测,无需定时唤醒及在睡眠期间仍需运行的时钟振荡器电路,节省功耗且响应及时,降低使用成本,且不影响检测效果,具有有益效果。
附图说明
图1为现有的定时唤醒的按键检测电路的示意图;
图2为实施例一的低功耗按键检测电路的示意图;
图3为实施例一的低功耗按键检测电路的结构图;
图4为实施例一中睡眠控制电路的结构图;
图5为实施例二中睡眠控制电路的结构图;
图6为实施例二中另一种边沿检测器的结构图;
图7为实施例三中带弱上下拉自锁的输入缓冲器的结构图;
图8为实施例四中带弱上下拉自锁的输入缓冲器的结构图;
图9为实施例五中带弱上下拉自锁的输入缓冲器的结构图;
图10为实施例六多通道的低功耗按键检测电路的结构图。
具体实施方式
下面结合附图和具体实施例对本实用新型做进一步说明。
实施例一:
一种低功耗按键检测电路,如图2,包括检测引脚PIN、带弱上下拉自锁的输入缓冲器、按键检测模拟电路及睡眠控制电路;带弱上下拉自锁的输入缓冲器的输入端、按键检测模拟电路的输入端均连接检测引脚;带弱上下拉自锁的输入缓冲器的输出端、按键检测模拟电路的输出端分别连接睡眠控制电路的第一输入端W和第二输入端S,第一输入端W为唤醒端,第二输入端S为睡眠清除端;带弱上下拉自锁的输入缓冲器包括缓冲器及自锁电路,自锁电路包括限流器件及开关组件,限流器件与开关组件串联;控制按键检测模拟电路的第一使能信号和控制自锁电路的第二使能信号由睡眠控制电路产生,其中,第一使能信号PWR_ON为睡眠控制电路的输出端Q直接输出,所述第二使能信号为睡眠控制电路的输出端Q经反相器输出。
自锁电路属于数字电路,独立工作时没有静态电流。理论上,自锁电路并非必须使用第二使能信号控制也可自锁,但若无第二使能信号,在按键检测模拟电路工作期间,自锁电路难以适用于此时引脚的模拟态,可能会产生微量的额外工作电流甚至会对按键检测造成干扰,故使用第二使能信号控制自锁电路是优选。如图4所示,所述睡眠控制电路包括边沿检测器、触发器及延时单元,所述边沿检测器的输入端连接带弱上下拉自锁的输入缓冲器的输出端XA,边沿检测器的输出端连接触发器的设置端SET,延时单元的输入端连接按键检测模拟模块的输出端KA,延时单元的输出端连接触发器的复位端CLR,触发器的输出端为睡眠控制电路的输出端Q,输出第一使能信号PWR_ON。触发器是一种带有触发端的存储电路,可以由若干个逻辑触发器门电路及逻辑门或者等效电路实现,本实用新型要求触发器的设置端的优先级高于其复位端。
如图4所示,所述边沿检测器采用第一计数器,所述第一计数器的时钟输入端连接带弱上下拉自锁的输入缓冲器的输出端XA,第一计数器的清零输入端连接触发器的输出端Q,第一计数器的输出端连接触发器的设置端SET。所述延时单元包括时钟振荡器及第二计数器,所述时钟振荡器的输出端CO连接第二计数器的时钟输入端,时钟振荡器的使能端EN连接触发器输出端Q;所述边沿检测器的输出端及按键检测模拟电路的输出端KA经逻辑或门后连接第二计数器的清零输入端,第二计数器的输出端连接触发器的复位端CLR。
时钟振荡器可以是芯片内部已有的基本模块,为各模块包括按键检测模拟模块所共用。延时单元也可以用模拟电路实现,但本实施例计数器的数字方案更加节省功耗和芯片面积。正常工作时第一计数器被清零,睡眠后对边沿进行计数。第一计数器的输出端是经过选择或者逻辑比较的,从而确保在出现多少个边沿时才触发触发器,避免频繁地被极个别的干扰脉冲或者引脚自身泄漏电流偶尔变化导致的电平翻转唤醒。当手指按下时,耦合来的各种杂乱信号会产生很多边沿。设计时,以不漏掉检测为目标,可以允许误判。数字逻辑和门电路的等效结构很多,所以睡眠控制电路可以有多种具体实现电路,对具体实现方式不做限定。
上述第一计数器或第二计数器的输出端,优选是直接选用多位计数器中的一个Q端,例如以Q[3]作为输出端,其为1表示计满8次,以一位计数器的Q作为作为输出端表示只需计满1次;也可以是将计数器的多位Q端经过数字比较器产生输出,例如当Q[2:0]=101时产生有效输出,表示计满5次;当然还有其它多种等效电路。总之,第一计数器是用于计满预定次数的边沿再输出有效信号,第二计数器是用于计满预定次数的时钟以实现数字延时。
如图3所示,所述带弱上下拉自锁的输入缓冲器中的缓冲器包括至少两级反相器或两级反相器的等效电路,两级反相器包括与检测引脚连接的第一级反相器和连接在第一级反相器后的第二级反相器,所述第一级反相器的MOS管长L远大于宽W,以减小引脚处于中间态电平从而PMOS和NMOS双导通时的直通电流,尤其是第一级反相器,L至少是W的50倍,可以是多个MOS串联实现L累计。
本实施例的自锁电路中的开关组件采用模拟开关S1,所述限流器件和模拟开关S1串联后连接在检测引脚与缓冲器输出端之间,所述模拟开关控制端连接睡眠控制电路的输出端Q经反相器反相后的第二使能信号,当睡眠时,按键检测模拟电路不工作,模拟开关S1导通。
本实施例的限流器件为阻值不小于1000kΩ的电阻R1,比如阻值为20兆Ω,也可以是若干个L远大于W的MOS的串联,通过串联累计L进一步减小导通电流,多个MOS管串联的L累加值不小于W的50倍,减小W/L的比值,模拟出较大阻值的限流器件,使导通电流远小于1uA,上下拉电流较小,灵敏度较高。
所述按键检测模拟电路为电容型触摸按键检测模块。
一种低功耗按键检测芯片,包含本实施例所述的低功耗按键检测电路。
低功耗按键检测电路正常工作时与现有传统方案类似,但在睡眠时可以彻底关闭所有模拟电路,仅输入缓冲器处于监控状态,该输入缓冲器带有弱上下拉自锁。以电容型触摸按键为例,人体手指与芯片的IO引脚之间由非导体隔离,存在小电容,当手指按下时,人体作为导体和天线,将把工频信号等各种杂乱信号耦合给引脚,但这种杂乱信号非常离散,其频率和信号强度很不确定,如果直接用于按键判断则很容易误判。为了能够明显区分空闲态和按键态,需要给IO引脚默认的上拉或者下拉,且上拉或者下拉非常弱,提高了输入阻抗,从而提高了检测灵敏度。
另一方面,IO引脚通常包含ESD器件和输出管,存在pA甚至nA级别的泄漏电流,尤其高温下非常明显,泄漏电流的方向受制造的离散性和应用中的引脚外围电路影响,有可能是将引脚拉向高电平的来自VDD的泄漏电流占主体,也有可能是将引脚接向低电平的对GND的泄漏电流占主体。本实用新型创新地采用弱上下拉自锁电路结构,属于正反馈,如果IO引脚自身对GND泄漏强于当前的上拉,那么将自动切换为下拉模式并自锁,如果IO引脚自身对VDD泄漏强于当前的下拉,那么将自动切换为上拉模式并自锁,且支持自动动态调整,从而避免了泄漏电流与上下拉电流的竞争,减少了中间态电平,有利于区分空闲态和按键态,提升灵敏度。
这种带有上下拉自锁的输入缓冲器在空闲时基本没有静态电流,故可以长时间待机用于检测按键。但其输入阻抗较高、灵敏度过高,存在误判的可能,故其主要用于配合睡眠控制电路触发唤醒,再由功耗较大的标准的按键检测模拟模块实现精密检测和判断,如是误判则继续睡眠,偶尔的误判只是少量增加平均电流,但远比传统的定时唤醒方案省电,包括定时唤醒产生的平均电流,和定时器所依赖的时钟振荡器所消耗的电流。
实施例二:
实施例二与实施例一相比,区别在于睡眠控制电路包括边沿检测器及MCU内核,如图5,边沿检测器采用第一计数器实现,第一计数器的输出端连接MCU内核唤醒端口,按键检测模拟电路的输出端连接MCU的输入端。相比实施例一的睡眠控制电路,实施例二去除独立的触发器,复用MCU本身的睡眠/唤醒控制器;去除独立的延时单元,由MCU中的定时模块或延时模块等效实现;由于按键检测模拟电路的输出端KA信号本来也会送给MCU内核用于感知按键,现在兼用于清零上述定时或延时模块。工作时,第一计数器的输出触发MCU唤醒,唤醒后MCU控制按键检测模拟电路进行检测,并供第一计数器清零。
边沿检测器除了使用第一计数器,还可以不使用计数器,如图6所示,用偶数级反相器或者模拟延时单元进行延时,再由异或门产生边沿对应的脉冲。相比之下该电路更加精简,但缺点是1次边沿就会产生有效输出,使得个别干扰脉冲也可能会唤醒整体模拟电路。
实施例三:
实施例三与实施例一和实施例二相比,区别在于,实施例三的开关组件包括第一PMOS管P1、第二PMOS管P2、第一NMOS管N1、第二NMOS管N2,其限流器件有两个。如图7所示,一限流器件与第一PMOS管P1、第二PMOS管P2串联后连接在检测引脚与电源VDD之间;一限流器件与第一NMOS管N1及第二NMOS管N2串联后连接在检测引脚与GND之间;缓冲器的输出信号经反相器后连接第一PMOS管P1及第一NMOS管N1的控制端;第二PMOS管P2及第二NMOS管N2的控制端分别输入第一使能信号及第二使能信号。上述反相器只是说明原理,其输出等效于缓冲器的第一级或奇数级反相器的输出,可以被复用代替。本实施例的限流器件为两个MOS管串联,如图7所示,与PMOS管串联的限流器件为两个PMOS管串联,与NMOS管串联的限流器件为两个NMOS管串联,可根据需要设置串联的MOS管的个数,累计L以获得较小的电流,相当于较高的限流电阻。
实施例四:
实施例四与实施例一和实施例二相比,区别在于,实施例四的开关组件包括第一PMOS管、第一NMOS管、逻辑与非门、逻辑或非门。如图8所示,限流器件与第一PMOS管串联后连接在检测引脚与电源VDD之间,限流器件与第一NMOS管串联后连接在检测引脚与GND之间;逻辑与非门输入端分别连接缓冲器输出端XA及第二使能信号,输出端连接第一PMOS管的控制端,当睡眠状态并且缓冲器输出1时逻辑与非门控制第一PMOS管开启;逻辑或非门输入端分别连接缓冲器输出端XA及第一使能信号,输出端连接第一NMOS管的控制端,当睡眠状态并且缓冲器输出0时逻辑或非门控制第一NMOS管开启。本实施例的限流器件为阻值不小于1000kΩ的电阻R1,也可以是多个L远大于W的MOS管串联,多个MOS管串联的累加L不小于W的50倍。
实施例五:
实施例五与实施例一和实施例二相比,区别在于,实施例五的开关组件包括第一PMOS管P1、第一NMOS管N1,如图9所示,第一PMOS管P1与限流器件串联后连接在检测引脚及缓冲器输出端,第一NMOS管N1与限流器件串联后连接在检测引脚与缓冲器输出端,第一PMOS管P1的控制端及第一NMOS管N1的控制端分别输入第一使能信号及第二使能信号。本实施例中的限流器件为多个串联的MOS管,多个MOS管串联的累加L不小于W的50倍,也可以使用阻值不小于1000kΩ的电阻限流。
实施例六:
实施例六与实施例一至实施例五相比,区别在于,实施例六提供了一种多通道的低功耗按键检测电路,如图10为四个通道的低功耗按键检测电路。其中,检测引脚、带弱上下拉自锁的输入缓冲器均有四个,还包括通道选择器及第一多信号变化感知单元;各带弱上下拉自锁的输入缓冲器的输入端连接各检测引脚,输出端通过第一多信号变化感知单元连接睡眠控制电路的第一输入端W;各检测引脚通过通道选择器与按键检测模拟电路连接,按键检测模拟电路的输出端连接睡眠控制电路的第二输入端S。所述通道选择器包括四路模拟开关K1~K4及控制逻辑,通过控制逻辑控制某通道导通,来采集该通道对应的检测引脚上是否有按键动作。本实施例用于睡眠控制电路采用MCU的方案中,可以复用其ADC实现按键检测,通道选择可用MCU控制,也可使用硬件的调度器实现通道选择。
上述多信号变化感知单元可以有多种等效实现方案,甚至还可以嵌入边沿检测器。例如方案1,直接异或方案,由多输入的逻辑异或门实现,实现任一输入端变化将引起多信号变化感知单元输出端变化的功能,即任一引脚的边沿都会触发第一计数器边沿计数。例如方案2,引脚可选方案,各带弱上下拉自锁的输入缓冲器的输出端先分别与MCU对各引脚的检测使能信号逻辑与后,再一起逻辑异或产生多信号变化感知单元输出。例如方案3,先边沿检测方案,各带弱上下拉自锁的输入缓冲器的输出端先分别基于图6或等效原理检测出边沿,再逻辑或后产生多信号变化感知单元输出。例如方案4,独立第一计数器方案,区别在于,前3个方案是合用一个第一计数器。方案4则各带弱上下拉自锁的输入缓冲器的输出端分别连接一个独立的第一计数器实现边沿检测和计数,各第一计数器的输出经逻辑或后再代替合用方案中的第一计数器的输出,连接到触发器等模块。总之,多信号变化感知单元的实现可以有多种等效电路,对具体实现电路不做限定。若不采用MCU内核作为睡眠控制电路,用单独的睡眠控制电路,其优点是可以仅局部模块唤醒,无需唤醒MCU内核,但是MCU内核作为睡眠控制电路会更加灵活,且综合成本较低。
除此之外,还可以不使用通道选择器,那么就需要多个按键检测模拟电路及第二多信号变化感知单元,各带弱上下拉自锁的输入缓冲器、按键检测模拟电路的输入端连接不同的检测引脚,多个带弱上下拉自锁的输入缓冲器的输出端经过第一多信号变化感知单元连接睡眠控制电路的第一输入端W,多个按键检测模拟电路的输出端经过第二多信号变化感知单元连接睡眠控制电路的第二输入端S。

Claims (10)

1.一种低功耗按键检测电路,其特征在于,包括检测引脚、带弱上下拉自锁的输入缓冲器、按键检测模拟电路及睡眠控制电路;带弱上下拉自锁的输入缓冲器的输入端、按键检测模拟电路的输入端均连接检测引脚;带弱上下拉自锁的输入缓冲器的输出端、按键检测模拟电路的输出端分别连接睡眠控制电路的第一输入端和第二输入端;控制按键检测模拟电路的第一使能信号由睡眠控制电路产生。
2.根据权利要求1所述的低功耗按键检测电路,其特征在于,所述睡眠控制电路包括边沿检测器、触发器及延时单元,所述边沿检测器的输入端连接带弱上下拉自锁的输入缓冲器的输出端,边沿检测器的输出端连接触发器的设置端,延时单元的输入端连接按键检测模拟模块的输出端,延时单元的输出端连接触发器的复位端,触发器的输出端为睡眠控制电路的输出端。
3.根据权利要求2所述的低功耗按键检测电路,其特征在于,所述边沿检测器采用第一计数器,所述第一计数器的时钟输入端连接带弱上下拉自锁的输入缓冲器的输出端,第一计数器的清零输入端连接触发器的输出端,第一计数器的输出端连接触发器的设置端;所述延时单元包括时钟振荡器及第二计数器,所述时钟振荡器的输出端连接第二计数器的时钟输入端,时钟振荡器的使能端连接触发器输出端;所述边沿检测器的输出端及按键检测模拟电路的输出端经逻辑或门后连接第二计数器的清零输入端,第二计数器的输出端连接触发器的复位端。
4.根据权利要求1所述的低功耗按键检测电路,其特征在于,所述睡眠控制电路包括边沿检测器及MCU内核,所述边沿检测器采用第一计数器,所述第一计数器的输出端连接MCU内核的唤醒端口,MCU内核中的控制输出端连接第一计数器的清零输入端及按键检测模拟电路。
5.根据权利要求1至4任一所述的低功耗按键检测电路,其特征在于,带弱上下拉自锁的输入缓冲器包括缓冲器及自锁电路,控制自锁电路的第二使能信号由睡眠控制电路产生;所述第一使能信号为睡眠控制电路的输出端直接输出,所述第二使能信号为睡眠控制电路的输出端经反相器得到。
6.根据权利要求5所述的低功耗按键检测电路,其特征在于,所述缓冲器包括至少两级反相器或两级反相器的等效电路,两级反相器包括与检测引脚连接的第一级反相器,所述第一级反相器的MOS管长至少为宽的50倍。
7.根据权利要求5所述的低功耗按键检测电路,其特征在于,所述自锁电路包括限流器件及开关组件,所述限流器件与开关组件串联,所述限流器件为阻值不小于1000kΩ的电阻或多个串联的MOS管,多个MOS管串联的累加长尺寸不小于宽的50倍。
8.根据权利要求7所述的低功耗按键检测电路,其特征在于,所述开关组件为以下其中一种:
开关组件为模拟开关,所述限流器件和模拟开关串联后连接在检测引脚与缓冲器输出端之间,所述模拟开关由第二使能信号控制;
开关组件包括第一PMOS管、第二PMOS管、第一NMOS管及第二NMOS管,一限流器件与第一PMOS管、第二PMOS管串联后连接在检测引脚与电源之间;一限流器件与第一NMOS管及第二NMOS管串联后连接在检测引脚与GND之间;缓冲器的输出信号经反相器后连接第一PMOS管及第一NMOS管的控制端;第二PMOS管及第二NMOS管的控制端分别输入第一使能信号及第二使能信号;
开关组件包括第一PMOS管、第一NMOS管、逻辑与非门、逻辑或非门,限流器件与第一PMOS管串联后连接在检测引脚与电源之间,限流器件与第一NMOS管串联后连接在检测引脚与GND之间;逻辑与非门输入端分别连接缓冲器输出端及第二使能信号,输出端连接第一PMOS管的控制端;逻辑或非门输入端分别连接缓冲器输出端及第一使能信号,输出端连接第一NMOS管的控制端;
开关组件包括第一PMOS管、第一NMOS管,第一PMOS管与限流器件串联后连接在检测引脚及缓冲器输出端,第一NMOS管与限流器件串联后连接在检测引脚与缓冲器输出端,第一PMOS管的控制端及第一NMOS管的控制端分别输入第一使能信号及第二使能信号。
9.根据权利要求1至4任一所述的低功耗按键检测电路,其特征在于,所述检测引脚、带弱上下拉自锁的输入缓冲器均有多个,还包括第一多信号变化感知单元及多通道按键检测支路;
各带弱上下拉自锁的输入缓冲器的输入端分别连接不同的检测引脚,输出端通过第一多信号变化感知单元连接睡眠控制电路的第一输入端;
多通道按键检测支路包括通道选择器及一个按键检测模拟电路,各检测引脚通过通道选择器连接按键检测模拟电路的输入端,按键检测模拟电路的输出端连接睡眠控制电路的第二输入端;
或者多通道按键检测支路包括多个按键检测模拟电路及第二多信号变化感知单元,各检测引脚分别连接不同的按键检测模拟电路的输入端,各按键检测模拟电路的输出端通过第二多信号变化感知单元连接睡眠控制电路的第二输入端。
10.一种低功耗按键检测芯片,其特征在于,包含如权利要求1至9任一所述的低功耗按键检测电路。
CN202220785855.XU 2022-04-06 2022-04-06 一种低功耗按键检测电路及芯片 Active CN217360118U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202220785855.XU CN217360118U (zh) 2022-04-06 2022-04-06 一种低功耗按键检测电路及芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202220785855.XU CN217360118U (zh) 2022-04-06 2022-04-06 一种低功耗按键检测电路及芯片

Publications (1)

Publication Number Publication Date
CN217360118U true CN217360118U (zh) 2022-09-02

Family

ID=83055198

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202220785855.XU Active CN217360118U (zh) 2022-04-06 2022-04-06 一种低功耗按键检测电路及芯片

Country Status (1)

Country Link
CN (1) CN217360118U (zh)

Similar Documents

Publication Publication Date Title
CN106547415B (zh) 一种片内集成电容触摸传感装置及其实现方法
CN103645794B (zh) 一种通过边沿检测电路实现睡眠模式唤醒的芯片及方法
CN101394171B (zh) 一种静态零功耗上电复位电路
CN101090264B (zh) 用于降低mtcmos电路中模式转变期间的能量消耗的电荷再循环
CN102882497B (zh) 一种低功耗高可靠性上电复位电路
CN103631360B (zh) 一种支持睡眠模式的芯片及方法
CN103984274B (zh) 数字电源闸控的集成电路及方法
CN111061358B (zh) 一种无时钟芯片唤醒电路、唤醒方法、芯片
CN106970317A (zh) 一种基于保护带的老化故障检测传感器
CN109557861A (zh) 跨电压域的电源管理电路
US8738940B2 (en) Power controller for SoC power gating applications
CN217360118U (zh) 一种低功耗按键检测电路及芯片
CN201035573Y (zh) 一种闪存微控制器
CN105720948B (zh) 一种基于FinFET器件的时钟控制触发器
CN104037940A (zh) 数字电源闸控的集成电路及方法
US10620676B1 (en) Wake-up control circuit for power-gated integrated circuits
CN114578939A (zh) 一种单线唤醒和按键检测的电路
CN102684647B (zh) 采样脉冲型触发器
JPH0821846B2 (ja) ワイアード信号ドライブ回路
CN201937561U (zh) 低功耗延时可编程的上电复位电路
CN103986242A (zh) 数字电源闸控的集成电路及方法
CN204068924U (zh) 低脉冲输出电路及应用低脉冲输出电路的设备
CN209897021U (zh) 一种用于减少数字信号上升时间的电路结构
US5436579A (en) Input transition detection circuit for zero-power part
CN207304514U (zh) 低功耗触摸感应唤醒系统

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant