CN217034675U - 一种处理器兼容nic和phy的m.2网卡连接结构 - Google Patents

Abstract

本申请涉及处理器兼容NIC和PHY的M.2网卡连接结构，包括：配置于主板的中央处理器，其中，所述中央处理器内配置有PCIE控制模块和GMAC；所述中央处理器的PCIE控制模块通过PCIE总线、所述中央处理器的GMAC通过RGMII总线均连接M.2连接器，所述中央处理器和所述M.2连接器均连接时钟芯片；所述M.2连接器可插接第一M.2网卡或第二M.2网卡，其中，所述第一M.2网卡上配置NIC芯片，所述第一M.2网卡通过PCIE总线连接所述中央处理器，所述第二M.2网卡上配置PHY芯片，所述第二M.2网卡通过RGMII总线连接所述中央处理器；插接在所述M.2连接器上的第一M.2网卡或第二M.2网卡通过MDI总线连接网口。本申请能解决供货问题和需要重新对主板改版设计消耗大量资源和时间的问题。

Description

一种处理器兼容NIC和PHY的M.2网卡连接结构

技术领域

本申请涉及网卡连接结构领域，尤其涉及一种处理器兼容NIC和PHY的M.2网卡连接结构。

背景技术

主板上中央处理器与网卡之间的连接结构决定了中央处理器所能连接的网卡的类型。

现有技术中，如图1所示，一种中央处理器与网卡连接的方式是：中央处理器内部集成的GMAC支持中央处理器通过RGMII接口与PHY芯片连接，PHY芯片通过MDI接口连接网口连接器。如图2所示，另一种中央处理器与网卡连接的方式是：中央处理器通过内部的PCIE控制模块经PCIE接口与NIC芯片连接，NIC芯片通过MDI接口连接网口连接器。在芯片资源供给充足的情况下，无论何种方式均能实现网络数据传输。而目前整个半导体行业都处于供货极度紧张的状态，为了满足市场的供货需求，两种连接方式可以互相替换，如PHY芯片供货紧张，通过NIC芯片形成替代设计方案，而两种方案在主板上的连接结构不同，这就需要重新对主板进行设计打板和验证，真正具备量产条件还需要消耗不少的时间，给产品供货带来了很大的压力。

实用新型内容

为了解决上述技术问题或者至少部分地解决上述技术问题，本申请提供一种处理器兼容NIC和PHY的M.2网卡连接结构。

本申请提供一种处理器兼容NIC和PHY的M.2网卡连接结构，包括：配置于主板的中央处理器，其中，所述中央处理器内配置有PCIE控制模块和GMAC；

所述中央处理器的PCIE控制模块通过PCIE总线、所述中央处理器的GMAC通过RGMII总线均连接M.2连接器，所述中央处理器和所述M.2连接器均连接时钟芯片；

所述M.2连接器可插接第一M.2网卡或第二M.2网卡，其中，所述第一M.2网卡上配置NIC芯片，所述第一M.2网卡通过PCIE总线连接所述中央处理器，所述第二M.2网卡上配置NIC芯片，所述第二M.2网卡通过RGMII总线连接所述中央处理器；

所述M.2连接器通过MDI总线连接网口。

更进一步地，所述第一M.2网卡和所述第二M.2网卡上配置标识模块，所述标识模块配置标识引脚，所述第一M.2网卡的标识模块和所述第二M.2网卡的标识模块通过标识引脚输出不同标识信号。

更进一步地，所述第一M.2网卡和所述第二M.2网卡的标识模块包括设定数量的标识位，所述标识位中包括接地的下拉电阻，且接地的下拉电阻数量不同。

更进一步地，所述中央处理器配置判断M.2连接器上所插接卡的类型的识别模块，所述识别模块配置相应的识别引脚；所述识别引脚经连接于上拉电源的走线和M.2连接器连接所述标识引脚。

更进一步地，所述中央处理器直接或间接连接报警模块，所述中央处理器在识别模块检测全高电平时控制所述报警模块发出网卡缺失报警。

更进一步地，所述时钟芯片包括至少两个时钟输出端口，所述时钟芯片配置输出使能引脚，所述时钟芯片根据输出使能引脚接收的使能信号。

更进一步地，所述时钟芯片的使能引脚直接或间接连接所述中央处理器。

本申请实施例提供的上述技术方案与现有技术相比具有如下优点：

本申请在主板上配置既能够连接所述第一M.2网卡又能够连接所述第二M.2网卡的所述M.2连接器，其中，所述第一M.2网卡上配置NIC芯片，所述第二M.2网卡上配置PHY芯片，将所述中央处理器的PCIE控制模块和GMAC分别连接所述M.2连接器的对应引脚处，由所述时钟芯片为中央处理器和连接M.2连接器上的第一M.2网卡提供时钟信号，将所述M.2连接器通过MDI总线连接网口。

在所述M.2连接器上连接第一M.2网卡时，第一M.2网卡通过PCIE总线连接到中央处理器，在所述M.2连接器上连接第二M.2网卡时，第二M.2网卡通过RGMII总线连接中央处理器，从而实现了对NIC和PHY的M.2网卡的兼容。增加了装置的网卡选项，在一种网卡缺货时，直接选择另一种网卡即可，且无需对主板重新设计，降低生产成本。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本实用新型的实施例，并与说明书一起用于解释本实用新型的原理。

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中中央处理器与PHY网卡连接结构示意图；

图2为现有技术中中央处理器与NIC网卡连接结构示意图；

图3为本申请实施例提供的一种处理器兼容NIC和PHY的M.2网卡连接结构示意图；

图4为本申请实施例提供的一种能对时钟芯片进行直接管控的处理器兼容NIC和PHY的M.2网卡连接结构示意图；

图5为本申请实施例提供的一种能对时钟芯片进行间接管控的处理器兼容NIC和PHY的M.2网卡连接结构示意图。

图中标号及含义如下：1、中央处理器，2、M.2连接器，3、时钟芯片，4、第一M.2网卡，5、第二M.2网卡。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

参阅图3所示，本申请实施例提供一种处理器兼容NIC和PHY的M.2网卡连接结构，包括：配置于主板的中央处理器1，其中，所述中央处理器1内配置有PCIE控制模块和GMAC；具体实施过程中，一种可行的所述中央处理器型号为FT-2000/4或D2000。

所述中央处理器1的PCIE控制模块通过PCIE总线、所述中央处理器的GMAC通过RGMII总线均连接M.2连接器2，所述中央处理器1和所述M.2连接器2均连接时钟芯片3；所述时钟芯片3包括至少两个时钟输出端口，所述时钟芯片3配置输出使能引脚，所述时钟芯片3根据输出使能引脚接收的使能信号。所述时钟芯片3的使能引脚直接或间接连接所述中央处理器1。

具体实施过程中，参阅图4所示，所述中央处理器1通过GPIO直接连接所述时钟芯片3的使能引脚，由所述中央处理器1发送使能信号选择所述时钟芯片3输出时钟信号的时钟输出端口。

具体实施过程中，参阅图5所示，所述中央处理器1电性连接控制模块，所述控制模块电性连接诶所述时钟芯片3的使能引脚。

具体实施过程中，一种可行的所述时钟芯片的型号为SI52147。

所述M.2连接器可插接第一M.2网卡4或第二M.2网卡5，其中，所述第一M.2网卡4上配置NIC芯片，具体的，一种可行的NIC芯片的型号为RTL8111H，所述第一M.2网卡4插接在所述M.2连接器2时，通过PCIE总线连接所述中央处理器1，所述时钟芯片3为所述中央处理器1和连接于所述M.2连接器的第一M.2网卡提供100Mhz的时钟信号。

所述第二M.2网卡5上配置PHY芯片，具体的，一种可行的PHY芯片的型号为RTL8211FD，所述第二M.2网卡5插接在所述M.2连接器2时，通过RGMII总线连接所述中央处理器1。

所述第一M.2网卡4和所述第二M.2网卡5上配置标识模块，所述标识模块配置标识引脚，所述第一M.2网卡4的标识模块和所述第二M.2网卡5的标识模块通过标识引脚输出不同标识信号。

具体实施过程中，所述第一M.2网卡4和所述第二M.2网卡5的标识模块包括设定数量的标识位，所述标识位中包括接地的下拉电阻，且接地的下拉电阻数量不同。具体的，根据可选的M.2网卡种类配置设定数量m的标识位，m>n，其中2^n-1大于M.2网卡的种类。如本申请实施例中M.2网卡包括第一M.2网卡和第二M.2网卡，则m最小取值为2。

更进一步地，所述第一M.2网卡4和所述第二M.2网卡5的标识模块包括接地的下拉电阻，且接地的下拉电阻数量不同。在本申请实施例中第一M.2网卡上的两个标识位中，一个是接地的下拉电阻，另一个时接上拉电源的上拉电阻；第二M.2网卡上的两个标识位中，两个都是接地的下拉电阻。其中一种可行的上拉电源的电压值1.8V，一种可行的上拉电阻阻值10k，一种可行的下拉电阻阻值1k。

所述中央处理器1配置判断M.2连接器上所插接卡的类型的识别模块，所述识别模块配置相应的识别引脚；所述识别引脚经连接于上拉电源的走线和M.2连接器连接所述标识引脚。由于所述识别引脚通过连接于上拉电源的走线连接M.2连接器，因此在所述M.2连接器上不插第一M.2网卡和第二M.2网卡时，所述识别模块从全部的识别引脚接收高电平信号。基于此，所述中央处理器1直接或间接连接报警模块，所述中央处理器1在识别模块检测全高电平时控制所述报警模块发出网卡缺失报警。所述中央处理器1通过GPIO直接连接所述报警模块，在所述识别模块接收全高电平信号时直接控制所述报警模块发出网卡缺失报警。所述中央处理器1通过GPIO连接控制模块，而控制模块电性连接所述报警模块，所述识别模块接收全高电平信号时，所述中央处理器1经所述控制模块来控制所述报警模块发出网卡缺失报警。

所述识别模块的识别引脚接收到一个高电平一个低电平信号时，判断所述M.2连接器上插接第一M.2网卡。对于中央处理器直接连接所述时钟芯片的设计，所述中央处理器1向所述时钟芯片3发送第一使能信号，使得所述时钟芯片3为所述中央处理器1和所述M.2连接器上的第一M.2网卡提供100Mhz时钟信号。对于中央处理器连接控制模块，控制模块再连接时钟芯片使能引脚的设计，所述中央处理器1向所述控制模块发送表征连接第一M.2网卡的信号，所述控制模块在接收到表征连接第一M.2网卡的信号后向所述时钟芯片发送第一使能信号。所述识别模块的识别引脚接收到两个低电平信号时，判断所述M.2连接器上插接第二M.2网卡，对于中央处理器直接连接所述时钟芯片使能引脚的设计，所述中央处理器1向所述时钟芯片3发送第二使能信号，使所述使能信号不在为所述M.2连接器提供时钟信号。对于中央处理器连接控制模块，控制模块再连接时钟芯片使能引脚的设计，所述中央处理器1向所述控制模块发送表征连接第二M.2网卡的信号，所述控制模块接收到表征连接第二M.2网卡的信号后向所述时钟芯片发送第二使能信号。

具体实施过程中，所述中央处理器1通过所述识别模块识别所述M.2连接器2连接第一M.2网卡或第二M.2网卡时，所述中央处理器通过BIOS配置网卡。

插接在所述M.2连接器2上的第一M.2网卡或第二M.2网卡均通过MDI总线连接网口。

本申请在主板上配置既能够连接所述第一M.2网卡又能够连接所述第二M.2网卡的所述M.2连接器，其中，所述第一M.2网卡上配置NIC芯片，所述第二M.2网卡上配置PHY芯片，将所述中央处理器的PCIE控制模块和GMAC分别连接所述M.2连接器的对应引脚处，由所述时钟芯片为中央处理器和连接M.2连接器上的第一M.2网卡提供时钟信号，将所述M.2连接器通过MDI总线连接网口。

在所述M.2连接器上连接第一M.2网卡时，第一M.2网卡通过PCIE总线连接到中央处理器，在所述M.2连接器上连接第二M.2网卡时，第二M.2网卡通过RGMII总线连接中央处理器，从而实现了对NIC和PHY的M.2网卡的兼容。增加了装置的网卡选项，在一种网卡缺货时，直接选择另一种网卡即可，无需对主板重新设计。

在本实用新型所提供的实施例中，应该理解到，所揭露的装置，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本实用新型各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。

以上所述仅是本实用新型的具体实施方式，使本领域技术人员能够理解或实现本实用新型。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本实用新型的精神或范围的情况下，在其它实施例中实现。因此，本实用新型将不会被限制于本文所示的这些实施例，而是要符合与本文所申请的原理和新颖特点相一致的最宽的范围。

Claims (7)

1.一种处理器兼容NIC和PHY的M.2网卡连接结构，其特征在于，包括：配置于主板的中央处理器(1)，其中，所述中央处理器(1)内配置有PCIE控制模块和GMAC；

所述中央处理器(1)的PCIE控制模块通过PCIE总线、所述中央处理器的GMAC通过RGMII总线均连接M.2连接器(2)，所述中央处理器(1)和所述M.2连接器(2)均连接时钟芯片(3)；

所述M.2连接器可插接第一M.2网卡(4)或第二M.2网卡(5)，其中，所述第一M.2网卡(4)上配置NIC芯片，所述第一M.2网卡(4)通过PCIE总线连接所述中央处理器(1)，所述第二M.2网卡(5)上配置PHY芯片，所述第二M.2网卡(5)通过RGMII总线连接所述中央处理器(1)；

插接在所述M.2连接器(2)上的第一M.2网卡或第二M.2网卡通过MDI总线连接网口。

2.根据权利要求1所述处理器兼容NIC和PHY的M.2网卡连接结构，其特征在于，所述第一M.2网卡(4)和所述第二M.2网卡(5)上配置标识模块，所述标识模块配置标识引脚，所述第一M.2网卡(4)的标识模块和所述第二M.2网卡(5)的标识模块通过标识引脚输出不同标识信号。

3.根据权利要求2所述处理器兼容NIC和PHY的M.2网卡连接结构，其特征在于，所述第一M.2网卡(4)和所述第二M.2网卡(5)的标识模块包括设定数量的标识位，所述标识位中包括接地的下拉电阻，且接地的下拉电阻数量不同。

4.根据权利要求3所述处理器兼容NIC和PHY的M.2网卡连接结构，其特征在于，所述中央处理器(1)配置判断M.2连接器上所插接卡的类型的识别模块，所述识别模块配置相应的识别引脚；所述识别引脚经连接于上拉电源的走线和M.2连接器连接所述标识引脚。

5.根据权利要求4所述处理器兼容NIC和PHY的M.2网卡连接结构，其特征在于，所述中央处理器(1)直接或间接连接报警模块，所述中央处理器(1)在识别模块检测全高电平时控制所述报警模块发出网卡缺失报警。

6.根据权利要求1所述处理器兼容NIC和PHY的M.2网卡连接结构，其特征在于，所述时钟芯片(3)包括至少两个时钟输出端口，所述时钟芯片(3)配置输出使能引脚，所述时钟芯片(3)根据输出使能引脚接收的使能信号。

7.根据权利要求6所述处理器兼容NIC和PHY的M.2网卡连接结构，其特征在于，所述时钟芯片(3)的使能引脚直接或间接连接所述中央处理器(1)。

Images