CN216958024U - 半导体结构 - Google Patents
半导体结构 Download PDFInfo
- Publication number
- CN216958024U CN216958024U CN202220621831.0U CN202220621831U CN216958024U CN 216958024 U CN216958024 U CN 216958024U CN 202220621831 U CN202220621831 U CN 202220621831U CN 216958024 U CN216958024 U CN 216958024U
- Authority
- CN
- China
- Prior art keywords
- substrate
- semiconductor chip
- semiconductor structure
- connecting part
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Wire Bonding (AREA)
Abstract
本实用新型公开了一种半导体结构,包括基板和半导体芯片,基板包括第一表面和与第一表面相背的第二表面,基板内设置有多个第一连接部件,第一连接部件贯穿基板的第一表面,第一连接部件的上表面设置有凹槽。半导体芯片设置在基板的第一表面一侧,半导体芯片邻近第一表面的一侧设置有与第一连接部件对应电连接的第二连接部件。第二连接部件远离半导体芯片的一端位于凹槽内,使得第一连接部件和第二连接部件采用焊料焊接时更加均匀、减小了回流缺陷、降低基板与半导体连接时偏移的风险、提高基板与半导体芯片的对位精度及半导体结构的可靠性。
Description
技术领域
本实用新型涉及半导体技术领域,尤其涉及一种半导体结构。
背景技术
在器件的生产封装过程中,芯片焊接是封装过程中的重点控制工序。
在制造过程中,半导体芯片由设备倒装上芯至基板上,然后经回流焊接完成作业,半导体芯片与基板形成了良好的电性能互联。在半导体芯片与基板连接时,容易出现半导体芯片上的连接端子与基板的焊盘对位不准确的问题,以及在焊接时,熔融状态下的锡球误流动导致基板上相邻焊盘之间的短路,进而影响了产品的性能和可靠性。
实用新型内容
本实用新型提供了一种半导体结构,以减小回流缺陷、提高基板与半导体芯片的对位精度。
本实用新型提供了一种半导体结构,包括基板,所述基板包括第一表面和与所述第一表面相背的第二表面,所述基板内设置有多个第一连接部件,所述第一连接部件贯穿所述基板的第一表面,所述第一连接部件的上表面设置有凹槽;
半导体芯片,所述半导体芯片设置在所述基板的第一表面一侧,所述半导体芯片邻近所述第一表面的一侧设置有与所述第一连接部件对应电连接的第二连接部件,所述第二连接部件远离所述半导体芯片的一端位于所述凹槽内。
可选的,所述凹槽沿所述基板的厚度方向的截面的形状为梯形、半圆形、U形、半椭圆形或弧形。
可选的,所述凹槽的深度为10-30um,所述凹槽的宽度为60-100um。
可选的,所述第二连接部件包括设置于所述半导体芯片表面的导电柱以及设置于导电柱邻近所述基板一侧的锡球。
可选的,所述基板包括层叠设置的第一导电层、基板介质层和第二导电层,所述第一导电层位于所述基板介质层邻近所述半导体芯片的一侧,所述第一连接部件与所述第一导电层和所述第二导电层电连接。
可选的,所述基板为封装基板或引线框架。
可选的,所述第二连接部件采用的材料包括Cu、Ni或SnAg。
可选的,所述锡球为有铅锡球或无铅锡球。
本实用新型提供了一种半导体结构,包括基板和半导体芯片,基板包括第一表面和与第一表面相背的第二表面,基板内设置有多个第一连接部件,第一连接部件贯穿基板的第一表面,第一连接部件的上表面设置有凹槽。半导体芯片设置在基板的第一表面一侧,半导体芯片邻近第一表面的一侧设置有与第一连接部件对应电连接的第二连接部件。基板和半导体通过第一连接部件和第二连接部件进行连接,第一连接部件的上表面设置有凹槽,第二连接部件远离半导体芯片的一端位于凹槽内,使得第一连接部件和第二连接部件采用焊料焊接时更加均匀、减小了回流缺陷、降低基板与半导体连接时偏移的风险、提高基板与半导体芯片的对位精度及半导体结构的可靠性。
应当理解,本部分所描述的内容并非旨在标识本实用新型的实施例的关键或重要特征,也不用于限制本实用新型的范围。本实用新型的其它特征将通过以下的说明书而变得容易理解。
附图说明
为了更清楚地说明本实用新型实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本实用新型实施例提供的一种半导体结构的结构示意图;
图2是本实用新型实施例提供的一种半导体结构未完成对位连接时的结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本实用新型方案,下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分的实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本实用新型保护的范围。
需要说明的是,本实用新型的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本实用新型的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或系统不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或系统固有的其它步骤或单元。
图1是本实用新型实施例提供的一种半导体结构的结构示意图,参考图1,半导体结构包括:
基板10,基板10包括第一表面101和与第一表面101相背的第二表面102,基板10内设置有多个第一连接部件11,第一连接部件11贯穿基板10的第一表面101,第一连接部11件的上表面设置有凹槽12;
半导体芯片13,半导体芯片13设置在基板10的第一表面101一侧,半导体芯片13邻近第一表面101的一侧设置有与第一连接部件11对应电连接的第二连接部件14,第二连接部件14远离半导体芯片13的一端位于凹槽12内。
基板10可以为印刷线路板、硅基板或者玻璃基板。第一连接部件11具备上表面和与上表面相背的下表面,第一连接部件11可以部分贯穿基板10,即如图1所示,上表面与第一表面101齐平以便与第二连接部件14实现电连接,下表面可以距离第二表面102一定距离。第一连接部件11和第二连接部件14均为导电结构,二者的材料均可以采用导电金属,如铜。第一连接部件11和第二连接部件14的形状可以为长方体、棱柱等多面体的形状或者可以为柱形,本实施例对此不做具体限定。基板10的第一表面101和第二表面102上可以设置导电线路,第二连接部件14与第一连接部件11电连接后实现半导体芯片13与导电线路的电连接。
基板10可以采用无芯或者超薄无芯基板(Coreless)的制程方法制备得到。在形成基板10后,可通过钻孔、在孔中填充导电材料的方式形成第一连接部件11,也可以在形成基板10后,通过曝光、显影和刻蚀的方法制备第一连接部件11。第一连接部件11形成后,对第一连接部件11进行加工得到凹槽12。制备凹槽12时也可采用钻孔或者曝光、显影和刻蚀的方法。
图2是本实用新型实施例提供的一种半导体结构未完成对位连接时的结构示意图,参考图2,基板10和半导体芯片13连接时的具体过程如下(本实施例以基板和半导体芯片的连接为焊接方式为例):将形成凹槽12的基板10步进至倒装设备的轨道;倒装设备的吸嘴从晶圆上吸取半导体芯片13,同时将第二连接部件14粘贴在半导体芯片13上与基板10后续进行对位的区域;第二连接部件14和第一连接部件11对位贴片,因第一连接部件11上设置有凹槽12,可以降低对位偏移的风险,提高对位精度;完成倒装上芯后,基板10和半导体芯片13进入回流焊接炉进行回流焊接,进而完成回流焊接后得到图1所示的半导体结构。
本发明实施例基板10和半导体芯片13通过第一连接部件11和第二连接部件14进行连接,第一连接部11件的上表面设置有凹槽12,第二连接部件14远离半导体芯片13的一端位于凹槽12内,使得第一连接部件11和第二连接部件14采用焊料焊接时更加均匀、减小了回流缺陷、降低基板10与半导体芯片13连接时偏移的风险、提高基板10与半导体芯片13的对位精度及半导体结构的可靠性。
继续参考图1,可选的,凹槽12沿基板10的厚度方向的截面的形状为梯形、半圆形、U形、半椭圆形或弧形。
图1中示例性示出凹槽12为半圆形,在其他实施例中凹槽12还可以为梯形、U形、半椭圆形或弧形。凹槽12沿基板10的厚度方向的截面的形状为梯形、半圆形、半椭圆形或弧形时,使得凹槽12的侧壁具有一定的倾斜角度,当第二连接部件14与第一连接部件11对位连接时,即使对位稍有偏差,第二连接部件14的某条侧边落入凹槽12的侧壁上时,因侧壁具有倾斜角度,可使得第二连接部件14滑入凹槽12内,完成对位连接,进一步提高对位的精度。
继续参考图1,可选的,凹槽12的深度为10-30um,凹槽12的宽度为60-100um。凹槽12的深度过大会导致第一连接部件11的厚度减小,导致第一连接部件11的阻值增大,降低后续半导体芯片13与基板10连接后,通过基板10的第一连接部件11与外部电路连通时传输信号的准确性。而凹槽12的深度过小,会降低第一连接部件11和第二连接部件14连接时的对位精度,因此设置凹槽12的深度为10-30um,可以保证一定的对位精度以及保证信号传输的准确性。凹槽12的宽度过大会增大基板10的面积,不利于器件的小型化,凹槽12的宽度过窄会降低对位精度,因此设置凹槽12的宽度为60-100um,以保证一定的对位精度且器件的体积不至于过大。
继续参考图1,可选的,第二连接部件14采用的材料包括Cu、Ni或SnAg。
具体的,Cu、Ni或SnAg的材料较为常见,易于获取。且上述材料的熔点较高,可以防止回流处理时第二连接部件14变形、或者发生焊点裂化。
继续参考图1,可选的,基板10为封装基板或引线框架。封装基板与半导体芯片13连接后,可以对芯片形成封装,隔绝水与氧气,延长半导体芯片13的使用寿命。当基板10为引线框架上时,引线框架上可以设置连接导线,实现将半导体芯片13的引脚引出,通过引线框架上的连接导线与外部电路连接。基板10与半导体芯片13在进行倒装连接时可以采用焊料焊接、热压焊接、热声焊接或胶粘连接的方式。
继续参考图1,可选的,第二连接部件14包括设置于半导体芯片13表面的导电柱141以及设置于导电柱141邻近基板10一侧的锡球142。
其中,导电柱141具有一定的高度,可以将基板10和半导体芯片13间隔一定距离,避免半导体芯片13与焊料短路。锡球142用于连接第一连接部件11和导电柱141,可选的,锡球142为有铅锡球或无铅锡球。
第一连接部件11和第二连接部件14焊接时,可通过焊接辅料如助焊剂或锡膏辅助完成焊接,以将二者连接起来。
继续参考图1,可选的,基板10包括层叠设置的第一导电层103、基板介质层104和第二导电层105,第一导电层103位于基板介质层104邻近半导体芯片13的一侧,第一连接部件11与第一导电层103和第二导电层104电连接。
第一导电层103靠近半导体芯片13一侧的表面作为基板10的第一表面101,第二导电层105远离半导体芯片13一侧的表面作为基板10的第二表面102。第一导电层101和第二导电层102的材料可以为铜,基板介质层104的材料为绝缘材料,如聚合物或玻璃纤维。
应该理解,可以使用上面所示的各种形式的流程,重新排序、增加或删除步骤。例如,本实用新型中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行,只要能够实现本实用新型的技术方案所期望的结果,本文在此不进行限制。
上述具体实施方式,并不构成对本实用新型保护范围的限制。本领域技术人员应该明白的是,根据设计要求和其他因素,可以进行各种修改、组合、子组合和替代。任何在本实用新型的精神和原则之内所作的修改、等同替换和改进等,均应包含在本实用新型保护范围之内。
Claims (8)
1.一种半导体结构,其特征在于,包括:
基板,所述基板包括第一表面和与所述第一表面相背的第二表面,所述基板内设置有多个第一连接部件,所述第一连接部件贯穿所述基板的第一表面,所述第一连接部件的上表面设置有凹槽;
半导体芯片,所述半导体芯片设置在所述基板的第一表面一侧,所述半导体芯片邻近所述第一表面的一侧设置有与所述第一连接部件对应电连接的第二连接部件,所述第二连接部件远离所述半导体芯片的一端位于所述凹槽内。
2.根据权利要求1所述的半导体结构,其特征在于,
所述凹槽沿所述基板的厚度方向的截面的形状为梯形、半圆形、U形、半椭圆形或弧形。
3.根据权利要求1所述的半导体结构,其特征在于,
所述凹槽的深度为10-30um,所述凹槽的宽度为60-100um。
4.根据权利要求1所述的半导体结构,其特征在于,所述第二连接部件包括设置于所述半导体芯片表面的导电柱以及设置于导电柱邻近所述基板一侧的锡球。
5.根据权利要求1所述的半导体结构,其特征在于,
所述基板包括层叠设置的第一导电层、基板介质层和第二导电层,所述第一导电层位于所述基板介质层邻近所述半导体芯片的一侧,所述第一连接部件与所述第一导电层和所述第二导电层电连接。
6.根据权利要求1所述的半导体结构,其特征在于,所述基板为封装基板或引线框架。
7.根据权利要求1所述的半导体结构,其特征在于,所述第二连接部件采用的材料包括Cu、Ni或SnAg。
8.根据权利要求4所述的半导体结构,其特征在于,所述锡球为有铅锡球或无铅锡球。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202220621831.0U CN216958024U (zh) | 2022-03-21 | 2022-03-21 | 半导体结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202220621831.0U CN216958024U (zh) | 2022-03-21 | 2022-03-21 | 半导体结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN216958024U true CN216958024U (zh) | 2022-07-12 |
Family
ID=82296924
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202220621831.0U Active CN216958024U (zh) | 2022-03-21 | 2022-03-21 | 半导体结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN216958024U (zh) |
-
2022
- 2022-03-21 CN CN202220621831.0U patent/CN216958024U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100492637C (zh) | 半导体器件封装及其制备方法和半导体器件 | |
US7939920B2 (en) | Multiple die integrated circuit package | |
US7514297B2 (en) | Methods for a multiple die integrated circuit package | |
US6344683B1 (en) | Stacked semiconductor package with flexible tape | |
US8008785B2 (en) | Microelectronic assembly with joined bond elements having lowered inductance | |
US6441486B1 (en) | BGA substrate via structure | |
US6403460B1 (en) | Method of making a semiconductor chip assembly | |
KR101618878B1 (ko) | 비솔더식 전자소자용 패키지를 구비한 인쇄회로기판 및 본딩방법 | |
CN216958024U (zh) | 半导体结构 | |
KR100234694B1 (ko) | 비지에이 패키지의 제조방법 | |
US20150200176A1 (en) | Semiconductor device and method for producing same | |
KR20030019439A (ko) | 반도체장치 | |
US6551861B1 (en) | Method of making a semiconductor chip assembly by joining the chip to a support circuit with an adhesive | |
KR20040006951A (ko) | 비지에이 패키지와 티에스오피 패키지를 적층하여 형성한반도체 소자 | |
KR20100066821A (ko) | 패키지 온 패키지 및 그의 제조 방법 | |
JP2005123463A (ja) | 半導体装置及びその製造方法、半導体装置モジュール、回路基板並びに電子機器 | |
JP3838530B2 (ja) | 半導体装置の製造方法 | |
JPH04280667A (ja) | 高集積半導体装置 | |
JP2002190544A (ja) | 配線基板、半導体装置、及びその製造方法 | |
US20110147928A1 (en) | Microelectronic assembly with bond elements having lowered inductance | |
CN218918874U (zh) | 线路基板及封装结构 | |
US20070235848A1 (en) | Substrate having conductive traces isolated by laser to allow electrical inspection | |
KR101148494B1 (ko) | 접속금속층을 갖는 반도체 장치 및 그 제조방법 | |
JP3061728B2 (ja) | 半導体パッケージ | |
JP2925376B2 (ja) | 回路基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |