CN216451349U - 半导体器件的封装结构 - Google Patents

半导体器件的封装结构 Download PDF

Info

Publication number
CN216451349U
CN216451349U CN202123409347.6U CN202123409347U CN216451349U CN 216451349 U CN216451349 U CN 216451349U CN 202123409347 U CN202123409347 U CN 202123409347U CN 216451349 U CN216451349 U CN 216451349U
Authority
CN
China
Prior art keywords
semiconductor device
package structure
present disclosure
encapsulant
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202123409347.6U
Other languages
English (en)
Inventor
唐滨
陈小军
赖志国
杨清华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Huntersun Electronics Co Ltd
Original Assignee
Suzhou Huntersun Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Huntersun Electronics Co Ltd filed Critical Suzhou Huntersun Electronics Co Ltd
Priority to CN202123409347.6U priority Critical patent/CN216451349U/zh
Application granted granted Critical
Publication of CN216451349U publication Critical patent/CN216451349U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

本公开提供了一种半导体器件的封装结构。该封装结构包括:基板,基板的上表面上设置有凹槽,凹槽的侧表面下端具有阶梯部,并且在凹槽的底表面上设置有焊接区域;第一封装胶体,设置在阶梯部的上表面和凹槽的位于阶梯部上方的侧表面上;半导体器件,设置在凹槽中,半导体器件的侧表面和下表面的外缘抵接第一封装胶体;导电凸块,设置在半导体器件的下表面的焊盘上,用于电连接到焊接区域中的焊盘,其中导电凸块的高度大于或等于阶梯部的高度;以及第二封装胶体,设置成覆盖第一封装胶体的上表面、半导体器件的上表面和基板的上表面。根据本公开的半导体器件的封装结构,能够减小半导体器件的封装结构的尺寸并且降低半导体器件的封装结构的成本。

Description

半导体器件的封装结构
技术领域
本公开涉及半导体技术领域,特别地,本公开涉及一种半导体器件的封装结构。
背景技术
随着对通信设备的小型化和微型化的需要,提出了基于压电效应的声学谐振器,其可以将声波转换为无线电波。目前,以薄膜体声学谐振器(FBAR)为代表的体声学谐振器(BAW)具有尺寸小、工作频率高、与集成电路(IC)制造工艺兼容等优点,因而被广泛应用于构造用于通信应用的滤波器。
现有的包括例如FBAR声学谐振器的滤波器的封装通常采用晶圆级封装。图1示出了根据现有技术的滤波器的封装结构的截面视图。
如图1中所示,在晶圆上制备由具有三明治结构的FBAR声学谐振器构成的滤波器。随后,使用封盖(CAP)结构例如封盖板覆盖其上制备有滤波器管芯的器件晶圆并与之键合以形成滤波器的晶圆级封装。在该封盖晶圆中可以设置重布线层(RDL)和硅通孔(TSV)以将滤波器电连接到基板。随后,通过键合将滤波器的晶圆级封装倒装到基板上并且通过密封材料进行密封。
然而,图1所示的根据现有技术的滤波器的封装结构至少存在以下缺陷。该封装结构需要用作器件晶圆和封盖晶圆的两个高阻硅片,而且器件晶圆和封盖晶圆之间的键合通常采用金(Au)-金键合,导致整体产品成本增加。此外,由于需要使用密封材料在基板上对滤波器的晶圆级封装进行密封,因此导致整体产品尺寸增加。
实用新型内容
在下文中给出了关于本公开的简要概述,以便提供关于本公开的某些方面的基本理解。但是,应当理解,此概述并非关于本公开的穷举性概述,也非意在确定本公开的关键性部分或重要部分,更非意在限定本公开的范围。此概述的目的仅在于以简化的形式给出关于本公开的某些构思,以此作为稍后给出的更详细的描述的前序。
本公开的目的在于提供一种改进的半导体器件的封装结构,能够消除现有技术中存在的上述缺陷。
根据本公开的一个方面,提供了一种半导体器件的封装结构,其包括:基板,基板的上表面上设置有凹槽,凹槽的侧表面下端具有阶梯部,并且在凹槽的底表面上设置有焊接区域;第一封装胶体,设置在阶梯部的上表面和凹槽的位于阶梯部上方的侧表面上;半导体器件,设置在凹槽中,半导体器件的侧表面和下表面的外缘抵接第一封装胶体;导电凸块,设置在半导体器件的下表面的焊盘上,用于电连接到焊接区域中的焊盘,其中导电凸块的长度大于或等于阶梯部的高度;以及第二封装胶体,设置成覆盖第一封装胶体的上表面、半导体器件的上表面和基板的上表面。
根据本公开的实施方式,该封装结构还包括:定位结构,设置在半导体器件的下表面上,定位结构的长度小于或等于导电凸块的长度。
根据本公开的实施方式,在定位结构邻接阶梯部的侧表面。
根据本公开的实施方式,定位结构是导电凸块。
根据本公开的实施方式,基板是由选自树脂、陶瓷和金属中的至少一种材料制成的封装基板或引线框架。
根据本公开的实施方式,半导体器件是在晶圆上制备的声学谐振器,其中所述导电凸块的长度大于所述声学谐振器的厚度。
根据本公开的实施方式,导电凸块由铜、铝或者它们的合金制成。
根据本公开的实施方式,导电凸块通过焊球倒装焊接到所述焊接区域中的焊盘。
根据本公开的实施方式,导电凸块是焊球。
根据本公开的实施方式,第一封装胶体和第二封装胶体包括相同或不同的材料。
根据本公开的实施方式,第一封装胶体和第二封装胶体包括可固化树脂材料。
根据本公开的半导体器件的封装结构,通过利用导电凸块将半导体器件直接倒装在基板上,省却了封盖结构,因此可以降低半导体器件的封装结构的成本并且缩小半导体器件的封装结构的尺寸。
附图说明
所包括的附图用于提供本公开的进一步理解,并且被并入本说明书中构成本说明书的一部分。附图示出了本公开的实施方式,连同下面的描述一起用于说明本公开的原理。
图1示出了根据现有技术的滤波器的封装结构的截面视图。
图2示出了根据本公开的实施方式的滤波器的封装结构的截面视图。
图3示出了根据本公开的替选实施方式的半导体器件的封装结构的截面视图。
具体实施方式
在本说明书中,还将理解,当一个部件被称为相对于其他部件,诸如在其他部件“上”,“连接到”或“耦接到”其他部件时,该一个部件可以直接设置在该一个部件上,直接连接到或直接耦接到该一个部件,或者还可以存在居间的第三部件。相反,当在本说明书中部件被称为相对于其他部件,诸如“直接”在其他部件“上”,“直接连接到”或“直接耦接到”其他部件时,在它们之间没有设置居间的部件。
现将在下文中参照附图更全面地描述本公开,在附图中示出了各实施方式。然而,本公开可以以许多不同的方式实施,并且不应被解释为限于本文阐述的实施方式。相反,这些实施方式被提供使得本公开将是详尽的和完整的,并且将向本领域技术人员全面传达本公开的范围。通篇相同的附图标记表示相同的部件。再者,在附图中,为了清楚地说明,部件的厚度、比率和尺寸被放大。
本文使用的术语仅用于描述具体实施方式的目的,而非旨在成为限制。除非上下文清楚地另有所指,否则如本文使用的“一”、“一个”、“该”和“至少之一”并非表示对数量的限制,而是旨在包括单数和复数二者。例如,除非上下文清楚地另有所指,否则“一个部件”的含义与“至少一个部件”相同。“至少之一”不应被解释为限制于数量“一”。“或”意指“和/或”。术语“和/或”包括相关联的列出项中的一个或更多个的任何和全部组合。
再者,“下”、“下方”、“上方”、“上”等用于说明图中所示的部件的位置关系。这些术语可以是相对的概念并且基于图中呈现的方向来描述。
除非另有限定,否则本文使用的所有术语,包括技术术语和科学术语,具有与本领域技术人员所通常理解的含义相同的含义。如共同使用的词典中限定的术语应被解释为具有与相关的技术上下文中的含义相同的含义,并且除非在说明书中明确限定,否者不在理想化的或者过于正式的意义上将这些术语解释为具有正式的含义。
“包括”或“包含”的含义指明了性质、数量、步骤、操作、部件、部件或它们的组合,但是并未排除其他的性质、数量、步骤、操作、部件、部件或它们的组合。
本文参照作为理想化的实施方式的截面图描述了实施方式。从而,预见到作为例如制造技术和/或公差的结果的、相对于图示的形状变化。因此,本文描述的实施方式不应被解释为限于如本文示出的区域的具体形状,而是应包括因例如制造导致的形状的偏差。例如,被示出或描述为平坦的区域可以典型地具有粗糙和/或非线性特征。而且,所示出的锐角可以被倒圆。因此,图中所示的区域在本质上是示意性的,并且它们的形状并非旨在示出区域的精确形状并且并非旨在限制权利要求的范围。
在下文中,将参照附图描述根据本公开的示例性实施方式。
图2示出了根据本公开的实施方式的半导体器件的封装结构200的截面视图。
如图2所示,根据本公开的实施方式,封装结构200包括基板201、半导体器件202、导电凸块203、第一封装胶体204和第二封装胶体205。
根据本公开的实施方式,基板201可以是由选自树脂、陶瓷和金属中的至少一种材料制成的封装基板或引线框架。如图2所示,根据本公开的实施方式,基板201的上表面上设置有用于容纳半导体器件202的凹槽201a。根据本公开的实施方式,凹槽201a的侧表面下端具有阶梯部201b。根据本公开的实施方式,阶梯部201b在封装结构200的平面视图中被形成为沿凹槽201a底部内周的环形形状。
此外,如图2所示,根据本公开的实施方式,在基板201中可以设置有金属布线和通孔以分别实现在平行于凹槽201a的底表面的方向和垂直于凹槽201a的底表面的方向上的电气延伸。
根据本公开的实施方式,在凹槽201a的底表面上设置有焊接区域,其中设置有用于连接到导电凸块203的焊盘。此外,跟据本公开的实施方式,在基板201的与凹槽201a的底表面相对的表面上可以设置有用于外部连接的焊盘。根据本公开的实施方式,焊盘可以由银、铜、镍、钯和金中的至少一种材料形成。
如图2所示,根据本公开的实施方式,第一封装胶体204设置在阶梯部201b的上表面和凹槽201a的位于阶梯部201b上方的侧表面上。根据本公开的实施方式,第一封装胶体204可以由可固化树脂材料形成,但是本公开不限于此。
如图2所示,根据本公开的实施方式,半导体器件202设置在基板201的凹槽201a中,使得半导体器件202的侧表面和下表面的外缘抵接第一封装胶体204。换言之,第一封装胶体204可以与阶梯部201b一起用于定位、支承、缓冲和密封半导体器件202。在实际封装过程中,第一封装胶体204可能无法保证刚好与阶梯部201b齐平,即可能会从阶梯部201b略微伸出。
根据本公开的实施方式,半导体器件202可以包括晶圆202a和在晶圆202a上制备的管芯202b。根据本公开的实施方式,管芯202b可以是具有三明治结构的FBAR声学谐振器,或者由多个声学谐振器构成的滤波器,但是本公开不限于此。此外,根据本公开的实施方式,晶圆202a可以由选自以下至少之一的材料制成:硅、砷化镓、氮化镓、钽酸锂和铌酸锂。
如图2所示,根据本公开的实施方式,为了将半导体器件202倒装到基板201上,导电凸块203可以预先形成在半导体器件202的下表面的焊盘上。导电凸块203可以电连接到凹槽201a的焊接区域中的焊盘,以将半导体器件202电连接到基板201。根据本公开的实施方式,导电凸块203可以由铜(Cu)、铝(Al)或者它们的合金制成。此外,根据本公开的实施方式,导电凸块203可以被形成为圆柱形状,但是本公开不限于此。
根据本公开的实施方式,导电凸块203与焊接区域中的焊盘之间的电连接可以通过焊球206使用倒装焊接工艺实现。根据本公开的实施方式,焊球206可以预先形成在导电凸块203的顶面上。根据本公开的实施方式,焊球206可以是例如锡球、锡膏或锡层,但是本公开不限于此。替选地,焊球206也可以通过植球工艺预先形成在凹槽201a的底表面上的焊接区域中的焊盘上。
根据本公开的实施方式,可以通过例如回流焊接工艺将设置有导电凸块203的半导体器件202倒装焊接到基板201的凹槽201a中的焊接区域中的焊盘上,但是本公开不限于此。
根据本公开的实施方式,导电凸块203的长度应大于或等于阶梯部201b的高度,以在将半导体器件202倒装焊接到基板201时,能够确保由阶梯部201b(和其上的第一封装胶体204)稳定地支承半导体器件202。此外,根据本公开的实施方式,导电凸块203的长度还应大于例如在半导体器件202中包括的晶圆202a上形成的管芯202b的厚度,以确保管芯202b不会与凹槽201a的底表面接触。
本领域技术人员应认识到,导电凸块203不是必须的,半导体器件202可以直接通过焊球206倒装焊接到基板201的上表面的焊接区域中而省略导电凸块203。换言之,焊球206可以具有导电凸块的功能。此时,焊球206在竖直方向上的高度应大于或等于阶梯部201b的高度。此外,焊球206在竖直方向上的高度还应大于例如在半导体器件202中包括的晶圆202a上形成的管芯202b的厚度,以确保管芯202b不会与凹槽201a的底表面接触。
如图2所示,根据本公开的实施方式,第二封装胶体205被设置成覆盖第一封装胶体204的上表面、半导体器件202的上表面和基板201的上表面。根据本公开的实施方式,第二封装胶体205可以由与第一封装胶体204相同或不同的材料形成。根据本公开的实施方式,第二封装胶体205可以由可固化树脂材料形成,但是本公开不限于此。例如,第二封装胶体205可以是诸如酚醛树脂、三聚氰胺甲醛树脂和环氧树脂等的热固化树脂,其在未达到固化温度前具有较大的流动性,并且达到固化温度后具有较快的固化速率。
根据上文所述的实施方式,本公开的封装结构通过利用导电凸块将半导体器件直接倒装在基板上,省却了封盖结构,因此可以降低半导体器件的封装结构的成本并且缩小半导体器件的封装结构的尺寸。
图3示出了根据本公开的替选实施方式的半导体器件的封装结构300的截面视图。图3中与图2相同的部件由相同的附图标记表示,并且将省略关于这些部件的详细描述。
图3所示的封装结构300与图2所示的封装结构200之间的不同之处在于,封装结构300还包括设置在半导体器件202的下表面上的定位结构207,用于将半导体器件202准确地设置在凹槽201a中。根据本公开的实施方式,定位结构207的长度小于或等于导电凸块203的长度。
根据本公开的实施方式,可以将导电凸块203用作定位结构207。特别地,根据本公开的实施方式,可以将设置在半导体器件202的下表面的外侧的导电凸块203用作定位结构207。
根据本公开的实施方式,定位结构207邻接阶梯部201b的侧表面。在理想情况下,定位结构207与阶梯部201b的侧表面贴合。然而,在实际封装过程中,在定位结构207与阶梯部201b的侧表面之间存在一定的间隙。根据本公开的实施方式,该间隙的在水平方向上的宽度在1μm至50μm的范围内,优选地在3μm至20μm的范围内。
根据本公开的实施方式,通过使用定位结构207,可以将半导体器件202准确地定位在凹槽201a,同时还可以防止封装胶体204溢出到半导体器件202与基板201之间的空间而造成污染。
根据上文所述的实施方式,本公开的封装结构通过利用导电凸块将半导体器件直接倒装在基板上,省却了封盖结构,因此可以降低半导体器件的封装结构的成本并且缩小半导体器件的封装结构的尺寸。
尽管参照本公开的示例性实施方式描述了本公开,但是本领域技术人员将理解,在不偏离权利要求中阐述的本公开的精神和范围的情况下,可以进行各种修改和变化。

Claims (11)

1.一种半导体器件的封装结构,包括:
基板,所述基板的上表面上设置有凹槽,所述凹槽的侧表面下端具有阶梯部,并且在所述凹槽的底表面上设置有焊接区域;
第一封装胶体,设置在所述阶梯部的上表面和所述凹槽的位于所述阶梯部上方的侧表面上;
半导体器件,设置在所述凹槽中,所述半导体器件的侧表面和下表面的外缘抵接所述第一封装胶体;
导电凸块,设置在所述半导体器件的下表面的焊盘上,用于电连接到所述焊接区域中的焊盘,其中所述导电凸块的长度大于或等于所述阶梯部的高度;以及
第二封装胶体,设置成覆盖所述第一封装胶体的上表面、所述半导体器件的上表面和所述基板的上表面。
2.根据权利要求1所述的封装结构,还包括:
定位结构,设置在所述半导体器件的下表面上,所述定位结构的长度小于或等于所述导电凸块的长度。
3.根据权利要求2所述的封装结构,其中,在所述定位结构邻接所述阶梯部的侧表面。
4.根据权利要求2所述的封装结构,其中,所述定位结构是所述导电凸块。
5.根据权利要求1所述的封装结构,其中,所述基板是由选自树脂、陶瓷和金属中的至少一种材料制成的封装基板或引线框架。
6.根据权利要求1所述的封装结构,其中,所述半导体器件是在晶圆上制备的声学谐振器,其中所述导电凸块的长度大于所述声学谐振器的厚度。
7.根据权利要求1所述的封装结构,其中,所述导电凸块由铜、铝或者它们的合金制成。
8.根据权利要求7所述的封装结构,其中,所述导电凸块通过焊球倒装焊接到所述焊接区域中的焊盘。
9.根据权利要求1所述的封装结构,其中,所述导电凸块是焊球。
10.根据权利要求1所述的封装结构,其中,所述第一封装胶体和所述第二封装胶体包括相同或不同的材料。
11.根据权利要求1所述的封装结构,其中,所述第一封装胶体和所述第二封装胶体包括可固化树脂材料。
CN202123409347.6U 2021-12-30 2021-12-30 半导体器件的封装结构 Active CN216451349U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202123409347.6U CN216451349U (zh) 2021-12-30 2021-12-30 半导体器件的封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202123409347.6U CN216451349U (zh) 2021-12-30 2021-12-30 半导体器件的封装结构

Publications (1)

Publication Number Publication Date
CN216451349U true CN216451349U (zh) 2022-05-06

Family

ID=81378028

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202123409347.6U Active CN216451349U (zh) 2021-12-30 2021-12-30 半导体器件的封装结构

Country Status (1)

Country Link
CN (1) CN216451349U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115021711A (zh) * 2022-07-20 2022-09-06 苏州汉天下电子有限公司 一种半导体器件、通信设备及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115021711A (zh) * 2022-07-20 2022-09-06 苏州汉天下电子有限公司 一种半导体器件、通信设备及其制造方法
CN115021711B (zh) * 2022-07-20 2022-11-18 苏州汉天下电子有限公司 一种半导体器件、通信设备及其制造方法

Similar Documents

Publication Publication Date Title
US7211934B2 (en) Electronic device and method of manufacturing the same
US8883563B1 (en) Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
KR100446713B1 (ko) 반도체 장치 및 액정모듈
US11289522B2 (en) Controllable gap height for an image sensor package
JP4923486B2 (ja) 電子デバイス、電子デバイスの製造方法
CN111128763A (zh) 一种芯片封装结构的制作方法
CN216451349U (zh) 半导体器件的封装结构
US8022594B2 (en) Surface acoustic wave device
US9136821B2 (en) Surface mount device-type low-profile oscillator
KR20170108377A (ko) 소자 패키지 및 그 제조방법
CN113539851A (zh) 一种系统级封装方法及其封装结构
JP4626445B2 (ja) 半導体パッケージの製造方法
CN114823391A (zh) 一种晶圆级系统封装结构及方法
US8872318B2 (en) Through interposer wire bond using low CTE interposer with coarse slot apertures
US7851916B2 (en) Strain silicon wafer with a crystal orientation (100) in flip chip BGA package
CN216871945U (zh) 半导体器件的封装结构
CN216451350U (zh) 半导体器件的封装结构
CN216871943U (zh) 半导体器件的封装结构
CN217182167U (zh) 半导体器件的封装结构
CN113539857A (zh) 一种系统级封装方法及封装结构
WO2015153296A1 (en) Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
CN114334852A (zh) 半导体器件的封装结构
JP3147106B2 (ja) 半導体装置
CN218352484U (zh) 一种半导体封装结构
CN218958893U (zh) 低成本空腔滤波器模组、电路及电子产品

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant