CN216871943U - 半导体器件的封装结构 - Google Patents

半导体器件的封装结构 Download PDF

Info

Publication number
CN216871943U
CN216871943U CN202123373214.8U CN202123373214U CN216871943U CN 216871943 U CN216871943 U CN 216871943U CN 202123373214 U CN202123373214 U CN 202123373214U CN 216871943 U CN216871943 U CN 216871943U
Authority
CN
China
Prior art keywords
semiconductor device
present disclosure
substrate
package structure
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202123373214.8U
Other languages
English (en)
Inventor
郜振豪
杨清华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Huntersun Electronics Co Ltd
Original Assignee
Suzhou Huntersun Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Huntersun Electronics Co Ltd filed Critical Suzhou Huntersun Electronics Co Ltd
Priority to CN202123373214.8U priority Critical patent/CN216871943U/zh
Application granted granted Critical
Publication of CN216871943U publication Critical patent/CN216871943U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors

Landscapes

  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

本公开提供了一种半导体器件的封装结构。该封装结构包括：基板，在基板的上表面上具有焊接区域；半导体器件；焊球，半导体器件通过焊球倒装焊接到焊接区域中的焊盘；设置在焊接区域外周的凸起部，凸起部包括支承半导体器件的下表面的边缘的第一部分以及抵接半导体器件的侧表面的第二部分，其中在水平方向上第一部分的宽度大于第二部分的宽度，并且第一部分在竖直方向上的高度等于或小于焊球在倒装焊接之后的高度；以及封装部，覆盖半导体器件和凸起部的上表面。根据本公开的半导体器件的封装结构具有均匀性好、结合力强、产品可靠性高等优点。

Description

半导体器件的封装结构
技术领域
本公开涉及半导体技术领域，特别地，本公开涉及一种半导体器件的封装结构。
背景技术
晶圆级封装(WLP，Wafer Level Package)是一种半导体封装技术，通常是指直接在晶圆上执行大多数或全部的封装测试处理，之后再执行划片或切割(singulation)处理以制成单颗器件。晶圆级封装包括重布线层(RDL)、硅通孔(TSV)、焊球和晶圆四个要素，其中RDL用于沿晶圆和基板的表面的电气延伸，TSV用于垂直于晶圆和基板的表面的电气延伸，焊球实现晶圆和基板之间的界面互连并且用于应力缓冲，而晶圆用作集成电路的载体以及RDL和TSV的介质和载体。
随着对通信设备的小型化和微型化的需要，提出了基于压电效应的声学谐振器。在基于压电效应的声学谐振器中，在压电材料中产生声学谐振模式，其中声波被转换为无线电波。目前，以薄膜体声学谐振器(FBAR)为代表的体声学谐振器(BAW)具有尺寸小、工作频率高、与集成电路(IC)制造工艺兼容等优点，因而被广泛应用于构造滤波器。
图1示出了根据现有技术的采用真空覆膜封装的声学滤波器的封装结构的截面视图。
现有的诸如BAW或者SAW滤波器的声学滤波器封装通常采用晶圆级封装，首先在包括声学滤波器的芯片的晶圆表面通过热压焊接进行植球，随后将滤波器器件倒装在基板上。随后，采用真空覆膜工艺实现滤波器器件的包裹和外围环境保护。然而，这样的封装结构的生产效率较低，填充平坦度差，与基板结合力差，而且易出现气泡和褶皱。
实用新型内容
在下文中给出了关于本公开的简要概述，以便提供关于本公开的某些方面的基本理解。但是，应当理解，此概述并非关于本公开的穷举性概述，也非意在确定本公开的关键性部分或重要部分，更非意在限定本公开的范围。此概述的目的仅在于以简化的形式给出关于本公开的某些构思，以此作为稍后给出的更详细的描述的前序。
本公开的目的在于提供一种改进的半导体器件的封装结构，能够消除现有技术中存在的上述缺陷。
根据本公开的一个方面，提供了一种半导体器件的封装结构，其包括：基板，在基板的上表面上具有焊接区域；半导体器件；焊球，半导体器件通过焊球倒装焊接到焊接区域中的焊盘；设置在焊接区域外周的凸起部，凸起部包括支承半导体器件的下表面的边缘的第一部分以及抵接半导体器件的侧表面的第二部分，其中在水平方向上第一部分的宽度大于第二部分的宽度，并且第一部分在竖直方向上的高度等于或小于焊球在倒装焊接之后的高度；以及封装部，覆盖半导体器件和凸起部的上表面。
根据本公开的实施方式，凸起部的第二部分在竖直方向上的高度大于或等于半导体器件的厚度。
根据本公开的实施方式，封装部是由树脂材料制成的封装胶体和/或封盖板。
根据本公开的实施方式，基板是由选自树脂、陶瓷和金属中的至少一种材料制成的封装基板或引线框架。
根据本公开的实施方式，半导体器件是在晶圆中制备的滤波器。
根据本公开的实施方式，凸起部与基板一体地形成。
根据本公开的半导体器件的封装结构，通过使用封装胶体和/或封盖板的工艺替代传统的覆膜工艺，可以提高封装结构的密封性和可靠性。此外，通过在基板上设置凸起部，可以在将半导体器件到装在基板上时提高定位精度并且增强稳定性，从而提高封装结构的生产效率。
附图说明
所包括的附图用于提供本公开的进一步理解，并且被并入本说明书中构成本说明书的一部分。附图示出了本公开的实施方式，连同下面的描述一起用于说明本公开的原理。
图1示出了根据现有技术的采用真空覆膜封装的声学滤波器的封装结构的截面视图。
图2示出了根据本公开的实施方式的半导体器件的封装结构的截面视图。
具体实施方式
在本说明书中，还将理解，当一个部件被称为相对于其他部件，诸如在其他部件“上”，“连接到”或“耦接到”其他部件时，该一个部件可以直接设置在该一个部件上，直接连接到或直接耦接到该一个部件，或者还可以存在居间的第三部件。相反，当在本说明书中部件被称为相对于其他部件，诸如“直接”在其他部件“上”，“直接连接到”或“直接耦接到”其他部件时，在它们之间没有设置居间的部件。
现将在下文中参照附图更全面地描述本公开，在附图中示出了各实施方式。然而，本公开可以以许多不同的方式实施，并且不应被解释为限于本文阐述的实施方式。相反，这些实施方式被提供使得本公开将是详尽的和完整的，并且将向本领域技术人员全面传达本公开的范围。通篇相同的附图标记表示相同的部件。再者，在附图中，为了清楚地说明，部件的厚度、比率和尺寸被放大。
本文使用的术语仅用于描述具体实施方式的目的，而非旨在成为限制。除非上下文清楚地另有所指，否则如本文使用的“一”、“一个”、“该”和“至少之一”并非表示对数量的限制，而是旨在包括单数和复数二者。例如，除非上下文清楚地另有所指，否则“一个部件”的含义与“至少一个部件”相同。“至少之一”不应被解释为限制于数量“一”。“或”意指“和/或”。术语“和/或”包括相关联的列出项中的一个或更多个的任何和全部组合。
再者，“下”、“下方”、“上方”、“上”等用于说明图中所示的部件的位置关系。这些术语可以是相对的概念并且基于图中呈现的方向来描述。
除非另有限定，否则本文使用的所有术语，包括技术术语和科学术语，具有与本领域技术人员所通常理解的含义相同的含义。如共同使用的词典中限定的术语应被解释为具有与相关的技术上下文中的含义相同的含义，并且除非在说明书中明确限定，否者不在理想化的或者过于正式的意义上将这些术语解释为具有正式的含义。
“包括”或“包含”的含义指明了性质、数量、步骤、操作、部件、部件或它们的组合，但是并未排除其他的性质、数量、步骤、操作、部件、部件或它们的组合。
本文参照作为理想化的实施方式的截面图描述了实施方式。从而，预见到作为例如制造技术和/或公差的结果的、相对于图示的形状变化。因此，本文描述的实施方式不应被解释为限于如本文示出的区域的具体形状，而是应包括因例如制造导致的形状的偏差。例如，被示出或描述为平坦的区域可以典型地具有粗糙和/或非线性特征。而且，所示出的锐角可以被倒圆。因此，图中所示的区域在本质上是示意性的，并且它们的形状并非旨在示出区域的精确形状并且并非旨在限制权利要求的范围。
在下文中，将参照附图描述根据本公开的示例性实施方式。
图2示出了根据本公开的实施方式的半导体器件的封装结构200的截面视图。
如图2所示，根据本公开的实施方式，封装结构200包括基板201、半导体器件202、焊球203、凸起部204和封装部205。
根据本公开的实施方式，基板201可以是由选自树脂、陶瓷和金属中的至少一种材料制成的封装基板或引线框架。
此外，如图2所示，根据本公开的实施方式，在基板201中可以设置有重布线层(RDL)和硅通孔(TSV)以分别实现在平行于衬底201的表面的水平方向和垂直于基板201的表面的竖直方向上的电气延伸。
根据本公开的实施方式，在基板201的上表面上设置有焊接区域，其中设置有用于与焊球203电连接的焊盘。尽管在图2中作为示例仅示出了一个焊接区域，但是本公开不限于。本领域技术人员应认识到，在基板201的上表面上可以根据例如设计需要提供有两个或更多个焊接区域，其中半导体器件通过焊接设置在焊接区域中。
此外，跟据本公开的实施方式，在基板201的与上表面相对的下表面上也可以设置有用于外部连接的焊盘。根据本公开的实施方式，焊盘可以由银(Ag)、铜(Cu)、镍(Bi)、钯(Pd)和金(Au)中的至少一种材料形成。
如图2所示，根据本公开的实施方式，半导体器件202设置在基板201的上表面上。例如，根据本公开的实施方式，半导体器件202可以是是在晶圆中制备的滤波器，例如由体声波谐振器构成的声学滤波器。然而，本公开不限于此，半导体器件202可以是本领域已知的任意半导体器件。
在不偏离本公开的精神和范围的情况下，半导体器件202可以采用任意封装结构。例如，根据本公开的实施方式，半导体器件202可以具有晶圆级封装。具体地，半导体器件202可以包括管芯和封盖板，其中管芯键合到封盖板的上表面。封盖板中可以设置有用于提供管芯与外部的电连接的硅通孔和重布线层，并且封盖板的下表面可以设置有用于将管芯电连接到外部的焊盘。晶圆可以由选自以下至少之一的材料制成：硅、砷化镓、氮化镓和钽酸锂。
如图2所示，根据本公开的实施方式，焊球203可以设置在半导体器件202的下表面的焊盘上，用于将半导体器件202倒装焊接到基板201的焊接区域中的焊盘上。根据本公开的实施方式，焊球203可以是有铅焊球或无铅焊球。根据本公开的实施方式，焊球203可以由铜(Cu)、镍(Ni)、锡(Sn)、银(Ag)或者它们的合金制成。根据本公开的实施方式，焊球203可以是例如锡球、锡膏或锡层，但是本公开不限于此。
替选地，根据本公开的实施方式，焊球203也可以通过植球工艺预先形成在基板201的焊接区域中的焊盘上。
此外，根据本公开的实施方式，半导体器件202的下表面的焊盘上还可以设置有导电凸块。此时，焊球203可以设置在导电凸块的顶面上。导电凸块可以由铜(Cu)、铝(Al)或者它们的合金制成为圆柱形状。
根据本公开的实施方式，可以使用焊球203通过例如倒装焊接工艺将半导体器件202倒装焊接到基板201的焊接区域中。根据本公开的实施方式，倒装焊接工艺可以是焊料焊接工艺、热压焊接工艺、热声焊接工艺和粘胶连接工艺中的至少之一。
本领域技术人员应认识到，尽管在本文中结合半导体器件通过焊球倒装到基板的实施方式进行了描述，但是本公开不限于此。实际上，半导体器件也可以通过例如引线键合的其他方式安装在基板上并且与基板的焊接区域中的焊盘电连接。
如图2所示，根据本公开的实施方式，凸起部204设置在基板201的焊接区域外周。如图2所示，根据本公开的实施方式，凸起部204包括支承半导体器件202的下表面的边缘的第一部分2041以及抵接半导体器件202的侧表面的第二部分2042。
根据本公开的实施方式，在与基板201的表面平行的水平方向上，第一部分2041的宽度大于第二部分2042的宽度。也就是说，凸起部204可以被形成为具有台阶状的截面，其中第一部分2041用于支承半导体器件202，并且第二部分2042用于准确定位半导体器件202。因此，根据本公开的实施方式，在与基板201的表面垂直的竖直方向上，第一部分2041的高度等于或小于焊球203在倒装焊接之后的高度。优选地，第一部分2041的高度等于焊球203在倒装焊接之后的高度，使得能够稳固地支承半导体器件202。此外，根据本公开的实施方式，第二部分2042在竖直方向上的高度大于或等于半导体器件202的厚度，以便能够对半导体器件202进行精确定位。
根据本公开的实施方式，凸起部204可以由选自树脂、陶瓷和金属中的至少一种材料制成。
根据本公开的实施方式，凸起部204可以与基板201一体地形成。根据本公开的实施方式，凸起部204可以由与基板201相同的材料制造。
如图2所示，根据本公开的实施方式，封装部205覆盖半导体器件202和凸起部204，特别是第二部分2042的上表面。
如图2所示，封装部205可以包括封装胶体2051和封盖板2052。
根据本公开的实施方式，封装胶体2051可以由可固化树脂材料形成，但是本公开不限于此。例如，封装胶体2051可以是诸如酚醛树脂、三聚氰胺甲醛树脂和环氧树脂等的热固化树脂，其在未达到固化温度前具有较大的流动性，并且达到固化温度后具有较快的固化速率。根据本公开的实施方式，封装胶体2051可以通过传递模塑工艺或压缩模塑工艺形成。
根据本公开的实施方式，封盖板2052可以由与封装胶体2051相同的材料制成。此外，根据本公开的实施方式，封盖板2052也可以由与封装胶体2052不同的材料制成。例如，封盖板2052可以由陶瓷、树脂、玻璃或金属材料制成，其被预先形成为在水平方向上与凸起部204的形状相对应的形状，并且通过粘合材料粘合到凸起部204，特别是第二部分2042的上表面。
根据本公开的实施方式，封装部205可以被形成用于密封半导体器件202与基板201之间的空间，从而提高整体封装结构200的可靠性。
本领域技术人员应认识到，尽管本文以封装部205包括封装胶体2051和封盖板2052为例描述了本公开的实施方式，但是本公开不限于此。在本公开的替选实施方式中，封装部250可以仅包括封装胶体2051或者仅包括封盖板2052。这些替选实施方式同样涵盖于本公开的范围内。
根据本公开的半导体器件的封装结构，通过使用封装胶体和/或封盖板的工艺替代传统的覆膜工艺，可以提高封装结构的密封性和可靠性。此外，通过在基板上设置凸起部，可以在将半导体器件到装在基板上时提高定位精度并且增强稳定性，从而提高封装结构的生产效率。
尽管参照本公开的示例性实施方式描述了本公开，但是本领域技术人员将理解，在不偏离权利要求中阐述的本公开的精神和范围的情况下，可以进行各种修改和变化。

Claims (6)

1.一种半导体器件的封装结构，包括：
基板，在所述基板的上表面上具有焊接区域；
半导体器件；
焊球，所述半导体器件通过所述焊球倒装焊接到所述焊接区域中的焊盘；
设置在所述焊接区域外周的凸起部，所述凸起部包括支承所述半导体器件的下表面的边缘的第一部分以及抵接所述半导体器件的侧表面的第二部分，其中，在水平方向上所述第一部分的宽度大于所述第二部分的宽度，并且所述第一部分在竖直方向上的高度等于或小于所述焊球在倒装焊接之后的高度；以及
封装部，覆盖所述半导体器件和所述凸起部的上表面。
2.根据权利要求1所述的封装结构，其中，所述凸起部的第二部分在竖直方向上的高度大于或等于所述半导体器件的厚度。
3.根据权利要求1所述的封装结构，其中，所述封装部是由树脂材料制成的封装胶体和/或封盖板。
4.根据权利要求1所述的封装结构，其中，所述基板是树脂、陶瓷或金属制成的封装基板或引线框架。
5.根据权利要求1所述的封装结构，其中，所述半导体器件是在晶圆中制备的滤波器。
6.根据权利要求1所述的封装结构，其中，所述凸起部与所述基板一体地形成。
CN202123373214.8U 2021-12-29 2021-12-29 半导体器件的封装结构 Active CN216871943U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202123373214.8U CN216871943U (zh) 2021-12-29 2021-12-29 半导体器件的封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202123373214.8U CN216871943U (zh) 2021-12-29 2021-12-29 半导体器件的封装结构

Publications (1)

Publication Number Publication Date
CN216871943U true CN216871943U (zh) 2022-07-01

Family

ID=82148220

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202123373214.8U Active CN216871943U (zh) 2021-12-29 2021-12-29 半导体器件的封装结构

Country Status (1)

Country Link
CN (1) CN216871943U (zh)

Similar Documents

Publication Publication Date Title
CN100423258C (zh) 半导体器件及其制造方法
US8492890B2 (en) Semiconductor device and method for manufacturing thereof
US6238949B1 (en) Method and apparatus for forming a plastic chip on chip package module
US8217520B2 (en) System-in-package packaging for minimizing bond wire contamination and yield loss
US20120299170A1 (en) Module and Method of Manufacturing a Module
JP2003273317A (ja) 半導体装置及びその製造方法
US20040222509A1 (en) Semiconductor device, electronic device, electronic equipment and manufacturing method thereof
WO2006106569A1 (ja) 積層型半導体装置及びその製造方法
KR20150011893A (ko) 적층형 반도체패키지 및 그 제조방법
US9312252B2 (en) Method of manufacturing a semiconductor device having a chip mounted on an interposer
US20220230931A1 (en) Chip encapsulation structure and encapsulation method
US10872845B2 (en) Process for manufacturing a flip chip semiconductor package and a corresponding flip chip package
EP2669936B1 (en) Discrete semiconductor device package and manufacturing method
CN207559959U (zh) 声表面波器件气密性晶圆级封装结构
CN216451349U (zh) 半导体器件的封装结构
CN216871943U (zh) 半导体器件的封装结构
CN112185903A (zh) 电子封装件及其制法
CN216451350U (zh) 半导体器件的封装结构
CN216871945U (zh) 半导体器件的封装结构
CN217182167U (zh) 半导体器件的封装结构
CN112366184A (zh) 一种滤波器的扇出封装结构及其封装方法
CN114334852A (zh) 半导体器件的封装结构
CN217134365U (zh) 集成电路封装件
KR100499328B1 (ko) 댐을 이용한 플립칩 패키징 방법
JP2713879B2 (ja) 内部リードと基板のボンディングパッドとを直接電気的に連結したマルチチップパッケージ

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant