CN216354218U - 数字微流控芯片 - Google Patents

Abstract

本实用新型提供一种数字微流控芯片，其包括有源矩阵薄膜晶体管阵列基板、分立式疏水膜、上盖板、疏水膜以及注入在所述分立式疏水膜和疏水膜之间的液滴和硅油；所述有源矩阵薄膜晶体管阵列基板包括多个薄膜晶体管，所述薄膜晶体管包括栅极、覆盖所述栅极的栅介电层、位于所述栅介电层上且位于所述栅极上方的沟道区、分别位于所述沟道区两侧且均与所述沟道区接触的源极和漏极；所述漏极和栅极均投影到同一个平面时漏极和栅极之间存在间距。本实用新型偏置漏极的AM‑TFT阵列基板可以提高数字微流控芯片的工作电压，工作电压可以根据应用需求可调，提高了系统的通用性；分立式疏水膜用完可以直接撕下来扔掉、更换；本实用新型数字微流控芯片可以重复利用、节约成本。

Description

数字微流控芯片

技术领域

本实用新型涉及数字微流控的技术领域，尤其涉及一种数字微流控芯片。

背景技术

灵便的微纳米流体控制对于众多生命科学和化学科学合成以及动力学和热力学研究至关重要。目前已投入大量精力开发高度集成和自动化的数字微流控芯片，数字微流控芯片用于化学和生物应用中的小型化分析。

数字微流控芯片基于介电润湿(EWOD)的数字微流控芯片(DigitalMicrofluidics,DMF)，其可以允许在表面上进行电子可重构的2-D运动，具有较高的灵活性和易于制造的过程，可以集成多种功能，因此得到了最广泛的应用。

介电润湿(EWOD)的数字微流控芯片(Digital Microfluidics,DMF)简称为EWODDMF芯片，其工作原理是通过向电极施加适当的电压来改变液滴和电极(涂有介电层和疏水层)之间的界面张力来操纵液滴。

现有的EWOD DMF芯片中，底部基板由图案化的导电层组成形成由外部装置提供电压的独立电极阵列，例如PCB。然而，EWOD DMF芯片基于PCB有许多限制，包括：(1)有限的电连接数量限制了液滴操作的数量和类型；(2)将m×n内部电极连接到外部控制电路的电极线可能会引起干扰并限制电极阵列的尺寸(如果这些线位于电极间隙中)；(3)需要许多外部开关装置和互连，并随着像素的数量(增加的尺寸或分辨率)而扩展，因此，随着输入-输出连接数量的增加，设备变得笨重，制造工艺和成本可能变得复杂和昂贵。

使用互补金属氧化物半导体CMOS架构构建的微电极阵列也被用于EWOD DMF芯片，由于COMS制造成本高，尺寸有限，最大电压处理能力有限(通常为5V)，而且重要的是，它们不是光学透明的。

一种更具吸引力的技术是将液晶显示器(LCD)中使用的有源矩阵薄膜晶体管(AM-TFT)阵列集成到EWOD DMF芯片中。AM-TFT阵列可以减少EWOD DMF芯片中电极连线的数量，这对于最小化设备的整体尺寸至关重要，同时允许更高密度和更高分辨率的阵列。另外，AM-TFT阵列与EWOD DMF芯片集成具有增强的功能(可以允许集成更多功能的电子元器件，感测液滴位置和大小、加热液滴)、敏捷性和可编程性。然而，尽管AM-TFT寻址提供了卓越的功能和可配置性，但它的制造成本较高；另一方面，AM-TFT的工作电压常在0～60V之间，对需要高压驱动的液滴来说，显得非常困难。因此，如何开发出高压AM-TFT阵列，并能提高AM-TFT阵列的使用率、降低成本，是当前EWOD DMF芯片中亟待解决的问题。

实用新型内容

本实用新型的目的在于提供一种基于薄膜晶体管的高工作电压可重复利用高通用性的数字微流控芯片。

本实用新型提供一种数字微流控芯片，其包括有源矩阵薄膜晶体管阵列基板，还包括位于所述有源矩阵薄膜晶体管阵列基板上的分立式疏水膜、上盖板、位于上盖板底部的疏水膜以及注入在所述分立式疏水膜和疏水膜之间的液滴和硅油；所述有源矩阵薄膜晶体管阵列基板包括多个薄膜晶体管，所述薄膜晶体管包括栅极、覆盖所述栅极的栅介电层、位于所述栅介电层上且位于所述栅极上方的沟道区、分别位于所述沟道区两侧且均与所述沟道区接触的源极和漏极；所述漏极和栅极均投影到同一个平面时漏极和栅极之间存在间距。

进一步地，所述间距为1～微米100微米。

进一步地，所述源极和栅极均投影到同一个平面时，所述源极和栅极之间具有重叠区域。

进一步地，所述有源矩阵薄膜晶体管阵列基板还包括覆盖多个薄膜晶体管的平坦层、位于所述平坦层上的且所述栅极上的屏蔽电极、位于所述屏蔽电极和平坦层上的绝缘层、位于所述绝缘层上且穿过所述绝缘层与所述漏极接触的驱动电极，所述分立式疏水膜位于所述驱动电极上。

进一步地，所述分立式疏水膜和所述有源矩阵薄膜晶体管阵列基板是分立的且分别单独制造的。

进一步地，所述分立式疏水膜包括介电层薄膜和位于所述介电层薄膜上的疏水层薄膜。

进一步地，所述介电层薄膜包括绝缘的高分子化合物或高分子与氧化物的复合层。

进一步地，所述介电层薄膜的厚度为500纳米～20微米。

进一步地，所述疏水层薄膜为氟化分子疏水膜。

进一步地，所述氟化分子疏水膜的厚度为10～100纳米。

本实用新型偏置漏极的AM-TFT阵列基板可以提高数字微流控芯片的工作电压，工作电压可以根据应用需求可调，提高了系统的通用性；分立式疏水膜用完可以直接撕下来扔掉、更换；本实用新型数字微流控芯片可以重复利用、节约成本。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本实用新型的实施例的数字微流控芯片的单个像素的结构示意图；

图2是图1所示的数字微流控芯片的AM-TFT阵列的结构示意图；

图3是图1所示的数字微流控芯片的分立式疏水膜的结构示意图。

具体实施方式

下面详细描述本实用新型的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本实用新型，而不能理解为对本实用新型的限制。

在本实用新型的描述中，需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。此外，在本实用新型的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

本实用新型一种数字微流控芯片的制造方法，如图1所示，包括如下步骤：

S1：在玻璃衬底10上沉积第一金属层，对第一金属层图案化形成栅极21和储存电容线22，其中第一金属层可以采用透明导电材料，例如ITO和FTO；第一金属层也可以采用金属材料，例如Mo、Cr、Au、Ti、Al、Ag、Cu等；

S2：形成覆盖第一金属层的栅介电层20，其中栅介电层20的材料为SiO₂、SiN_x、Al₂O₃、HfO₂、ZrO₂等；

S3：在栅介电层20上形成位于栅极21上方的沟道区30，其中沟道区30的材料可以为非晶硅、多晶硅活非晶金属氧化物(例如IGZO、ZnO、ITZO)；

S4：沉积第二金属层，对第二金属层图案化形成源极41和漏极42，源极41和漏极42分别位于沟道区30的两侧且均与沟道区30接触，其中第二金属层可以采用透明导电材料，例如ITO和FTO；第二金属层也可以采用金属材料：Mo、Cr、Au、Ti、Al、Ag、Cu等；

S5：形成覆盖沟道30和第二金属层的钝化层50，其中钝化层50的材料为SiO₂、SiN_x、Al₂O₃、HfO₂、ZrO₂等；

S6：形成覆盖钝化层50的平坦层60；

S7：形成位于平坦层60上且位于栅极21上的屏蔽电极70；

S8：形成覆盖屏蔽电极70和平坦层60上的绝缘层80，在绝缘层80上开设位于漏极42上的开孔(图未示)；

S9：形成位于开孔内且与漏极42接触的驱动电极90；

S10：在驱动电极90上沉积分立式疏水膜101(具体地，分立式疏水膜101采用旋涂的方法沉积在驱动电极90的表面)，这样形成表面具有分立式疏水膜101的AM-TFT阵列基板(有源矩阵薄膜晶体管阵列基板)；

S11：在上盖板200底部沉积疏水膜104，在上盖板200上开设穿过疏水膜104的开孔(图未)；

S14：底部具有疏水膜104的上盖板200和表面具有分立式疏水膜101的AM-TFT阵列基板成盒；

S14:液滴102和硅油103从上盖板200的开孔注入分立式疏水膜101和疏水膜104之间，液滴102和硅油103位于驱动电极90和上盖板200之间。

其中上盖板200为ITO玻璃。液滴102周围都是硅油103，液滴102和硅油103不相容，液滴102和硅油103单独存在。

通过上述步骤形成数字微流控芯片。

数字微流控芯片包括AM-TFT阵列基板(有源矩阵薄膜晶体管阵列基板)、位于AM-TFT阵列基板表面的分立式疏水膜101、上盖板200、位于上盖板200底部的疏水膜104以及注入在分立式疏水膜101和疏水膜104之间的液滴102和硅油103。

上盖板200和表AM-TFT阵列基板成盒时，上盖板200和AM-TFT阵列基板之间首先通过四个角落放置柱子(图未示)进行固定，然后采用硅胶(图未示)将上盖板200和AM-TFT阵列基板密封起来。柱子的形状为方形或者圆形，其高度为50到500微米之间。

如图2所示，AM-TFT阵列基板包括阵列设置的多个薄膜晶体管、覆盖多个薄膜晶体管的平坦层60、位于平坦层60上的且位于薄膜晶体管的栅极21上的屏蔽电极70、位于屏蔽电极70和平坦层60上的绝缘层80、位于绝缘层80上且穿过绝缘层80与薄膜晶体管的漏极42接触的驱动电极90。

AM-TFT阵列基板可以提高数字微流控芯片的工作电压，提高AM-TFT阵列基板的使用率并降低成本。

AM-TFT阵列用于数字微流控芯片的电压驱动，分立式疏水膜101作为数字微流控芯片的的介电层薄膜和疏水膜薄膜。

薄膜晶体管包括栅极21、覆盖栅极21的栅介电层20、位于栅介电层20上且位于栅极21上方的沟道区30、分别位于沟道区30两侧且均与沟道区30接触的源极41和漏极42以及钝化层50，钝化层50位于源极41和漏极42之间。

偏置漏极指的是漏极42与栅极21之间交叠区域L3变为无交叠区域L2，也就是漏极43和栅极21均投影到同一个平面时漏极43和栅极21之间存在间距L2，偏置漏极提高了薄膜晶体管的工作电压。

无交叠区域L2具有高电阻，薄膜晶体管工作时，可以分压，从而提高AM-TFT阵列的工作电压，L2的长度优先1～微米100微米之间。沟道区30的长度L2为沟道区30有效的沟道长度。

偏置漏极的薄膜晶体管(HVTFT)可以在低栅极电压下工作，其耐压性能可以通过偏置漏极的无交叠区域L2的长度来调节，可以获得较高的工作电压。

源极41和栅极21之间具有交叠区域L3，也就是说就是源极41和栅极21均投影到同一个平面时源极41和栅极21之间具有重叠区域的长度为L3。交叠区域L3在正常制造过程中，其长度越小，可以减小寄生电容。

如图3所示，分立式疏水膜101包括介电层薄膜1011和位于介电层薄膜1011上的疏水层薄膜1012。

介电层薄膜1011包括绝缘的高分子化合物或高分子与氧化物的复合层，起着绝缘层的作用，介电层薄膜1011位于疏水层薄膜1012与驱动电极90之间。

疏水层薄膜1012包括各种全氟化分子，包括Teflon、Cytop和Fluoropel等，起着疏水的作用，疏水层薄膜1012位于介电层薄膜1011的表面。

疏水膜104与疏水层薄膜1012的材料相同。

分立式疏水膜101和AM-TFT阵列基板是分立的且分别单独制造的，使用的时候将分立式疏水膜101直接贴合在AM-TFT阵列基板的驱动电极90上，上盖板200位于分立式疏水膜101上，使用完后，可以直接从AM-TFT阵列基板的表面上撕下来扔掉，下面的AM-TFT阵列基板可以重复使用。

分立式疏水膜101的制造方法如下：

S1：清洗硅片和吹硅片：依次采用丙酮、异丙醇和水超声清洗硅片并使用氮气吹干；

S2：在硅片表面旋涂聚乙烯醇树脂(PVA)作为牺牲层薄膜；

S3：在PVA表面沉积高分子化合物或高分子与氧化物的复合层作为介电层薄膜1011，例如Parylene C(聚氯代对二甲苯)薄膜或其与氧化物的叠层薄膜；

S4：在介电层薄膜1011表面贴金属框架，再将硅片浸渍到水溶液中，把Parylene C薄膜转移到固定的框架上，接着对介电层薄膜1011退火；

S5：采用spin-coating(旋转镀膜)的方法在介电层薄膜1011表面沉积氟化分子疏水膜。

其中步骤S3中高分子与氧化物的复合层作为介电层薄膜1011中的氧化物包括SiO2、Al2O3、HfO2和ZrO2等；介电层薄膜1011的厚度为500纳米～20微米。氟化高分子薄膜厚度为10纳米～100纳米。

本实用新型偏置漏极的AM-TFT阵列基板可以提高数字微流控芯片的工作电压，工作电压可以根据应用需求可调，提高了系统的通用性；分立式疏水膜用完可以直接撕下来扔掉、更换；本实用新型数字微流控芯片可以重复利用、节约成本。

以上所揭露的仅为本实用新型一种较佳实施例而已，当然不能以此来限定本实用新型之权利范围，本领域普通技术人员可以理解实现上述实施例的全部或部分流程，并依本实用新型权利要求所作的等同变化，仍属于实用新型所涵盖的范围。

Claims (10)

1.一种数字微流控芯片，其包括有源矩阵薄膜晶体管阵列基板，其特征在于，还包括位于所述有源矩阵薄膜晶体管阵列基板上的分立式疏水膜、上盖板、位于上盖板底部的疏水膜以及注入在所述分立式疏水膜和疏水膜之间的液滴和硅油；

所述有源矩阵薄膜晶体管阵列基板包括多个薄膜晶体管，所述薄膜晶体管包括栅极、覆盖所述栅极的栅介电层、位于所述栅介电层上且位于所述栅极上方的沟道区、分别位于所述沟道区两侧且均与所述沟道区接触的源极和漏极；所述漏极和栅极均投影到同一个平面时漏极和栅极之间存在间距。

2.根据权利要求1所述的数字微流控芯片，其特征在于，所述间距为1微米～100微米。

3.根据权利要求1所述的数字微流控芯片，其特征在于，所述源极和栅极均投影到同一个平面时，所述源极和栅极之间具有重叠区域。

4.根据权利要求1所述的数字微流控芯片，其特征在于，所述有源矩阵薄膜晶体管阵列基板还包括覆盖多个薄膜晶体管的平坦层、位于所述平坦层上的且所述栅极上的屏蔽电极、位于所述屏蔽电极和平坦层上的绝缘层、位于所述绝缘层上且穿过所述绝缘层与所述漏极接触的驱动电极，所述分立式疏水膜位于所述驱动电极上。

5.根据权利要求4所述的数字微流控芯片，其特征在于，所述分立式疏水膜和所述有源矩阵薄膜晶体管阵列基板是分立的且分别单独制造的。

6.根据权利要求1所述的数字微流控芯片，其特征在于，所述分立式疏水膜包括介电层薄膜和位于所述介电层薄膜上的疏水层薄膜。

7.根据权利要求6所述的数字微流控芯片，其特征在于，所述介电层薄膜包括绝缘的高分子化合物或高分子与氧化物的复合层。

8.根据权利要求6所述的数字微流控芯片，其特征在于，所述介电层薄膜的厚度为500纳米～20微米。

9.根据权利要求6所述的数字微流控芯片，其特征在于，所述疏水层薄膜为氟化分子疏水膜。

10.根据权利要求9所述的数字微流控芯片，其特征在于，所述氟化分子疏水膜的厚度为10～100纳米。

Images