CN215834235U - 接口芯片和显示设备 - Google Patents

Abstract

本实用新型实施例公开了一种接口芯片和一种显示设备。接口芯片例如包括：时钟数据恢复电路，用于电连接显示控制卡中的数据信号输出电路，以接收由所述数据信号输出电路输入的初始数据信号，对所述初始数据信号进行数据时钟恢复处理得到恢复数据信号和恢复时钟信号，以及对所述恢复时钟信号和所述恢复数据信号进行处理得到时钟信号和数据信号；驱动时序恢复电路，用于基于所述时钟信号对所述数据信号进行时序恢复处理得到恢复驱动信号，其中所述恢复驱动信号用于控制显示驱动芯片点亮显示单元阵列。本实用新型可以避免现有接收卡和LED模组之间的传输问题。

Description

接口芯片和显示设备

技术领域

本实用新型涉及显示技术领域，尤其涉及一种接口芯片和一种显示设备。

背景技术

LED显示屏因其成本低、功耗小、可视性高、组装自由等优点被应用到各种领域。常见的LED显示屏控制系统主要由视频源、发送卡、接收卡以及LED显示屏组成，一个LED显示屏一般由多个LED模组拼接而成。

目前，接收卡和显示屏的LED模组之间的连接是接收卡直接和LED模组上的驱动芯片连接，该连接方式导致接收卡和LED模组之间的传输存在很多问题，例如：EMC问题严重，很难做到较小的辐射；传输信号需占用接收卡中FPGA的大量IO管脚，由于FPGA的IO管脚数量有限，数据信号的扩展能力，数据带宽以及数据传输速率受限；此外，信号数量太多会影响接插件和线材的选型，无法降低成本。

因此，提供一种新的接收卡和LED模组的传输方案以避免前述现有接收卡和LED模组之间的传输问题是本实用新型亟待解决的技术问题。

实用新型内容

本实用新型实施例公开一种接口芯片和一种显示设备，可以避免前述现有接收卡和LED模组之间的传输问题，提高传输信号的EMC效果，降低接收卡中FPGA的IO管脚消耗，有利于提高数据传输带宽，以及降低接插件和线材的成本。

为了实现上述目的，本实用新型实施例公开一种接口芯片，包括：时钟数据恢复电路；以及驱动时序恢复电路，电连接所述时钟数据恢复电路；其中，所述时钟数据恢复电路用于电连接显示控制卡中的数据信号输出电路，以接收由所述数据信号输出电路输入的初始数据信号，对所述初始数据信号进行数据时钟恢复处理得到恢复数据信号和恢复时钟信号，以及对所述恢复时钟信号和所述恢复数据信号进行处理得到时钟信号和数据信号；所述驱动时序恢复电路用于基于所述时钟信号对所述数据信号进行时序恢复处理得到恢复驱动信号，其中所述恢复驱动信号用于控制显示驱动芯片点亮显示单元阵列。

以上通过设置接口芯片连接在显示驱动芯片和显示控制卡之间，且在接口芯片中设置时钟数据恢复电路和驱动时序恢复电路，时钟数据恢复电路直接电连接显示控制卡中的数据信号输出电路接收初始数据信号，由于初始数据信号采用差分形式传输，可以提高传输信号的EMC效果，提高信号传输质量，实现远距离传输，兼容性好，扩展性强；接口芯片通过时钟数据恢复电路直接电连接显示控制卡的数据信号输出电路，可以降低显示控制卡中数据信号输出电路例如FPGA的IO管脚消耗，有利于提高数据传输带宽，且信号数量减少使得不会影响接插件和线材的选型，从而降低接插件和线材的成本，可以避免现有相关技术在接收卡和LED模组之间使用成对的LVDS收发器的情况，避免使用LVDS收发器需要过采样可能产生的恢复时钟和恢复数据相位有偏差，甚至导致数据丢失的情况，从而可以解决现有接收卡和LED模组之间存在的传输问题。

在本实用新型的一个实施例中，所述时钟数据恢复电路，包括：数据时钟恢复模块，用于电连接所述数据信号输出电路，以接收所述初始数据信号，并对所述初始数据信号进行所述数据时钟恢复处理得到所述恢复数据信号和所述恢复时钟信号；以及恢复信号处理模块，电连接所述数据时钟恢复模块和所述驱动时序恢复电路，用于对所述恢复数据信号和所述恢复时钟信号进行串并转换得到所述时钟信号和串并转换后的恢复数据信号，以及基于所述时钟信号对所述串并转换后的恢复数据信号进行解析处理得到所述数据信号。

通过在时钟数据恢复电路中设置数据时钟恢复模块和恢复信号处理模块，可以直接连接显示控制卡的数据信号输出电路例如可编程逻辑器件以接收初始数据信号，从而可以大幅度地减少数据信号输出电路例如可编程逻辑器件的IO管脚消耗，且初始数据信号的质量高且稳定，可实现远距离传输，且有较好的EMC效果。

在本实用新型的一个实施例中，所述接口芯片还包括：级联输出电路，电连接所述时钟数据恢复电路和所述驱动时序恢复电路，用于接收所述数据信号，并将自身的所述数据信号输出至所述驱动时序恢复电路、以及将非自身的所述数据信号输出至级联的接口芯片中。

通过在接口芯片中设置级联输出电路，可以实现接口芯片的级联功能，增加接口芯片的应用场景。

在本实用新型的一个实施例中，所述接口芯片还包括：回传输入电路；级联输出电路，电连接所述时钟数据恢复电路、所述驱动时序恢复电路和所述回传输入电路；其中，所述级联输出电路用于接收所述数据信号，并将自身的所述数据信号输出至所述驱动时序恢复电路、以及将非自身的所述数据信号输出至所述回传输入电路，所述回传输入电路用于将接收的回传数据信号和非自身的所述数据信号进行组包后，输出级联回传数据信号经由所述级联输出电路输出至级联的接口芯片。

通过在接口芯片中设置回传输入电路和级联输出电路，可以实现接口芯片的级联和回传功能，增加接口芯片的应用场景。

在本实用新型的一个实施例中，所述级联输出电路，包括：计数单元；选择单元，电连接所述计数单元和所述驱动时序恢复电路；判断单元，电连接所述时钟数据恢复电路、所述计数单元和所述选择单元；其中，所述判断单元用于接收所述数据信号，并判定所述数据信号是否为非自身的所述数据信号，若为非自身的所述数据信号，则将非自身的所述数据信号输出，若为自身的所述数据信号，则由所述计数单元对自身的所述数据信号进行计数以控制所述选择单元从自身的所述数据信号中选取目标数据信号输出至所述驱动时序恢复电路。

在本实用新型的一个实施例中，所述接口芯片还包括：输出调整电路，电连接所述驱动时序恢复电路，用于对所述恢复驱动信号进行调整得到显示驱动信号输出至所述显示驱动芯片，以控制所述显示驱动芯片点亮所述显示单元阵列。

通过在接口芯片中设置输出调整电路，可以实现信号微调功能，从而使得接口芯片可以应对不同的传输环境，适用性更好。

在本实用新型的一个实施例中，所述驱动时序恢复电路，包括：时钟信号产生模块，电连接所述时钟数据恢复电路，用于接收所述时钟信号和所述数据信号中的时钟信号产生信息，并基于所述时钟信号产生信息和所述时钟信号生成灰度时钟信号和数据时钟信号；控制信号产生模块，电连接所述时钟数据恢复电路，用于接收所述时钟信号和所述数据信号中的控制信号产生信息，并基于所述控制信号产生信息和所述时钟信号生成锁存信号和译码信号；以及数据信号恢复模块，电连接所述时钟数据恢复电路，用于接收所述时钟信号和所述数据信号中的数据信号产生信息，并基于所述时钟信号和所述数据信号产生信息得到显示数据信号；其中，所述恢复驱动信号包括：所述灰度时钟信号、所述数据时钟信号、所述锁存信号、所述译码信号和所述显示数据信号。

通过在驱动时序恢复电路中设置时钟信号产生模块、控制信号产生模块和数据信号恢复模块，可以并行完成LED驱动信号例如类SPI信号和SPI信号的恢复工作，提高数据处理效率，可以适配于不同类型的显示驱动芯片，适用范围更广。

在本实用新型的一个实施例中，所述时钟信号产生模块，还用于：对所述灰度时钟信号和/或所述数据时钟信号进行相位调整；和/或接收时钟计数信息，以基于所述时钟计数信息调整所述灰度时钟信号的第一个时钟周期和最后一个时钟后期的脉宽；和/或接收采样模式信息，当所述采样模式信息表征当前采样模式为单沿采样模式时，将所述数据时钟信号作为数据采样时钟，当所述采样模式信息表征当前采样模式为双沿采样模式时，对所述数据时钟信号进行分频处理，将分频处理后的数据时钟信号作为所述数据采样时钟。

通过增加时钟信号产生模块对灰度时钟信号和/或数据时钟信号进行特殊处理的功能，由此扩展了接口芯片的功能，增加了接口芯片的适用场景。

在本实用新型的一个实施例中，所述输出调整电路，包括：延迟调整模块，电连接所述驱动时序恢复电路，用于根据第一控制指令对所述恢复驱动信号进行延迟调整得到并输出延迟调整信号；以及电流调节模块，电连接所述延迟调整模块，用于根据第二控制指令对所述延迟调整信号的电流强度进行调节得到并输出所述显示驱动信号至所述显示驱动芯片。

通过在输出调整电路中设置延迟调整模块和电流调节模块，可以实现信号的延迟微调功能和电流微调功能，从而接口芯片可以应对后级不同的传输环境，适用性强。

此外，本实用新型实施例公开一种显示设备，包括：前述任意一种接口芯片；显示驱动芯片，电连接所述接口芯片。

在本实用新型的一个实施例中，所述接口芯片的数量为多个，多个所述接口芯片级联连接，其中每个所述接口芯片连接至少一个所述显示驱动芯片。

上述技术方案可以具有如下优点或有益效果：

一方面，通过设置接口芯片连接在显示驱动芯片和显示控制卡之间，且在接口芯片中设置时钟数据恢复电路和驱动时序恢复电路，时钟数据恢复电路直接电连接显示控制卡中的数据信号输出电路接收初始数据信号，由于初始数据信号采用差分形式传输，可以提高传输信号的EMC效果，提高信号传输质量，实现远距离传输，兼容性好，扩展性强；接口芯片通过时钟数据恢复电路直接电连接显示控制卡的数据信号输出电路，可以降低显示控制卡中数据信号输出电路例如FPGA的IO管脚消耗，有利于提高数据传输带宽，且信号数量减少使得不会影响接插件和线材的选型，从而降低接插件和线材的成本，可以避免现有相关技术在接收卡和LED模组之间使用成对的LVDS收发器的情况，避免使用LVDS收发器需要过采样可能产生的恢复时钟和恢复数据相位有偏差，甚至导致数据丢失的情况，从而可以解决现有接收卡和LED模组之间存在的传输问题，降低显示设备例如显示模组的设计复杂度；

另一方面，通过在接口芯片中设置输出调整电路，实现了信号微调功能，从而使得接口芯片可以应对不同的传输环境，适用性更好；

再一方面，通过在接口芯片中设置级联输出电路，可以实现接口芯片的级联功能，进一步地，设置回传输入电路，可以实现数据回传功能，增加接口芯片的应用场景。

附图说明

为了更清楚地说明本实用新型实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型的一个实施例公开的显示设备的一种结构示意图。

图2为本实用新型的一个实施例公开的接口芯片的一种结构示意图。

图3为本实用新型的一个实施例公开的接口芯片的另一种结构示意图。

图4为本实用新型的一个实施例公开的接口芯片的再一种结构示意图。

图5为本实用新型的一个实施例公开的接口芯片的再一种结构示意图。

图6为本实用新型的一个实施例公开的接口芯片中时钟数据恢复电路的一种结构意图。

图7为本实用新型的一个实施例公开的接口芯片中驱动时序恢复电路和时钟数据恢复电路的一种连接示意图。

图8为本实用新型的一个实施例公开的接口芯片中控制信号产生模块的一种举例电路示意图。

图9为本实用新型的一个实施例公开的接口芯片中数据信号恢复模块的一种举例电路示意图。

图10为本实用新型的一个实施例公开的接口芯片中输出调整电路的一种结构示意图。

图11为本实用新型的一个实施例公开的接口芯片中延迟调整模块的一种举例电路示意图。

图12为本实用新型的一个实施例公开的接口芯片中级联输出电路的一种结构示意图。

图13为本实用新型的一个实施例公开的显示设备和显示控制卡的一种具体实施方式涉及的连接示意图。

图14为本实用新型的一个实施例公开的显示设备和显示控制卡的另一种具体实施方式涉及的连接示意图。

图15为本实用新型的一个实施例公开的显示设备和显示控制卡的再一种具体实施方式涉及的连接示意图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。需要说明的是，在不冲突的情况下，本实用新型中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来说明本实用新型。

需要说明的是，本实用新型的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应当理解这样使用的术语在适当情况下可以互换，以便这里描述的本实用新型实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其他步骤或单元。

还需要说明的是，本实用新型中多个实施例的划分仅是为了描述的方便，不应构成特别的限定，各种实施例中的特征在不矛盾的情况下可以相结合，相互引用。

参见图1，本实用新型的一个实施例公开了一种显示设备，例如为显示模组、显示灯板、或者为显示箱体，如图1所示，显示设备100例如包括：接口芯片10和显示驱动芯片20，其中，显示驱动芯片20电连接接口芯片10，显示驱动芯片20例如用于驱动点亮显示单元阵列，提到的显示单元阵列例如LED灯点阵列。

其中，提到的显示模组例如为LED模组，提到的显示灯板例如为LED灯板，提到的显示箱体例如为LED箱体。接口芯片10例如为ASIC(Application Specific IntegratedCircuits，专用集成电路)芯片。显示驱动芯片20可以为集成有行译码和列驱动的芯片、或者为独立的列驱动芯片，当显示驱动芯片20为独立的列驱动芯片时，显示设备100还需要设置行译码芯片。举例而言，列驱动芯片为74HC595芯片、SMT5026芯片，行译码芯片例如3-8译码器。

如图2所示，本实用新型的一个实施例公开的一种接口芯片10，例如包括：时钟数据恢复电路11和驱动时序恢复电路13。其中，驱动时序恢复电路13电连接时钟数据恢复电路11。

其中，时钟数据恢复电路11用于电连接显示控制卡中的数据信号输出电路，以接收由所述数据信号输出电路输入的初始数据信号，对所述初始数据信号进行数据时钟恢复处理得到恢复数据信号和恢复时钟信号，以及对所述恢复时钟信号和所述恢复数据信号进行处理得到时钟信号和数据信号。驱动时序恢复电路13用于基于所述时钟信号对所述数据信号进行时序恢复处理得到恢复驱动信号，其中所述恢复驱动信号用于控制显示驱动芯片点亮显示单元阵列。

其中，提到的显示控制卡例如为LED显示屏控制系统中的接收卡或者扫描卡，举例而言，显示控制卡除了包括数据信号输出电路之外，还包括电连接数据信号输出电路的存储器以及网口等器件。数据信号输出电路例如为可编程逻辑器件，可编程逻辑器件例如为FPGA(Field－Programmable Gate Array，现场可编程门阵列)、单片微型计算机(SingleChip Microcomputer)以及单片机；或者是其他具有一定的数据处理及运算能力的微处理器，比如ARM处理器和DSP处理器等。存储器例如为DDR存储器。本实用新型实施例不限制显示控制卡为LED显示屏控制系统中的接收卡或者扫描卡，其还可以为LED显示屏控制系统中的发送卡，或者为其他可以进行视频源处理并输出数据信号的设备。此外，本实施例不限制数据信号输出电路为可编程逻辑器件，其还可以为ASIC电路或者集成芯片。值得一提的是，本实施例不限制显示控制卡为一体结构，其还可以设置有Hub转接板。

其中，提到的初始数据信号例如为至少一对差分数据信号。差分数据信号例如为LVDS数据信号、mini-LVDS数据信号、HDMI数据信号等。提到的初始数据信号的信号内容例如包含：恢复驱动信号的产生信息，例如为类SPI信号的产生信息，或者为SPI信号的产生信息，或者为类SPI信号的产生信息和SPI信号的产生信息。举例而言，类SPI信号的产生信息例如包括：用于产生数据时钟信号DCLK和灰度时钟信号GCLK的时钟信号产生信息、用于产生锁存信号LAT和译码信号ABCDE的控制信号产生信息以及用于恢复RGB数据信号的RGB数据信号信息。SPI信号的产生信息例如为：用于产生SPI数据输入信号SPI_mosi、SPI数据输出信号SPI_miso、SPI时钟信号SPI_clk和SPI片选信号SPI_cs等的SPI信号产生信息。

其中，提到的恢复驱动信号可以理解为LED驱动信号，例如为TTL信号格式。举例而言，提到的恢复驱动信号例如为类SPI信号，包括：数据时钟信号DCLK、锁存信号LAT、灰度时钟信号GCLK、译码信号ABCDE和RGB数据信号等。或者，提到的恢复驱动信号例如为SPI信号，例如包括：SPI数据输入信号SPI_mosi、SPI数据输出信号SPI_miso、SPI时钟信号SPI_clk和SPI片选信号SPI_cs等。或者，提到的恢复驱动信号包括前述的类SPI信号和SPI信号，即包括：数据时钟信号DCLK、锁存信号LAT、灰度时钟信号GCLK、译码信号ABCDE、RGB数据信号、SPI数据输入信号SPI_mosi、SPI数据输出信号SPI_miso、SPI时钟信号SPI_clk和SPI片选信号SPI_cs。

以上通过设置接口芯片10连接在显示驱动芯片20和显示控制卡之间，且在接口芯片10中设置时钟数据恢复电路11和驱动时序恢复电路13，可以接收由显示控制卡的数据信号输出电路直接输出的初始数据信号以产生恢复驱动信号，从而可以避免现有接收卡和LED模组之间的传输问题，例如避免现有相关技术在接收卡和LED模组之间使用成对的LVDS收发器的情况，避免使用LVDS收发器需要过采样可能产生的恢复时钟和恢复数据相位有偏差，甚至导致数据丢失的情况，可以降低显示控制卡和显示设备例如显示模组之间的连接线材成本，提高显示控制卡和显示设备例如显示模组之间的信号传输质量，可实现远距离传输，提升信号传输的EMC效果，其中，初始数据信号例如为差分数据信号，由于差分信号的大带宽特点，一对差分数据信号可以传输的数据可以达到1Gbps，这样显示控制卡的数据信号输出电路例如FPGA只需要2个IO管脚就可以输出更多的数据内容，举例而言，前级数据传输最大可以支持30Mbps，所以估算可以传输33组DATA，如此可以节约31根数据信号，大大降低了FPGA的IO管脚使用个数，即降低显示控制卡中数据信号输出电路例如可编程逻辑器件的IO管脚消耗，有利于提高数据传输带宽，兼容性好，扩展性强，降低显示设备例如显示模组的设计复杂度。

进一步地，基于图2所示的接口芯片，如图3所示，接口芯片10例如还包括：输出调整电路15。输出调整电路15电连接驱动时序恢复电路13，用于对所述恢复驱动信号进行调整得到显示驱动信号输出至所述显示驱动芯片，以控制所述显示驱动芯片点亮所述显示单元阵列。

其中，提到的显示驱动信号同恢复驱动信号相同，例如为TTL信号格式，且两者包含的信号内容相同，其例如包括类SPI信号和/或SPI信号。

以上通过在接口芯片10中进一步设置输出调整电路15，实现了信号微调功能，从而使得接口芯片10可以应对不同的传输环境，适用性更好。

需要说明的是，当接口芯片10为图2所示的结构时，驱动时序恢复电路13可以直接连接显示驱动芯片20以输出恢复驱动信号至显示驱动芯片20，此时的恢复驱动信号直接控制显示驱动芯片20点亮显示单元阵列30。当接口芯片10为图3所示的结构时，驱动时序恢复电路13输出恢复驱动信号到输出调整电路15进行调整后输出显示驱动信号至显示驱动芯片20，此时的恢复驱动信号间接控制显示驱动芯片20点亮显示单元阵列30。

在本实用新型的其他实施例中，如图4所示，接口芯片10例如还包括：级联输出电路17，电连接时钟数据恢复电路11和驱动时序恢复电路13，用于接收所述数据信号，并将自身的所述数据信号输出至所述驱动时序恢复电路、以及将非自身的所述数据信号输出至级联的接口芯片中。

其中，提到的级联的接口芯片的结构同接口芯片10的结构相同。此处可以理解为，接口芯片10接收的初始数据信号例如为一对差分数据信号，其包含多个数据包，其中这多个数据包可以仅为自身所需的数据，也可以包含其他接口芯片所需的数据，级联输出电路17可以识别出自身所需的数据以及非自身所需的数据，然后将自身所需的数据留下以及非自身所需的数据输出，其中级联输出电路17例如通过识别包头的标识码来确认是否为自身数据，当标识码与自身标识码相同时，为自身所需的数据，当标识码与自身标识码不同时，为非自身所需的数据。

通过在接口芯片10中设置级联输出电路17，可以实现接口芯片的级联功能，增加接口芯片的应用场景。

在本实用新型的其他实施例中，如图5所示，接口芯片10例如还包括：级联输出电路17和回传输入电路19。其中级联输出电路17电连接时钟数据恢复电路11、驱动时序恢复电路13和回传输入电路19，级联输出电路17用于接收所述数据信号，并将自身的所述数据信号输出至所述驱动时序恢复电路13、以及将非自身的所述数据信号输出至所述回传输入电路19，回传输入电路19用于将接收的回传数据信号和非自身的所述数据信号进行组包后，输出级联回传数据信号经由所述级联输出电路输出至级联的接口芯片。

其中，提到的回传数据信号例如以TTL信号形式传输，例如包括显示驱动芯片输入的点检数据、回传数据和状态信息、传感器输入的传感器数据以及监控电路输入的监控信息等。其中，提到的点检数据例如为显示单元阵列的点检结果对应的数据，例如包括：灯点的坏点信息等。提到的状态信息例如为显示单元阵列的状态，例如包括：开路信息以及短路信息等。提到的回传数据例如包括导通电压值等信息。提到的传感器数据可以理解为显示设备例如显示模组还设置有传感器电路，例如包括温度传感器、湿度传感器、烟雾传感器、和/或电压传感器等其他类型传感器产生对应的传感器数据至接口芯片。提到的监控信息例如包括监控电路监控显示驱动芯片和显示单元阵列所产生的监控信息。提到的级联回传数据信号例如为至少一对差分信号，举例而言为至少一对LVDS信号、mini-LVDS信号、或者HDMI信号等。

通过在接口芯片10中设置回传输入电路19和级联输出电路17，可以实现接口芯片的级联和回传功能，增加接口芯片的应用场景。

需要说明的是，图4和图5所示的接口芯片10均在图2所示的接口芯片的基础上设置，在本实用新型不以此为限，前述提及的级联输出电路17、或者回传输入电路19和级联输出电路17也可以在图3所示的接口芯片的基础上设置。

此外，在本实用新型的其他实施例中，接口芯片10也可以仅实现回传功能，即在图2或者图3所示的接口芯片的基础上，仅增加回传输入电路19，用于将接收的回传数据信号输出。

在本实用新型的一个实施例中，如图6所示，在前述实施例公开的接口芯片10中，时钟数据恢复电路11例如包括：数据时钟恢复模块111和恢复信号处理模块113。

其中，数据时钟恢复模块111用于电连接所述数据信号输出电路，以接收所述初始数据信号，并对所述初始数据信号进行所述数据时钟恢复处理得到所述恢复数据信号和所述恢复时钟信号。恢复信号处理模块113电连接数据时钟恢复模块111和驱动时序恢复电路13，用于对所述恢复数据信号和所述恢复时钟信号进行串并转换得到所述时钟信号和串并转换后的恢复数据信号，以及基于所述时钟信号对所述串并转换后的恢复数据信号进行解析处理得到所述数据信号。

通过在时钟数据恢复电路11中设置数据时钟恢复模块111和恢复信号处理模块113，可以直接连接显示控制卡的数据信号输出电路例如可编程逻辑器件以接收初始数据信号，从而可以避免现有接收卡和LED模组之间的传输问题，例如初始数据信号为差分数据信号，由此大幅度地减少数据信号输出电路例如可编程逻辑器件的IO管脚消耗，且初始数据信号的质量高且稳定，可实现远距离传输，且有较好的EMC效果。

其中，数据时钟恢复模块111即为CDR(clock data recovery)模块，CDR模块可以理解为采用CDR技术的电路。举例而言，数据时钟恢复模块111例如包括：接收初始数据信号的增益单元、连接增益单元的鉴相器和鉴频器、连接鉴相器和鉴频器的滤波器以及连接滤波器的压控振荡器(VOC)，此外压控振荡器还连接增益单元，压控振荡器可以输出恢复时钟信号，增益单元可以输出恢复数据信号。其中，恢复时钟信号和恢复数据信号例如以差分信号形式传输。其中，提到的增益单元为可以实现信号增强功能的现有电路结构。值得一提的是，本实施例并不限制数据时钟恢复模块111的具体化结构，现有的CDR电路可以实现对初始数据信号进行数据恢复处理得到恢复数据信号以及恢复时钟信号均适用于本实施例。

举例而言，恢复信号处理模块113例如包括串并转换单元以及数据识别解码单元。

其中所述串并转换单元例如包括：移位寄存器，以将恢复数据信号转换为串并转换后的恢复数据信号即并行数据信号以及将恢复时钟信号转换为时钟信号即并行时钟信号。值得一提的是，本实施例并不限制串并转换单元的具体化结构，现有的电路可以实现串并转换功能均适用于本实施例，举例而言，串并转换单元还可以包括多个串联的延迟单元以及与每个延迟单元串联的D型触发器，其中延迟单元为现有可以实现时间延迟的电路。

其中，所述数据识别解码单元例如用于基于所述时钟信号对所述串并转换后的恢复数据信号进行识别以得到识别数据信号，以及基于所述时钟信号对所述识别数据信号进行解码处理得到所述数据信号，即前述提及的解析处理例如包括识别和解码。举例而言，数据识别解码单元例如是通过特定的8B/10B编码序列准确匹配到并行数据信号的起始位置以及结束位置等信息，从而将并行数据信号对齐后进行8B/10B解码处理。

在本实用新型的一个实施例中，如图7所示，在前述实施例公开的接口芯片10中，驱动时序恢复电路13例如包括：时钟信号产生模块131、控制信号产生模块133和数据信号恢复模块135。

其中，时钟信号产生模块131电连接时钟数据恢复电路11，用于接收所述时钟信号和所述数据信号中的时钟信号产生信息，并基于所述时钟信号产生信息和所述时钟信号生成灰度时钟信号和数据时钟信号。控制信号产生模块133电连接时钟数据恢复电路11，用于接收所述时钟信号和所述数据信号中的控制信号产生信息，并基于所述控制信号产生信息和所述时钟信号生成锁存信号和译码信号。数据信号恢复模块135电连接时钟数据恢复电路12，用于接收所述时钟信号和所述数据信号中的数据信号产生信息，并基于所述时钟信号和所述数据信号产生信息得到显示数据信号。其中，所述恢复驱动信号包括：所述灰度时钟信号、所述数据时钟信号、所述锁存信号、所述译码信号和所述显示数据信号。

其中，提到的时钟信号产生信息例如包括：灰度时钟信号产生信息GCLK_EN和数据时钟信号产生信息DCLK_EN。提到的控制信号产生信息例如包括：锁存信号产生信息DIN、译码信号A产生信息、译码信号B产生信息、译码信号C产生信息、译码信号D产生信息和译码信号E产生信息。提到的数据信号产生信息例如为RGB信号信息和/或SPI信号产生信息，对应地，提到的显示数据信号例如为RGB信号和/或SPI信号。其中RGB信号产生信息例如为灰度数据内容，SPI信号产生信息例如为：校正数据产生信息、控制信号产生信息或者交互信号产生信息等，即SPI信号例如为校正数据、控制信号以及交互信号等。前述提及的各种信号产生信息可以理解为指示在什么时刻产生上升沿以及什么时刻产生下降沿等内容从而产生相对应的信号。

举例而言，时钟信号产生模块131例如包括：分频倍频单元、连接分频倍频单元的多路选择器以及连接多路选择器的门控单元，其中，分频倍频单元的输入端连接时钟数据恢复电路11以接收输入的时钟信号，并对时钟信号进行分频倍频处理得到多个时钟信号输出至多路选择器，多路选择器从多个时钟信号中选取目标时钟信号输出到门控单元的时钟输入端，门控单元的数据输入端连接时钟数据恢复电路11以接收时钟信号产生信息例如数据时钟信号产生信息DCLK_EN(表征数据时钟信号的打开时段)和/或灰度时钟信号产生信息GCLK_EN(表征灰度时钟信号的打开时段)，从而门控单元可以产生数据时钟信号DCLK和/或灰度时钟信号GCLK。其中，分频倍频单元例如包括分频器和倍频器。门控单元例如包括与门。

此外，时钟信号产生模块131还用于对所述灰度时钟信号和/或所述数据时钟信号进行相位调整。举例而言，以对数据时钟信号进行相位调整为例，时钟信号产生模块131例如在所述多个时钟信号中选取第二目标时钟信号，以及对所述数据时钟信号进行分频处理得到分频处理后的数据时钟信号，并基于所述第二目标时钟信号对所述分频处理后的数据时钟信号进行寄存处理，得到相位调整后的数据时钟信号。其中，提到的第二目标时钟信号例如为分频倍频单元输出的最高频率的时钟信号。对恢复时钟信号进行相位调整同前述相同，在此不再赘述。本实用新型公开的时钟信号产生模块131可以实现对驱动时钟信号进行相位调整，适用范围更广。

此外，时钟信号产生模块131还用于接收时钟计数信息，以基于所述时钟计数信息调整所述灰度时钟信号的第一个时钟周期和最后一个时钟后期的脉宽。此处可以理解为，通过时钟计数信息控制第一个时钟周期和最后一个时钟周期所包含的灰度时钟信号的个数，从而可以脉宽调制，此处涉及的时钟计数信息例如为配置寄存器得到。本实用新型公开的时钟信号产生模块131可以实现灰度时钟脉宽调制，适用范围更广。

此外，时钟信号产生模块131还用于接收采样模式信息，当所述采样模式信息表征当前采样模式为单沿采样模式时，将所述数据时钟信号作为数据采样时钟，当所述采样模式信息表征当前采样模式为双沿采样模式时，对所述数据时钟信号进行分频处理，将分频处理后的数据时钟信号作为所述数据采样时钟。其中，提到的分频处理例如为二分频处理。本实用新型公开的时钟信号产生模块131可以实现采样模式的配置，适用范围更广。

此处值得一提的是，本实用新型实施例不限制时钟信号产生模块131同时兼具前述功能，时钟信号产生模块131可以具有前述任意一种功能或者任意功能的组合。

举例而言，如图8所示，控制信号产生模块133例如包括：多路选择器MUX、计数器和D类型触发器DFF，多路选择器MUX的输入端连接时钟数据恢复电路11以接收锁存信号产生信息DIN[0]-DIN[3]，多路选择器MUX的输出端连接DFF寄存器的数据输入端D，计数器的输入端连接时钟数据恢复电路11以接收时钟信号SCLK，计数器的输出端连接多路选择器MUX的控制端，计数器对时钟信号SCLK进行计数输出计数信号到多路选择器MUX，多路选择器MUX根据计数信号从锁存信号产生信息DIN[0]-DIN[3]选取一个输出，例如计数信号为0时选择DIN[0]输出，计数信号为1时选择DIN[1]输出，以此类推；DFF寄存器的时钟输入端CK连接时钟数据恢复电路11以接收时钟信号SCLK，从而DFF寄存器基于时钟信号和锁存信号产生信息可以产生锁存信号LAT。当产生译码信号时，仅需将图8中锁存信号产生信息更换为对应的译码信号产生信息即可。

举例而言，如图9所示，数据信号恢复模块135例如包括：计数器、比较器、多路选择器MUX和D类型触发器DFF，其中，计数器的输入端连接时钟数据恢复电路11以接收时钟信号SCLK，计数器的输出端连接比较器的输入端，计数器对时钟信号SCLK进行计数输出计数信号到比较器，比较器的另一输入端连接时钟数据恢复电路11以接收RGB信号信息中的相位信息PHASE，比较器的输出端连接多路选择器MUX的控制端，比较器将相位信息PHASE和计数信号进行比较输出比较信号到多路选择器MUX，当两者相同时，输出比较信号“1”，当两者不相同时，输出比较信号“0”，多路选择器的输入端连接时钟数据恢复电路11以接收RGB信号信息RGB_DATA[2:0]，多路选择器的输出端连接DFF寄存器的数据输入端D，多路选择器MUX接收比较信号为“1”时，将输入的RGB_DATA[2:0]输出至DFF寄存器，DFF寄存器的时钟输入端CK连接时钟数据恢复电路11以接收时钟信号SCLK，从而DFF寄存器根据时钟信号SCLK和RGB_DATA[2:0]生成RGB数据信号TTL_RGB[2:0]，DFF的输出端Q用于输出RGB数据信号TTL_RGB[2:0]，多路选择器MUX还会接收DFF寄存器输出的RGB数据信号TTL_RGB[2:0]，当多路选择器MUX接收比较信号为“0”时，将RGB数据信号TTL_RGB[2:0]输出至DFF寄存器，从而DFF寄存器保持RGB数据信号TTL_RGB[2:0]的输出。此处可以理解为，当计数信号等于相位信息PHASE时，更新RGB数据信号，否则保持RGB数据信号。前述说明以数据信号恢复模块135产生显示数据信号为RGB数据信号为例，当显示数据信号为SPI信号时，仅需将图9中RGB_DATA[2:0]更换为对应的SPI信号产生信息以及将相位信息PHASE更换为SPI信号的相位信息即可。

值得一提的是，本实施例不限制时钟信号产生模块131、控制信号产生模块133和数据信号恢复模块135的具体化结构，其他电路结构可以实现基于时钟信号产生信息和时钟信号生成灰度时钟信号和数据时钟信号均适用于时钟信号产生模块131，其他电路结构可以实现基于控制信号产生信息和时钟信号生成锁存信号和译码信号均适用于控制信号产生模块133，以及其他电路结构可以实现基于时钟信号和数据信号产生信息例如包括RGB信号信息和/或SPI信号产生信息恢复得到显示数据信号例如包括RGB数据信号和/或SPI信号均适用于数据信号恢复模块135。

以上通过在驱动时序恢复电路13中设置时钟信号产生模131、控制信号产生模块133和数据信号恢复模块135，可以并行完成LED驱动信号例如类SPI信号和/或SPI信号，包括灰度时钟信号、数据时钟信号、锁存信号、译码信号以及显示数据信号的恢复工作，提高数据处理效率，可以适配于不同类型的显示驱动芯片，适用范围更广。

当然，在本实用新型的其他实施例中，驱动时序恢复电路13也可以仅产生SPI信号，即可以仅包含前述提及的数据信号恢复模块135来恢复SPI信号。

在本实用新型的一个实施例中，如图10所示，前述实施例公开的接口芯片10中输出调整电路15例如包括：延迟调整模块151和电流调节模块153。

其中，延迟调整模块151连接驱动时序恢复电路13，用于根据第一控制指令对所述恢复驱动信号进行延迟调整得到并输出延迟调整信号。电流调节模块153连接延迟调整模块151，用于根据第二控制指令对所述延迟调整信号的电流强度进行调节得到并输出所述显示驱动信号至所述显示驱动芯片。

其中，提到的第一控制指令和第二控制指令可以理解为通过配置寄存器下发的指令。延迟调整信号与恢复驱动信号的类型相同，只是个别信号进行了延迟处理。举例而言，前述提及的延迟驱动信号例如包括：类SPI信号：数据时钟信号DCLK、锁存信号LAT、灰度时钟信号GCLK、译码信号ABCDE、RGB数据信号；和/或SPI信号：SPI数据输入信号SPI_mosi、SPI数据输出信号SPI_miso、SPI时钟信号SPI_clk和SPI片选信号SPI_cs。

其中，提到的对恢复驱动信号进行延迟调整可以理解为对数据时钟信号DCLK、锁存信号LAT、灰度时钟信号GCLK、译码信号ABCDE、RGB数据信号、SPI数据输入信号SPI_mosi、SPI数据输出信号SPI_miso、SPI时钟信号SPI_clk和SPI片选信号SPI_cs中的至少一者进行延迟调整。

其中，提到的对延迟调整信号的电流强度进行调节可以理解为对数据时钟信号DCLK、锁存信号LAT、灰度时钟信号GCLK、译码信号ABCDE、RGB数据信号、SPI数据输入信号SPI_mosi、SPI数据输出信号SPI_miso、SPI时钟信号SPI_clk和SPI片选信号SPI_cs中的至少一者的电流强度进行调节。

需要说明的是，当恢复驱动信号不需要延迟调整但需要进行电流强度调节时，延迟调整模块可以不工作，直接将恢复驱动信号作为延迟调整信号输出到电流调节模块中；当恢复驱动信号需要延迟调整但是不需要电流强度调节时，延迟调节模块工作，对恢复驱动信号中需要进行延迟调整的信号进行延迟后得到延迟调整信号，电流调节模块不工作，直接将延迟调整信号作为显示驱动信号输出；当恢复驱动信号既不需要延迟调整也不需要电流强度调节时，延迟调整模块和电流调节模块可以均不工作，即延迟调整模块将恢复驱动信号作为延迟调整信号输出，电流调节模块将延迟调整信号作为显示驱动信号直接输出。

举例而言，在正常情况下译码信号A和译码信号B同时输出，但是由于外部PCB走线问题，导致译码信号A快于译码信号B，这时为了实现同时输出，延迟调整模块151根据第一控制指令对译码信号A进行延迟调整直至与译码信号B同时输出。如图11所示，延迟调整模块151例如包括对应每个信号的延迟调整单元，延迟调整单元例如由多个级联的D类型触发器DFF以及连接每个D类型触发器DFF的输出端Q的多路选择器MUX组成，每个D类型触发器可以实现固定时间的延迟例如0.1us，第一控制指令告知多路选择器MUX将第三级D类型触发器的输出作为输出信号，则译码信号A进入第一至第三级D类型触发器实现0.3us延迟，多路选择器基于第一控制指令将第三级D类型触发器的输出信号作为延迟调整后的译码信号SDOUT输出。

举例而言，信号在传输过程中会存在损耗导致信号减弱，为了提高信号的抗干扰能力，电流调节模块153可以对信号电流进行增强，电流调节模块153例如包括：对应多个信号的多个调节单元，每个调节单元例如包括多个电流源和与每个电流源分别连接的开关元件，通过第二控制指令控制开关元件的开闭从而该调节单元接收的信号的电流强度的调节。

以上通过在输出调整电路15中设置延迟调整模块151和电流调节模块153，可以实现信号的延迟微调功能和电流微调功能，从而接口芯片10可以应对后级不同的传输环境，适用性强。

在本实用新型的其他实施例中，如图12所示，前述实施例公开的接口芯片10中级联输出电路17例如包括：计数单元171、选择单元173以及判断单元175。其中，选择单元173电连接计数单元171和驱动时序恢复电路13，判断单元175电连接时钟数据恢复电路11、计数单元171和选择单元173。其中，判断单元175用于接收所述数据信号，并判定所述数据信号是否为非自身的所述数据信号，若为非自身的所述数据信号，则将非自身的所述数据信号输出，若为自身的所述数据信号，则由计数单元171对自身的所述数据信号进行计数以控制选择单元173从自身的所述数据信号中选取目标数据信号输出至所述驱动时序恢复电路13。

其中，当接口芯片10只实现级联功能时，判断单元175将非自身的所述数据信号输出至级联的接口芯片中；当接口芯片10实现级联回传功能时，判断单元175将非自身的所述数据信号输出至回传输入电路19中。

其中，数据信号例如为多个数据包，判断单元175通过逐个识别数据包头的标识码来确认是否为自身数据，当标识码与自身标识码相同时，为自身所需的数据，当标识码与自身标识码不同时，为非自身所需的数据，将非自身所需的数据直接输出，对于自身所需的数据而言，计数单元171开始对自身的数据信号即自身的数据包从头开始进行计数，计数至包头数据结束后告知选择单元173，选择单元173从判断单元175读取去除包头数据的部分作为目标数据信号输出至驱动时序恢复电路13。

计数单元171例如包括计数器。判断单元175例如为现有电路结构，举例而言例如包括：触发器、比较器和时序电路等。选择单元173例如包括多路选择器。需要说明的是，本实施例并不限制级联输出电路17的具体化结构，其他可以实现前述级联输出功能的电路结构均适用于级联输出电路17。

在本实用新型的其他实施例中，前述实施例公开的接口芯片10中回传输入电路19例如包括：计数器和连接计数器的多路选择器，多路选择器的输入端分别接收回传数据信号、非自身的数据信号、包头数据和包尾数据，从而计数器和多路选择器配合可以实现对回传数据信号和非自身的数据信号的组包处理，即增加包头和包尾完成打包过程。

值得一提的是，本实施例不限制回传输入电路19的具体化结构，其他电路可以实现数据组包功能均适用于回传输入电路19。

需要说明的是，前述实施例提及的接口芯片10实现级联功能、级联和回传功能或者回传功能，接口芯片10输出的信号例如为差分信号，差分信号例如为LVDS信号、mini-LVDS信号或者HDMI信号等，从而可以避免现有相关技术需要增加一对LVDS收发器才能实现级联或数据回传的情况，降低成本的同时也简化了板级配套方案，具有更好的应用性。

在本实用新型的一个具体实施方式中，如图13所示，显示设备例如为显示模组，包括多个级联的接口芯片10，显示驱动芯片20的数量也为多个，且每个接口芯片10连接一个显示驱动芯片20，多个显示驱动芯片20例如电连接显示单元阵列。其中，位于第一级的接口芯片10连接显示控制卡的数据信号输出电路例如FPGA，以接收输入的初始数据信号以及输出前述提及的非自身的数据信号至级联的接口芯片10，其他级联的接口芯片10同样输出非自身的数据信号至下一级的接口芯片10，从而实现级联功能。

在本实用新型的一个具体实施方式中，位于第一级的接口芯片10输出回传数据信号至级联的接口芯片10，其他级联的接口芯片10同样输出回传数据信号至级联的接口芯片10，位于最后一级的接口芯片10可以连接显示控制卡的数据信号输出电路例如FPGA以输出级联的多个接口芯片10各自的回传数据信号，从而实现回传功能。

在本实用新型的另一个具体实施方式中，位于第一级的接口芯片10可以输出前述提及的级联回传数据信号至级联的接口芯片10，其他级联的接口芯片10同样可以输出前述提及的级联回传数据信号至级联的接口芯片10，位于最后一级的接口芯片10连接显示控制卡的数据信号输出电路例如FPGA可以将级联的多个接口芯片10各自的级联回传数据信号一起组包输出至数据信号输出电路例如FPGA，从而完成级联回传功能。

需要说明的是，本实施例不限制多个接口芯片10实现相同的功能，例如位于第一级的接口芯片10可以实现级联功能，位于第二级的接口芯片可以实现级联回传功能，位于最后一级的接口芯片实现回传功能等。

当然本实用新型并不限制单个接口芯片10连接的显示驱动芯片20的数量，如图14所示，单个接口芯片10例如连接一串显示驱动芯片20，举例而言，一串显示驱动芯片20包括三个显示驱动芯片。

进一步地，显示设备中多个接口芯片10所连接的显示驱动芯片20的数量也可以不相同，举例而言，如图15所示，第一级接口芯片连接两串显示驱动芯片20，每串显示驱动芯片包括三个显示驱动芯片20，其他级接口芯片10连接一串显示驱动芯片20。

此外，前述提到的接口芯片10例如还包括印刷电路板，印刷电路板为PCB电路板，时钟数据恢复电路11和驱动时序恢复电路13均设置在同一块印刷电路板上。

进一步地，时钟数据恢复电路11、驱动时序恢复电路13和输出调整电路15均设置在同一块印刷电路板上。

进一步地，时钟数据恢复电路11、驱动时序恢复电路13、输出调整电路15和级联输出电路17均设置在同一块印刷电路板上。

进一步地，时钟数据恢复电路11、驱动时序恢复电路13、输出调整电路15、级联输出电路17和回传输入电路19均设置在同一块印刷电路板上。

进一步地，接口芯片10和显示驱动芯片20例如位于同一个所述印刷电路板，由此增加了显示设备例如显示模组的集成性，利于显示设备例如显示模组的小型化。

综上所述，在本实用新型前述实施例中，通过设置接口芯片连接在显示驱动芯片和显示控制卡之间，且在接口芯片中设置时钟数据恢复电路和驱动时序恢复电路，时钟数据恢复电路直接连接显示控制卡的数据信号输出电路接收初始数据信号以产生恢复驱动信号，从而可以避免现有接收卡和LED模组之间的传输问题，例如由于初始数据信号采用差分形式传输，可以提高传输信号的EMC效果，提高信号传输质量，实现远距离传输，兼容性好，扩展性强；接口芯片通过时钟数据恢复电路直接电连接显示控制卡的数据信号输出电路，可以降低显示控制卡中数据信号输出电路例如FPGA的IO管脚消耗，有利于提高数据传输带宽，且信号数量减少使得不会影响接插件和线材的选型，从而降低接插件和线材的成本；可以避免现有相关技术在接收卡和LED模组之间使用成对的LVDS收发器的情况，避免使用LVDS收发器需要过采样可能产生的恢复时钟和恢复数据相位有偏差，甚至导致数据丢失的情况；可以降低显示设备例如显示模组的设计复杂度；此外，通过在接口芯片中设置输出调整电路，实现了信号微调功能，从而使得接口芯片可以应对不同的传输环境，适用性更好；再者，通过在接口芯片中设置级联输出电路，可以实现接口芯片的级联功能，进一步地，设置回传输入电路，可以实现数据回传功能，增加接口芯片的应用场景。

在本实用新型所提供的几个实施例中，应该理解到，所揭露的系统和装置，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多路单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多路网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

最后应说明的是：以上实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的精神和范围。

Claims (11)

1.一种接口芯片，其特征在于，包括：

时钟数据恢复电路；以及

驱动时序恢复电路，电连接所述时钟数据恢复电路；

其中，所述时钟数据恢复电路用于电连接显示控制卡中的数据信号输出电路，以接收由所述数据信号输出电路输入的初始数据信号，对所述初始数据信号进行数据时钟恢复处理得到恢复数据信号和恢复时钟信号，以及对所述恢复时钟信号和所述恢复数据信号进行处理得到时钟信号和数据信号；

所述驱动时序恢复电路用于基于所述时钟信号对所述数据信号进行时序恢复处理得到恢复驱动信号，其中所述恢复驱动信号用于控制显示驱动芯片点亮显示单元阵列。

2.根据权利要求1所述的接口芯片，其特征在于，所述时钟数据恢复电路，包括：

数据时钟恢复模块，用于电连接所述数据信号输出电路，以接收所述初始数据信号，并对所述初始数据信号进行所述数据时钟恢复处理得到所述恢复数据信号和所述恢复时钟信号；以及

恢复信号处理模块，电连接所述数据时钟恢复模块和所述驱动时序恢复电路，用于对所述恢复数据信号和所述恢复时钟信号进行串并转换得到所述时钟信号和串并转换后的恢复数据信号，以及基于所述时钟信号对所述串并转换后的恢复数据信号进行解析处理得到所述数据信号。

3.根据权利要求1或2所述的接口芯片，其特征在于，还包括：

级联输出电路，电连接所述时钟数据恢复电路和所述驱动时序恢复电路，用于接收所述数据信号，并将自身的所述数据信号输出至所述驱动时序恢复电路、以及将非自身的所述数据信号输出至级联的接口芯片中。

4.根据权利要求1或2所述的接口芯片，其特征在于，还包括：

回传输入电路；

级联输出电路，电连接所述时钟数据恢复电路、所述驱动时序恢复电路和所述回传输入电路；

其中，所述级联输出电路用于接收所述数据信号，并将自身的所述数据信号输出至所述驱动时序恢复电路、以及将非自身的所述数据信号输出至所述回传输入电路，所述回传输入电路用于将接收的回传数据信号和非自身的所述数据信号进行组包后，输出级联回传数据信号经由所述级联输出电路输出至级联的接口芯片。

5.根据权利要求3或4所述的接口芯片，其特征在于，所述级联输出电路，包括：

计数单元；

选择单元，电连接所述计数单元和所述驱动时序恢复电路；

判断单元，电连接所述时钟数据恢复电路、所述计数单元和所述选择单元；

其中，所述判断单元用于接收所述数据信号，并判定所述数据信号是否为非自身的所述数据信号，若为非自身的所述数据信号，则将非自身的所述数据信号输出，若为自身的所述数据信号，则由所述计数单元对自身的所述数据信号进行计数以控制所述选择单元从自身的所述数据信号中选取目标数据信号输出至所述驱动时序恢复电路。

6.根据权利要求1所述的接口芯片，其特征在于，还包括：

输出调整电路，电连接所述驱动时序恢复电路，用于对所述恢复驱动信号进行调整得到显示驱动信号输出至所述显示驱动芯片，以控制所述显示驱动芯片点亮所述显示单元阵列。

7.根据权利要求1所述的接口芯片，其特征在于，所述驱动时序恢复电路，包括：

时钟信号产生模块，电连接所述时钟数据恢复电路，用于接收所述时钟信号和所述数据信号中的时钟信号产生信息，并基于所述时钟信号产生信息和所述时钟信号生成灰度时钟信号和数据时钟信号；

控制信号产生模块，电连接所述时钟数据恢复电路，用于接收所述时钟信号和所述数据信号中的控制信号产生信息，并基于所述控制信号产生信息和所述时钟信号生成锁存信号和译码信号；以及

数据信号恢复模块，电连接所述时钟数据恢复电路，用于接收所述时钟信号和所述数据信号中的数据信号产生信息，并基于所述时钟信号和所述数据信号产生信息得到显示数据信号；其中，所述恢复驱动信号包括：所述灰度时钟信号、所述数据时钟信号、所述锁存信号、所述译码信号和所述显示数据信号。

8.根据权利要求7所述的接口芯片，其特征在于，所述时钟信号产生模块，还用于：

对所述灰度时钟信号和/或所述数据时钟信号进行相位调整；和/或

接收时钟计数信息，以基于所述时钟计数信息调整所述灰度时钟信号的第一个时钟周期和最后一个时钟后期的脉宽；和/或

接收采样模式信息，当所述采样模式信息表征当前采样模式为单沿采样模式时，将所述数据时钟信号作为数据采样时钟，当所述采样模式信息表征当前采样模式为双沿采样模式时，对所述数据时钟信号进行分频处理，将分频处理后的数据时钟信号作为所述数据采样时钟。

9.根据权利要求6所述的接口芯片，其特征在于，所述输出调整电路，包括：

延迟调整模块，电连接所述驱动时序恢复电路，用于根据第一控制指令对所述恢复驱动信号进行延迟调整得到并输出延迟调整信号；以及

电流调节模块，电连接所述延迟调整模块，用于根据第二控制指令对所述延迟调整信号的电流强度进行调节得到并输出所述显示驱动信号至所述显示驱动芯片。

10.一种显示设备，其特征在于，包括：

权利要求1-9中任意一项所述的接口芯片；

显示驱动芯片，电连接所述接口芯片。

11.根据权利要求10所述的显示设备，其特征在于，所述接口芯片的数量为多个，多个所述接口芯片级联连接，其中每个所述接口芯片连接至少一个所述显示驱动芯片。

Images