CN215773071U - 一种用于改进谐波的射频开关电路 - Google Patents

Abstract

本实用新型公开了一种用于改进谐波的射频开关电路，涉及射频集成电路技术领域。本实用新型包括：串联支路模块：包括2N个第一开关晶体管、第一源漏电阻、栅极偏置电阻、体区偏置电阻，2N‑1个第一栅极串联电阻、体区串联电阻，一个第一栅极公共端电阻、体区公共端电阻；并联支路模块：包括2M个第二开关晶体管、偏置晶体管、第二源漏电阻、第二栅极偏置电阻，2M‑1个第二栅极串联电阻以及1个第二栅极公共端电阻。本实用新型提高了射频开关各级堆叠管的耐压均匀性、谐波性能以及射频开关的最大输入功率，同时串联支路的栅极偏置电压VG1与中间的第N级相连、体区偏置电压VG2与中间的第N级相连满足了多场景的应用模式。

Description

一种用于改进谐波的射频开关电路

技术领域

本实用新型属于射频集成电路技术领域，特别是涉及一种用于改进谐波的射频开关电路。

背景技术

随着无线移动通信技术的不断发展，射频开关在多频带前端模组和天线调谐器中承担了越来越重要的作用。尤其在天线调谐器的多场景应用下，提高谐波性能成为射频开关的一个重要研究方向。

以最简单的单刀单掷SPST型射频开关为例，射频开关在导通状态下时VG1＝2.5V，VG2＝-2.5V，当高功率的射频信号从RF1或RF2端进入时，射频输出信号在RF2或RF1端会产生谐波。通常情况下，当射频输出信号的二次谐波、三次谐波数值比较大时，射频开关的性能也会变差，因此降低射频开关的二次谐波、三次谐波对于提高射频开关的整体性能有着十分重要的作用。

本实用新型通过改变栅极偏置电阻网络和开关晶体管的偏置方式改进了射频开关的二次谐波，同时也优化了射频开关的耐压均匀性。

实用新型内容

本实用新型提供了一种用于改进谐波的射频开关电路，解决了以上问题。

为解决上述技术问题，本实用新型是通过以下技术方案实现的：

本实用新型的一种用于改进谐波的射频开关电路，包括：

串联支路模块：包括2N个第一开关晶体管、2N个第一源漏电阻、2N个栅极偏置电阻、2N个体区偏置电阻、2N-1个第一栅极串联电阻、2N-1个体区串联电阻、一个第一栅极公共端电阻以及一个体区公共端电阻；所述N为正整数；第1级第一开关晶体管的漏极与第一射频输入输出端口相连，第1级第一开关晶体管的源极与第二级第一开关晶体管的漏极相连，第1级第一开关晶体管的源极、漏极分别与第一源漏电阻的两端相连；第1级第一开关晶体管的栅极与第1级栅极偏置电阻的一端相连，第1级栅极偏置电阻的另一端与第1级第一栅极串联电阻的一端相连；第1级第一开关晶体管的体区与第1级体区偏置电阻的一端相连，第1级体区偏置电阻的另一端与第1级体区串联电阻的一端相连；第二级至第2N-1级的的第一开关晶体管、第一源漏电阻、栅极偏置电阻、第一栅极串联电阻、体区偏置电阻、体区串联电阻的连接方式按照以上所述连接进行类推连接；第2N级第一开关晶体管的漏极与第2N-1级第一开关晶体管的源极相连，第2N级第一开关晶体管的源极与第二射频输入输出端口相连，第2N级第一开关晶体管的源极、漏极分别与第一源漏电阻的两端相连，第2N级第一开关晶体管的栅极与第2N级栅极偏置电阻的一端相连，第2N级栅极偏置电阻的另一端与第2N-1级第一栅极串联电阻的一端相连；第2N级第一开关晶体管的体区与第2N级体区偏置电阻的一端相连，第2N级体区偏置电阻的另一端与第2N-1级体区串联电阻的一端相连；

并联支路模块：包括2M个第二开关晶体管、2M个偏置晶体管、2M个第二源漏电阻、2M个第二栅极偏置电阻、2M-1个第二栅极串联电阻和1个第二栅极公共端电阻；所述M为正整数；第1级第二开关晶体管的漏极与第一射频输入输出端口相连，第1级第二开关晶体管的源极与第2级第二开关晶体管的漏极相连，第1级第二开关晶体管的源极、漏极分别与第二源漏电阻的两端相连，第1级第二开关晶体管的体区与第1级偏置晶体管的漏极相连，第1级偏置晶体管的漏极与栅极相连，第1级偏置晶体管的源极与第1级第二开关晶体管的栅极相连，第1级第二开关晶体管的栅极与第1级栅极偏置电阻的一端相连，第1级栅极偏置电阻的另一端与第1级第二栅极串联电阻的一端相连；以此类推，第2级到第2M-1级的第二开关晶体管、偏置晶体管、第二源漏电阻、第二栅极偏置电阻、第二栅极串联电阻的连接方式与以上所述相同；

所述第2M级第二开关晶体管的漏极与第2M-1级第二开关晶体管的源极相连，第2M级第二开关晶体管的源极与地相连，第2M级第二开关晶体管的源极、漏极分别与第二源漏电阻的两端相连，第2M级第二开关晶体管的体区与第2M级偏置晶体管的漏极相连，第2M级偏置晶体管的漏极与栅极相连，第2M级偏置晶体管的源极与第2M级第二开关晶体管的栅极相连，第2M级第二开关晶体管的栅极与第2M级第二栅极偏置电阻的一端相连，第2M级第二栅极偏置电阻的另一端与第2M-1级第二栅极串联电阻的一端相连。

进一步地，所述第N级栅极偏置电阻的一端与第一栅极公共端电阻的一端相连，所述第一栅极公共端电阻的另一端与栅极控制电压相连。

进一步地，所述第N级体区偏置电阻的一端与体区公共端电阻的一端相连，所述体区公共端电阻的另一端与体区控制电压相连

进一步地，所述第2M级第二栅极偏置电阻的一端与第二栅极公共端电阻的一端相连，所述第二栅极公共端电阻的另一端与栅极控制电压相连。

本实用新型相对于现有技术包括有以下有益效果：

本实用新型通过改变串联支路和并联支路的栅极电阻网络结构降低了射频开关的二次谐波数值，提高了射频开关各级堆叠管的耐压均匀性、谐波性能以及射频开关的最大输入功率，同时串联支路的栅极偏置电压VG1与中间的第N级相连、体区偏置电压VG2与中间的第N级相连满足了多场景的应用模式，即当射频信号从RF1或RF2端进入时，射频开关的各级堆叠管都能保持比较均匀的耐压。

当然，实施本实用新型的任一产品并不一定需要同时达到以上所述的所有优点。

附图说明

为了更清楚地说明本实用新型实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型的一种用于改进谐波的射频开关电路的结构图；

图2为传统的单刀单掷SPST型射频开关电路结构图；

图3为本实用新型提出的射频开关与传统射频开关二次谐波的曲线比较图；

图4为本实用新型提出的射频开关与传统射频开关三次谐波的曲线比较图；

附图1中，各标号所代表的部件列表如下：

R11-栅极偏置电阻，R21-第一栅极串联电阻，R22-体区串联电阻，R12-体区偏置电阻，RF2-第二射频输入输出端口，RF1-第一射频输入输出端口，Rds1-第一源漏电阻，VG1-栅极控制电压，VG2-体区控制电压，M11-第一开关晶体管，R4-第二栅极偏置电阻，R5-第二栅极串联电阻，R6-第二栅极公共端电阻，M12-第二开关晶体管，M2-偏置晶体管，Rds2-第二源漏电阻，VG3-栅极控制电压，R31-第一栅极公共端电阻。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本实用新型保护的范围。

如图2所示，为传统的单刀单掷SPST型射频开关结构，射频开关在导通状态下时VG1＝2.5V，VG2＝-2.5V，当高功率的射频信号从RF1或RF2端进入时，射频输出信号在RF2或RF1端会产生谐波。通常情况下，当射频输出信号的二次谐波、三次谐波数值比较大时，射频开关的性能也会变差，因此降低射频开关的二次谐波、三次谐波对于提高射频开关的整体性能有着十分重要的作用；

请参阅图1所示，本具体实施例的一种用于改进谐波的射频开关电路，具体的技术方案是使用110nm的SOI CMOS工艺实现该电路，包括：

串联支路模块：包括2N个第一开关晶体管M11、2N个第一源漏电阻Rds1、2N个栅极偏置电阻R11、2N个体区偏置电阻R12、2N-1个第一栅极串联电阻R21、2N-1个体区串联电阻R22、一个第一栅极公共端电阻R31以及一个体区公共端电阻R32；N为正整数；第1级第一开关晶体管M11的漏极与第一射频输入输出端口RF1相连，第1级第一开关晶体管M11的源极与第二级第一开关晶体管M11的漏极相连，第1级第一开关晶体管M11的源极、漏极分别与第一源漏电阻Rds1的两端相连；第1级第一开关晶体管M11的栅极与第1级栅极偏置电阻R11的一端相连，第1级栅极偏置电阻R11的另一端与第1级第一栅极串联电阻R21的一端相连；第1级第一开关晶体管M11的体区与第1级体区偏置电阻R12的一端相连，第1级体区偏置电阻R12的另一端与第1级体区串联电阻R22的一端相连；第二级至第2N-1级的的第一开关晶体管M11、第一源漏电阻Rds1、栅极偏置电阻R11、第一栅极串联电阻R21、体区偏置电阻R12、体区串联电阻R22的连接方式按照以上所述连接进行类推连接；第2N级第一开关晶体管M11的漏极与第2N-1级第一开关晶体管M11的源极相连，第2N级第一开关晶体管M11的源极与第二射频输入输出端口RF2相连，第2N级第一开关晶体管M11的源极、漏极分别与第一源漏电阻Rds1的两端相连，第2N级第一开关晶体管M11的栅极与第2N级栅极偏置电阻R11的一端相连，第2N级栅极偏置电阻R11的另一端与第2N-1级第一栅极串联电阻R21的一端相连；第2N级第一开关晶体管M11的体区与第2N级体区偏置电阻R12的一端相连，第2N级体区偏置电阻R12的另一端与第2N-1级体区串联电阻R22的一端相连；

并联支路模块：包括2M个第二开关晶体管M12、2M个偏置晶体管M2、2M个第二源漏电阻Rds2、2M个第二栅极偏置电阻R4、2M-1个第二栅极串联电阻R5和1个第二栅极公共端电阻R6；M为正整数；第1级第二开关晶体管M12的漏极与第一射频输入输出端口RF1相连，第1级第二开关晶体管M12的源极与第2级第二开关晶体管M12的漏极相连，第1级第二开关晶体管M12的源极、漏极分别与第二源漏电阻Rds2的两端相连，第1级第二开关晶体管M12的体区与第1级偏置晶体管M2的漏极相连，第1级偏置晶体管M2的漏极与栅极相连，第1级偏置晶体管M2的源极与第1级第二开关晶体管M12的栅极相连，第1级第二开关晶体管M12的栅极与第1级栅极偏置电阻R4的一端相连，第1级栅极偏置电阻R4的另一端与第1级第二栅极串联电阻R5的一端相连；以此类推，第2级到第2M-1级的第二开关晶体管M12、偏置晶体管M2、第二源漏电阻Rds2、第二栅极偏置电阻R4、第二栅极串联电阻R5的连接方式与以上所述相同；

第2M级第二开关晶体管M12的漏极与第2M-1级第二开关晶体管M12的源极相连，第2M级第二开关晶体管M12的源极与地相连，第2M级第二开关晶体管M12的源极、漏极分别与第二源漏电阻Rds2的两端相连，第2M级第二开关晶体管M12的体区与第2M级偏置晶体管M2的漏极相连，第2M级偏置晶体管M2的漏极与栅极相连，第2M级偏置晶体管M2的源极与第2M级第二开关晶体管M12的栅极相连，第2M级第二开关晶体管M12的栅极与第2M级偏置晶体管M2的一端相连，第2M级第二栅极偏置电阻R4的另一端与第2M-1级第二栅极串联电阻R5的一端相连。

其中，第N级栅极偏置电阻R11的一端与第一栅极公共端电阻R31的一端相连，第一栅极公共端电阻R31的另一端与栅极控制电压VG1相连。

其中，第N级体区偏置电阻R12的一端与体区公共端电阻R32的一端相连，体区公共端电阻R32的另一端与体区控制电压VG2相连

其中，第2M级第二栅极偏置电阻R4的一端与第二栅极公共端电阻R6的一端相连，第二栅极公共端电阻R6的另一端与栅极控制电压VG3相连。

具体的，本实用新型基于110nm的SOI CMOS工艺对上述单刀单掷SPST型射频开关电路进行了仿真。仿真条件如下：N数值为13，M数值为14，第一源漏电阻Rds1、第二源漏电阻Rds2、第一栅极偏置电阻R1、第二栅极偏置电阻R22、第一栅极串联电阻R21、第二栅极串联电阻R5、和第二栅极偏置电阻R4、栅极公共端电阻R6的取值范围在1K到100K之间(电阻的准确取值由具体的应用场景决定)；栅极控制电压VG1和体区控制电压VG2分别为2.5V和0V，射频功率信号从第一射频输入输出端口RF1端进入，输入功率范围为30dBm到48dBm之间。基于以上仿真参数，本实用新型提出的射频开关电路进行了PSS仿真；

图3为本实用新型提出的射频开关与传统的射频开关二次谐波的曲线比较图。图中横坐标为射频输入信号的数值，纵坐标为射频输出信号产生的二次谐波数值。

图4为本实用新型提出的射频开关与传统的射频开关三次谐波的曲线比较图。图中横坐标为射频输入信号的数值，纵坐标为射频输出信号产生的三次谐波数值。

根据上面的仿真结果，本实用新型提出的射频开关电路结构的二次谐波数值要比传统的射频开关电路结构的二次谐波数值更小，而本实用新型提出的射频开关电路结构的三次谐波数值和传统的射频开关电路结构的三次谐波数值基本上是一致的。综合来看，本实用新型提出的射频开关优化了二次谐波，降低了二次谐波数值。

有益效果：

本实用新型通过改变串联支路和并联支路的栅极电阻网络结构降低了射频开关的二次谐波数值，提高了射频开关各级堆叠管的耐压均匀性、谐波性能以及射频开关的最大输入功率，同时串联支路的栅极偏置电压VG1与中间的第N级相连、体区偏置电压VG2与中间的第N级相连满足了多场景的应用模式，即当射频信号从RF1或RF2端进入时，射频开关的各级堆叠管都能保持比较均匀的耐压。

以上公开的本实用新型优选实施例只是用于帮助阐述本实用新型。优选实施例并没有详尽叙述所有的细节，也不限制该实用新型仅为所述的具体实施方式。显然，根据本说明书的内容，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本实用新型的原理和实际应用，从而使所属技术领域技术人员能很好地理解和利用本实用新型。本实用新型仅受权利要求书及其全部范围和等效物的限制。

Claims (4)

1.一种用于改进谐波的射频开关电路，其特征在于，包括：

串联支路模块：包括2N个第一开关晶体管(M11)、2N个第一源漏电阻(Rds1)、2N个栅极偏置电阻(R11)、2N个体区偏置电阻(R12)、2N-1个第一栅极串联电阻(R21)、2N-1个体区串联电阻(R22)、一个第一栅极公共端电阻(R31)以及一个体区公共端电阻(R32)；所述N为正整数；第1级第一开关晶体管(M11)的漏极与第一射频输入输出端口(RF1)相连，第1级第一开关晶体管(M11)的源极与第二级第一开关晶体管(M11)的漏极相连，第1级第一开关晶体管(M11)的源极、漏极分别与第一源漏电阻(Rds1)的两端相连；第1级第一开关晶体管(M11)的栅极与第1级栅极偏置电阻(R11)的一端相连，第1级栅极偏置电阻(R11)的另一端与第1级第一栅极串联电阻(R21)的一端相连；第1级第一开关晶体管(M11)的体区与第1级体区偏置电阻(R12)的一端相连，第1级体区偏置电阻(R12)的另一端与第1级体区串联电阻(R22)的一端相连；第二级至第2N-1级的的第一开关晶体管(M11)、第一源漏电阻(Rds1)、栅极偏置电阻(R11)、第一栅极串联电阻(R21)、体区偏置电阻(R12)、体区串联电阻(R22)的连接方式按照以上所述连接进行类推连接；第2N级第一开关晶体管(M11)的漏极与第2N-1级第一开关晶体管(M11)的源极相连，第2N级第一开关晶体管(M11)的源极与第二射频输入输出端口(RF2)相连，第2N级第一开关晶体管(M11)的源极、漏极分别与第一源漏电阻(Rds1)的两端相连，第2N级第一开关晶体管(M11)的栅极与第2N级栅极偏置电阻(R11)的一端相连，第2N级栅极偏置电阻(R11)的另一端与第2N-1级第一栅极串联电阻(R21)的一端相连；第2N级第一开关晶体管(M11)的体区与第2N级体区偏置电阻(R12)的一端相连，第2N级体区偏置电阻(R12)的另一端与第2N-1级体区串联电阻(R22)的一端相连；

并联支路模块：包括2M个第二开关晶体管(M12)、2M个偏置晶体管(M2)、2M个第二源漏电阻(Rds2)、2M个第二栅极偏置电阻(R4)、2M-1个第二栅极串联电阻(R5)和1个第二栅极公共端电阻(R6)；所述M为正整数；第1级第二开关晶体管(M12)的漏极与第一射频输入输出端口(RF1)相连，第1级第二开关晶体管(M12)的源极与第2级第二开关晶体管(M12)的漏极相连，第1级第二开关晶体管(M12)的源极、漏极分别与第二源漏电阻(Rds2)的两端相连，第1级第二开关晶体管(M12)的体区与第1级偏置晶体管(M2)的漏极相连，第1级偏置晶体管(M2)的漏极与栅极相连，第1级偏置晶体管(M2)的源极与第1级第二开关晶体管(M12)的栅极相连，第1级第二开关晶体管(M12)的栅极与第1级栅极偏置电阻(R4)的一端相连，第1级栅极偏置电阻(R4)的另一端与第1级第二栅极串联电阻(R5)的一端相连；以此类推，第2级到第2M-1级的第二开关晶体管(M12)、偏置晶体管(M2)、第二源漏电阻(Rds2)、第二栅极偏置电阻(R4)、第二栅极串联电阻(R5)的连接方式与以上所述相同；所述第2M级第二开关晶体管(M12)的漏极与第2M-1级第二开关晶体管(M12)的源极相连，第2M级第二开关晶体管(M12)的源极与地相连，第2M级第二开关晶体管(M12)的源极、漏极分别与第二源漏电阻(Rds2)的两端相连，第2M级第二开关晶体管(M12)的体区与第2M级偏置晶体管(M2)的漏极相连，第2M级偏置晶体管(M2)的漏极与栅极相连，第2M级偏置晶体管(M2)的源极与第2M级第二开关晶体管(M12)的栅极相连，第2M级第二开关晶体管(M12)的栅极与第2M级偏置晶体管(M2)的一端相连，第2M级第二栅极偏置电阻(R4)的另一端与第2M-1级第二栅极串联电阻(R5)的一端相连。

2.根据权利要求1所述的一种用于改进谐波的射频开关电路，其特征在于，所述第N级栅极偏置电阻(R11)的一端与第一栅极公共端电阻(R31)的一端相连，所述第一栅极公共端电阻(R31)的另一端与栅极控制电压(VG1)相连。

3.根据权利要求1所述的一种用于改进谐波的射频开关电路，其特征在于，所述第N级体区偏置电阻(R12)的一端与体区公共端电阻(R32)的一端相连，所述体区公共端电阻(R32)的另一端与体区控制电压(VG2)相连

4.根据权利要求1所述的一种用于改进谐波的射频开关电路，其特征在于，所述第2M级第二栅极偏置电阻(R4)的一端与第二栅极公共端电阻(R6)的一端相连，所述第二栅极公共端电阻(R6)的另一端与栅极控制电压(VG3)相连。

Images