CN215601537U

CN215601537U - 一种印制电路板

Info

Publication number: CN215601537U
Application number: CN202120892262.9U
Authority: CN
Inventors: 钟刘; 李靖; 封晨霞; 黄海菊; 吴春梅
Original assignee: Celestica Technology Consultancy Shanghai Co Ltd
Current assignee: Celestica Technology Consultancy Shanghai Co Ltd
Priority date: 2021-04-27
Filing date: 2021-04-27
Publication date: 2022-01-21
Anticipated expiration: 2031-04-27

Abstract

本实用新型提供一种印制电路板，所述印制电路板的封装区形成有左右出线区和上下出线区；于所述左右出线区中：与焊盘器件上高速差分线的两个过孔对应的竖直方向上分别配置有第一接地过孔，所述焊盘器件上高速差分线的两个过孔之间配置有第二接地过孔；于所述上下出线区中：所述焊盘器件上高速差分线的两个过孔之间配置有第五接地过孔；所述焊盘器件上两个过孔的两条高速差分线之间且位于所述焊盘器件的外部区域设有第六接地过孔；其中，所述第五接地过孔与所述第六接地过孔的连线垂直于焊盘器件上高速差分线的两个过孔的连线。本实用新型使得BGA区域走出最优化的高速差分线扇出方式，从而使得出线扇出的串扰减小。

Description

一种印制电路板

技术领域

本实用新型涉及电子电路技术领域，特别是涉及印制电路板技术领域。

背景技术

随着电子技术的发展，印刷电路板在电子领域中应用越来越广泛，球栅阵列封装(BGA，Ball Grid Array Package)的集成电路芯片成为当今主流的芯片封装。球栅阵列封装(BGA，Ball Grid Array Package)的芯片引脚(pin)在芯片封装的背面，因此在印刷电路板设计过程中考虑到电路板布局的优化。

由于BGA封装的出线密度较大，出线方式会影响到过孔(via)的阻抗和扇出的串扰，而阻抗和串扰是影响信号质量的至关重要的因素。如何优化出线方式使得BGA区域的出线走出最优化的高速差分线扇出成为本领域技术人员亟待解决的技术问题。

实用新型内容

鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种印制电路板，用于优化印制电路板的高速差分线扇出方式。

为实现上述目的及其他相关目的，本实用新型提供一种印制电路板，所述印制电路板的正面布设有封装区；印制电路板的背面布设有与所述封装区对应的过孔阵列；所述印制电路板的封装区形成有左右出线区和上下出线区；于所述左右出线区中：与焊盘器件上高速差分线的两个过孔对应的竖直方向上分别配置有第一接地过孔，使得所述焊盘器件上高速差分线的两个过孔沿竖直方向出线；所述焊盘器件上高速差分线的两个过孔之间配置有第二接地过孔；所述焊盘器件的外部两侧区域分别设有至少一个第三接地过孔，所述第三接地过孔的出线方向与水平方向具有夹角；于所述上下出线区中：与焊盘器件上高速差分线的两个过孔的连线方向垂直的方向上分别配置有与两个过孔对应的第四接地过孔；所述焊盘器件上高速差分线的两个过孔之间配置有第五接地过孔；所述焊盘器件上两个过孔的两条高速差分线之间且位于所述焊盘器件的外部区域设有第六接地过孔；其中，所述第五接地过孔与所述第六接地过孔的连线垂直于焊盘器件上高速差分线的两个过孔的连线。

于本实用新型的一实施例中，于所述左右出线区和所述上下出线区中，接收信号走线和发送信号走线布设于所述印制电路板的不同层中。

于本实用新型的一实施例中，于所述左右出线区中，所述焊盘器件水平或相对水平方向的偏移角度不超过±15°；于所述上下出线区中，所述焊盘器件相对水平方向的偏移角度不超过60°±15°。

于本实用新型的一实施例中，于所述左右出线区中，所述第二接地过孔位于所述焊盘器件上且远离所述第一接地过孔的侧边中部。

于本实用新型的一实施例中，于所述左右出线区中，过孔的反焊盘的直径范围为24mils～26mils；所述焊盘器件上高速差分线的两个过孔的中心间距为38.37mils～40.37mils；所述焊盘器件上高速差分线的两个过孔的反焊盘的直径范围为27mils～29mils；所述焊盘器件上高速差分线的过孔的中心与所述第二接地过孔的中心之间的距离为23mils～25mils；所述高速差分线的走线距离高速差分线的过孔反焊盘的边缘最小距离为3mils～5mils；所述高速差分线的走线距离所述第一接地过孔的最小距离为2mils±2mils；所述高速差分线的走线距离电源过孔的最小距离为2mils±2mils。

于本实用新型的一实施例中，于所述上下出线区中，所述焊盘器件上高速差分线的两个过孔的中心间距为38.37mils～40.37mils；所述焊盘器件上高速差分线的两个过孔的反焊盘的直径范围为27mils～29mils；所述焊盘器件上高速差分线的过孔的中心与所述第五接地过孔的中心之间的距离为23mils～25mils；所述高速差分线的走线距离高速差分线的过孔反焊盘的边缘最小距离为3mils～5mils；所述高速差分线的走线距离所述上下出线区中接地过孔的最小距离为2mils±2mils；所述高速差分线的走线距离电源过孔的最小距离为2mils±2mils。

于本实用新型的一实施例中，于所述左右出线区和所述上下出线区中，于印制电路板的第二层或第二层和第三层、或第二层至第四层形成两个连通的第一椭圆容纳腔和第二椭圆容纳腔；所述第一椭圆容纳腔与具有高速差分线的两个过孔的焊盘器件对应，所述第二椭圆容纳腔与所述高速差分线的两个过孔的反焊盘对应。

于本实用新型的一实施例中，所述印制电路板包括从上至下依次配置的阻焊层，防护层，电源层，接收信号走线层，电源层，发送信号走线层，电源层，防护层，阻焊层以及位于各层之间或层内的多个绝缘层、多个芯板以及多个接地层。

于本实用新型的一实施例中，所述印制电路板的层数范围为20层～40层；所述印制电路板的厚度范围为4mm±1mm。

如上所述，本实用新型的一种印制电路板具有以下有益效果：

本实用新型通过优化印制电路板的封装区的左右出线区和上下出线区中各高速差分线的过孔的出线方向和接地孔的布设位置和出线方向，使得BGA区域走出最优化的高速差分线扇出方式，从而使得出线扇出的串扰减小，并通过将接收信号走线和发送信号走线布设于印制电路板的不同层中，进一步减小出线扇出的串扰。

附图说明

图1显示为本实用新型中印制电路板的整体结构示意图；

图2和图3显示为本实用新型中印制电路板中左右出线区的示意图；

图4和图5显示为本实用新型中印制电路板中上下出线区的走线示意图；

图6显示为本实用新型中印制电路板布设方式原理示意图。

图7显示为本实用新型中印制电路板中的内部结构示意图。

图8显示为本实用新型中印制电路板中的内部的一种具体结构示例图。

元件标号说明

100 印制电路板

110 左出线区

111、116 第一接地过孔

112、115 第二接地过孔

113、114 第三接地过孔

120 右出线区

130 上出线区

131 第四接地过孔

132 第五接地过孔

133 第六接地过孔

140 下出线区

150 第一椭圆容纳腔

160 第二椭圆容纳腔

101 阻焊层

102 顶层

103 电源层

104 接收信号走线层

105 发送信号走线层

具体实施方式

以下由特定的具体实施例说明本实用新型的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本实用新型的其他优点及功效。

请参阅图1至图8。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本实用新型可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本实用新型所能产生的功效及所能达成的目的下，均应仍落在本实用新型所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本实用新型可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本实用新型可实施的范畴。

本实施例的目的在于提供一种印制电路板，用于优化印制电路板的高速差分线扇出方式。

以下将详细阐述本实施例的一种印制电路板原理及实施方式，使本领域技术人员不需要创造性劳动即可理解本实施例的一种印制电路板。

如图1所示，本实施例提供一种印制电路板100，所述印制电路板100的正面布设有封装区；其中，所述封装区采用但不限于球栅阵列封装(BGA，Ball Grid Array Package)。所述印制电路板100的背面布设有与所述封装区对应的过孔阵列。

其中，过孔有VIPPO(Via-In-Pad Plated Over，在焊盘上钻过孔)过孔和非VIPPO过孔(常规通孔)种孔类型，本实施例中，所述印制电路板100的背面布设的为VIPPO过孔。

于本实施例中，如图1所示，所述印制电路板100的封装区形成有左右出线区和上下出线区。所述印制电路板100的封装区中的左右出线区和上下出线区的出线方式会影响到过孔的阻抗和扇出的串扰，进而影响信号质量。如图1所示，所述左右出线区包括左出线区110和右出线区120，所述上下出线区包括上出线区130和下出线区140。

于本实施例中，于所述左右出线区和所述上下出线区中，接收信号走线和发送信号走线布设于所述印制电路板100的不同层中，可以减小出线扇出的串扰。

其中，于本实施例中，于所述左右出线区中：与焊盘器件上高速差分线的两个过孔对应的竖直方向上分别配置有第一接地过孔111，使得所述焊盘器件上高速差分线的两个过孔沿竖直方向出线。也就是说，每个焊盘器件上高速差分线的两个过孔中，每一个过孔对应一个第一接地过孔111，其中，所述竖直方向为垂直于两个过孔的中心连线的方向，即第一接地过孔111的中心与对应的过孔的中心之间的连线垂直于两个过孔之间的连线。

于本实施例中，于所述左右出线区中的所述焊盘器件水平或相对水平方向的偏移角度不超过±15°。

优选地，于所述左右出线区中的所述焊盘器件水平，第一接地过孔111的中心与对应的过孔的中心之间的连线为竖直线。

此外，所述焊盘器件也可以相对水平方向略微倾斜，例如焊盘器件相对水平方向向逆时针方向倾斜，或所述焊盘器件相对水平方向向顺时针方向倾斜，例如倾斜的角度在15°左右。

于本实施例中，所述焊盘器件上高速差分线的两个过孔之间配置有第二接地过孔112；所述第二接地过孔112位于所述焊盘器件的一侧边沿的中心位置。

具体地，于所述左右出线区中，所述第二接地过孔112位于所述焊盘器件上且远离所述第一接地过孔111的侧边中部。即所述第二接地过孔112相对所述第一接地过孔111设置，两个所述第一接地过孔111和所述第二接地过孔112之间形成等腰三角形或全等三角形。

其中，如图2所示，所述第二接地过孔112与第一接地过孔111的位置关系包括：所述第二接地过孔112位于所述焊盘器件的下侧边中部，两个所述第一接地过孔111位于所述焊盘器件的上侧边方向；或者所述第二接地过孔115位于所述焊盘器件的上侧边中部，两个所述第一接地过孔116位于所述焊盘器件的下侧边方向。

于本实施例中，所述焊盘器件的外部两侧区域分别设有至少一个第三接地过孔113，所述第三接地过孔113的出线方向与水平方向具有夹角。

即所述焊盘器件的外部两侧区域设有倾斜出线的多个第三接地过孔113，例如，所述焊盘器件的左侧设有相对水平方向向顺时针方向倾斜一定角度的两个第三接地过孔113，所述焊盘器件的右侧设有相对水平方向向逆时针方向倾斜一定角度的两个第三接地过孔114。其中，第三接地过孔113相邻焊盘器件之间共用所述第三接地过孔113或所述第三接地过孔114。

于本实施例中所述第三接地过孔113的出线方向与相对水平方向偏移的夹角为30°～60°，允许存在一定角度波动。本领域技术人员可以基于实际需求配置焊盘器件外部第三接地过孔113或所述第三接地过孔114的数量和与水平方向的夹角。

由于左右出线区和上下出线区的出线方向不同，于本实施例中，所述左右出线区的具体走线布设与所述上下出线区的走线布设在优化时具体走线方式并不相同。以下分别对所述左右出线区的具体走线布设方式和所述上下出线区的走线布设方式进行说明。

针对所述左右出线区，接收信号走线和发送信号走线布设于所述印制电路板100的不同层中：于本实施例中，优选地，接收信号走线布设于所述印制电路板100的上半部的若干层中，发送信号走线布设于所述印制电路板100的下半部的若干层中，减小出线扇出的串扰。

其中，所述左出线区110和所述右出线区120可以采用相同的层数布设接收信号走线，也可以采用不同的层数布设接收信号走线，相应的，所述左出线区110和所述右出线区120可以采用相同的层数布设发送信号走线，也可以采用不同的层数布设发送信号走线。

本实施例中，选取过孔钻刀的直径为9mils，形成的过孔的直径为7mils。过孔焊盘的直径为17mils。

如图3所示，于所述左右出线区中，过孔的反焊盘的直径范围为24mils～26mils；优选地，所述过孔的反焊盘的直径为25mils。

如图3所示，于所述左右出线区中，所述焊盘器件上高速差分线的两个过孔的中心间距(图3中所示的D1)为38.37mils～40.37mils。优选地，所述左右出线区中各高速差分线的两个过孔的中心间距为39.37mils。

如图3所示，于所述左右出线区中，所述焊盘器件上高速差分线的两个过孔的反焊盘的直径(图3中所示的D2)范围为27mils～29mils。优选地，所述焊盘器件上高速差分线的两个过孔的反焊盘的直径为28mils。

如图3所示，于所述左右出线区中，所述焊盘器件上高速差分线的过孔的中心与所述第二接地过孔112的中心之间的距离(图3中所示的D3)为23mils～25mils。优选地，所述焊盘器件上高速差分线的过孔的中心与所述第二接地过孔112的中心之间的距离为24mils。

如图3所示，于所述左右出线区中，所述高速差分线的走线距离高速差分线的过孔反焊盘的边缘最小距离(图3中所示的D4)为3mils～5mils。优选地，所述高速差分线的走线距离高速差分线的过孔反焊盘的边缘最小距离为4mils。

如图3所示，于所述左右出线区中，所述高速差分线的走线距离所述第一接地过孔111的最小距离(图3中所示的D5)为2mils±2mils。优选地，所述高速差分线的走线距离所述第一接地过孔111的最小距离为4mils。

如图3所示，于所述左右出线区中，所述高速差分线的走线距离电源过孔的最小距离为2mils±2mils。优选地，所述高速差分线的走线距离电源过孔的最小距离为4mils。

通过优化左右出线区中中各高速差分线的过孔的出线方向和接地孔的布设位置和出线方向，使得BGA的左右出线区域走出最优化的高速差分线扇出方式，从而使得出线扇出的串扰最小。

于本实施例中，如图4所示，于所述上下出线区中：与焊盘器件上高速差分线的两个过孔的连线方向垂直的方向上分别配置有与两个过孔对应的第四接地过孔131，使得所述焊盘器件上高速差分线的两个过孔沿垂直于两个过孔的连线方向出线。也就是说，每个焊盘器件上高速差分线的两个过孔中，每一个过孔对应一个第四接地过孔131，第四接地过孔131的中心与对应的过孔的中心之间的连线垂直于两个过孔之间的连线。

本实施例中，于所述上下出线区中，所述焊盘器件相对水平方向的偏移角度不超过60°±15°。例如焊盘器件相对水平方向向逆时针方向倾斜60°左右，或所述焊盘器件相对水平方向向顺时针方向倾斜60°左右。

于本实施例中，所述焊盘器件上高速差分线的两个过孔之间配置有第五接地过孔132。所述第五接地过孔132位于所述焊盘器件的一侧边沿的中心位置。

具体地，于所述上下出线区中，所述第五接地过孔132位于所述焊盘器件上且远离所述第四接地过孔131的侧边中部。即所述第五接地过孔132相对所述第四接地过孔131设置，两个所述第四接地过孔131和所述第五接地过孔132之间形成等腰三角形或全等三角形。

其中，所述第五接地过孔132与第四接地过孔131的位置关系包括：所述第五接地过孔132位于所述焊盘器件的左侧边中部，两个所述第四接地过孔131位于所述焊盘器件的右侧边方向；或者所述第五接地过孔132位于所述焊盘器件的右侧边中部，两个所述第四接地过孔131位于所述焊盘器件的左侧边方向。

于本实施例中，所述焊盘器件上两个过孔的两条高速差分线之间且位于所述焊盘器件的外部区域设有第六接地过孔133；其中，所述第五接地过孔132与所述第六接地过孔133的连线垂直于焊盘器件上高速差分线的两个过孔的连线。

于本实施例的所述上下出线区中，接收信号走线和发送信号走线布设于所述印制电路板100的不同层中。于本实施例中，优选地，接收信号走线布设于所述印制电路板100的上半部的若干层中，发送信号走线布设于所述印制电路板100的下半部的若干层中，以减小出线扇出的串扰。

其中，上出线区130和下出线区140可以采用相同的层数布设接收信号走线，也可以采用不同的层数布设接收信号走线，相应的，上出线区130和下出线区140可以采用相同的层数布设发送信号走线，也可以采用不同的层数布设发送信号走线。

于本实施例中，如图5所示，于所述上下出线区中，所述焊盘器件上高速差分线的两个过孔的中心间距(图5中所示的D6)为38.37mils～40.37mils。优选地，所述焊盘器件上高速差分线的两个过孔的中心间距为39.37mils。

于本实施例中，如图5所示，所述焊盘器件上高速差分线的两个过孔的反焊盘的直径(图5中所示的D7)范围为27mils～29mils。优选地，所述焊盘器件上高速差分线的两个过孔的反焊盘的直径为28mils。

于本实施例中，如图5所示，所述焊盘器件上高速差分线的过孔的中心与所述第五接地过孔132的中心之间的距离(图5中所示的D8)为23mils～25mils。优选地，所述焊盘器件上高速差分线的过孔的中心与所述第五接地过孔132的中心之间的距离为24mils。

于本实施例中，如图5所示，所述高速差分线的走线距离高速差分线的过孔反焊盘的边缘最小距离(图5中所示的D9)为3mils～5mils。优选地，所述高速差分线的走线距离高速差分线的过孔反焊盘的边缘最小距离为4mils。

于本实施例中，如图5所示，所述高速差分线的走线距离所述上下出线区中接地过孔的最小距离(图5中所示的D10)为2mils±2mils。优选地，所述高速差分线的走线距离所述上下出线区中接地过孔的最小距离为4mils。

于本实施例中，如图5所示，所述高速差分线的走线距离电源过孔的最小距离为2mils±2mils。优选地，所述高速差分线的走线距离电源过孔的最小距离为4mils。

通过优化上下出线区中中各高速差分线的过孔的出线方向和接地孔的布设位置和出线方向，使得BGA的上下出线区域走出最优化的高速差分线扇出方式，从而使得出线扇出的串扰最小。

于本一实施例中，如图6所示，于所述左右出线区和所述上下出线区中，于印制电路板100的第二层或第二层和第三层、或第二层至第四层形成两个连通的第一椭圆容纳腔150和第二椭圆容纳腔160；所述第一椭圆容纳腔150与具有高速差分线的两个过孔的焊盘器件对应，所述第二椭圆容纳腔160与所述高速差分线的两个过孔的反焊盘对应。

图7显示为本实用新型中印制电路板100的内部结构示意图。于本实施例中，如图7所示，所述印制电路板100包括从上至下依次配置的阻焊层，防护层，电源层，接收信号走线层，电源层，发送信号走线层，电源层，防护层，阻焊层以及位于各层之间或层内的多个绝缘层、多个芯板以及多个接地层。

其中，其中，电源层可以包括多层子电源层，接收信号走线层包括多个接收信号走线子层，发送信号走线层包括多个发送信号走线子层。

本实施例中，通过布设印制电路板100的各层及各层的走线，使得印制电路板100减小出线扇出的串扰。

于本实施例中，所述印制电路板100的层数范围为但不限于20层～40层；所述印制电路板100的厚度范围为但不限于4mm±1mm。

本实施例中，优选地，所述印制电路板100的厚度为4.4mm，过孔对应的反焊盘直径为25mils。

如图8所示，本实施例以所述印制电路板100的层数为28层为例说明本实施例中印制电路板100的内部结构。

如图8所示，所述印制电路板100最上面为阻焊层101(SM，Sloder mask)，然后为第1层防护层102(Top)，第2层配置为接地层(GND)，该接地层(GND)和防护层102(Top)之间设有绝缘层(PREPREG)。第3层(VCC)、第5层(VCC1)以及第6层(VCC2)为电源层103，第4层为接地层(GND)，其中，VCC和GND之间设有绝缘层(PREPREG)，第3层(VCC)和第2层的GND之间设有芯板(CORE)，第4层(GND)和第5层(VCC1)的GND之间设有芯板(CORE)。第5层(VCC1)和第6层(VCC2)之间设有绝缘层(PREPREG)。第7层为接地层(GND)，第6层(VCC2)和第7层接地层(GND)之间设有芯板(CORE)。第3层、第8层、第10层以及第12层为接收信号走线层104，包括SIG1～SIG4多个接收信号走线子层。SIG1～SIG4多个接收信号走线子层之间分别设有芯板(CORE)，接地层(GND)和绝缘层(PREPREG)。

第13层为接地层(GND)，第14层(VCC3)和第15层(VCC4)构成电源层103。第16层为接地层(GND)，第17层、第19层、第21层以及第26层为发送信号走线层105，包括SIG5～SIG8多个接收信号走线子层。SIG5～SIG8多个接收信号走线子层之间分别设有绝缘层(PREPREG)，接地层(GND)和芯板(CORE)。第22层为接地层(GND)，第23层(VCC5)、第24层(VCC6)以及第26层(VCC)为电源层103，第28层为防护层102(Bottom)，防护层102外面同样配置阻焊层101(SM，Sloder mask)。

于本实施例中，阻燃层的厚度为但不限于0.5±0.1mils，阻燃层102厚度为但不限于3.1±0.5mils。电源层和接地层之间的芯板的材料为MC24M双面蚀刻型埋容材料，厚度为1mils。接收信号走线层104和发送信号走线层105中的芯板(CORE)厚度为3.9±0.5mils，芯板的材料为DVN材料。

综上所述，本实用新型通过优化印制电路板的封装区的左右出线区和上下出线区中各高速差分线的过孔的出线方向和接地孔的布设位置和出线方向，使得BGA区域走出最优化的高速差分线扇出方式，从而使得出线扇出的串扰减小，并通过将接收信号走线和发送信号走线布设于印制电路板的不同层中，进一步减小出线扇出的串扰。所以，本实用新型有效克服了现有技术中的种种缺点而具有度产业利用价值。

上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。

Claims

1.一种印制电路板，所述印制电路板的正面布设有封装区；印制电路板的背面布设有与所述封装区对应的过孔阵列；其特征在于：

所述印制电路板的封装区形成有左右出线区和上下出线区；

于所述左右出线区中：与焊盘器件上高速差分线的两个过孔对应的竖直方向上分别配置有第一接地过孔，使得所述焊盘器件上高速差分线的两个过孔沿竖直方向出线；所述焊盘器件上高速差分线的两个过孔之间配置有第二接地过孔；所述焊盘器件的外部两侧区域分别设有至少一个第三接地过孔，所述第三接地过孔的出线方向与水平方向具有夹角；

于所述上下出线区中：与焊盘器件上高速差分线的两个过孔的连线方向垂直的方向上分别配置有与两个过孔对应的第四接地过孔；所述焊盘器件上高速差分线的两个过孔之间配置有第五接地过孔；所述焊盘器件上两个过孔的两条高速差分线之间且位于所述焊盘器件的外部区域设有第六接地过孔；其中，所述第五接地过孔与所述第六接地过孔的连线垂直于焊盘器件上高速差分线的两个过孔的连线。

2.根据权利要求1所述的印制电路板，其特征在于：于所述左右出线区和所述上下出线区中，接收信号走线和发送信号走线布设于所述印制电路板的不同层中。

3.根据权利要求1所述的印制电路板，其特征在于：于所述左右出线区中，所述焊盘器件水平或相对水平方向的偏移角度不超过±15°；于所述上下出线区中，所述焊盘器件相对水平方向的偏移角度不超过60°±15°。

4.根据权利要求1所述的印制电路板，其特征在于：于所述左右出线区中，所述第二接地过孔位于所述焊盘器件上且远离所述第一接地过孔的侧边中部。

5.根据权利要求1所述的印制电路板，其特征在于：于所述左右出线区中，过孔的反焊盘的直径范围为24mils～26mils；所述焊盘器件上高速差分线的两个过孔的中心间距为38.37mils～40.37mils；所述焊盘器件上高速差分线的两个过孔的反焊盘的直径范围为27mils～29mils；所述焊盘器件上高速差分线的过孔的中心与所述第二接地过孔的中心之间的距离为23mils～25mils；所述高速差分线的走线距离高速差分线的过孔反焊盘的边缘最小距离为3mils～5mils；所述高速差分线的走线距离所述第一接地过孔的最小距离为2mils±2mils；所述高速差分线的走线距离电源过孔的最小距离为2mils±2mils。

6.根据权利要求1所述的印制电路板，其特征在于：于所述上下出线区中，所述焊盘器件上高速差分线的两个过孔的中心间距为38.37mils～40.37mils；所述焊盘器件上高速差分线的两个过孔的反焊盘的直径范围为27mils～29mils；所述焊盘器件上高速差分线的过孔的中心与所述第五接地过孔的中心之间的距离为23mils～25mils；所述高速差分线的走线距离高速差分线的过孔反焊盘的边缘最小距离为3mils～5mils；所述高速差分线的走线距离所述上下出线区中接地过孔的最小距离为2mils±2mils；所述高速差分线的走线距离电源过孔的最小距离为2mils±2mils。

7.根据权利要求1所述的印制电路板，其特征在于：于所述左右出线区和所述上下出线区中，于印制电路板的第二层或第二层和第三层、或第二层至第四层形成两个连通的第一椭圆容纳腔和第二椭圆容纳腔；所述第一椭圆容纳腔与具有高速差分线的两个过孔的焊盘器件对应，所述第二椭圆容纳腔与所述高速差分线的两个过孔的反焊盘对应。

8.根据权利要求1所述的印制电路板，其特征在于：所述印制电路板包括从上至下依次配置的阻焊层，防护层，电源层，接收信号走线层，电源层，发送信号走线层，电源层，防护层，阻焊层以及位于各层之间或层内的多个绝缘层、多个芯板以及多个接地层。

9.根据权利要求1或8所述的印制电路板，其特征在于：所述印制电路板的层数范围为20层～40层；所述印制电路板的厚度范围为4mm±1mm。