CN215526311U - 阵列基板及显示面板 - Google Patents

Abstract

本申请提供了一种阵列基板及显示面板，阵列基板包括衬底基板、以及设置于衬底基板上且呈阵列排布的多个像素组，像素组由数据线、第一栅线和第二栅线交叉限定形成，且包括沿第一栅线延伸方向排布的第一像素电极和第二像素电极、以及分别设置于第一像素电极沿第一数据线延伸方向的两侧的第一薄膜晶体管和第二薄膜晶体管，第一薄膜晶体管分别与第一像素电极和第一栅线连接，且包括第一沟道，第二薄膜晶体管分别与第二像素电极和第二栅线连接，且包括第二沟道，第一沟道的长宽比大于第二沟道的长宽比，和/或第二薄膜晶体管的栅极与源极形成的电容大于第一薄膜晶体管的栅极与源极形成的电容。本申请解决了现有显示面板存在亮度不均匀的问题。

Description

阵列基板及显示面板

技术领域

本申请涉及显示技术领域，特别涉及一种阵列基板及显示面板。

背景技术

在现有的双栅驱动显示面板中，由数据线和栅线交叉限定形成的像素组中包括的两个像素单元连接至同一个数据线，且两个像素单元分别包括的薄膜晶体管对称设置，由此会使得两个像素单元与薄膜晶体管之间的距离不同。在给同一个像素组中的两个像素单元进行充电时，将两个像素单元充满的时间(即每个像素单元的充电时间)不相同，当邻近薄膜晶体管一侧的像素单元已经完成充电时，远离薄膜晶体管一侧的像素单元还未充满电，容易导致两个像素单元的亮度存在差异，使得显示面板的亮度不均匀。

实用新型内容

本申请实施例提供一种阵列基板及显示面板，通过将第一沟道的长度和宽度的比值设置为大于第二沟道的长度和宽度的比值，和/或第二薄膜晶体管的栅极与源极形成的电容设置为大于第一薄膜晶体管的栅极与源极形成的电容，解决了现有显示面板存在亮度不均匀的问题。

为实现上述目的，本申请采用的技术方案是：提供一种阵列基板，包括衬底基板、以及设置于所述衬底基板上且呈阵列排布的多个像素组，所述像素组由数据线、第一栅线和第二栅线交叉限定形成；所述像素组包括沿所述第一栅线延伸方向排布的第一像素电极和第二像素电极、以及分别设置于所述第一像素电极沿所述数据线延伸方向的两侧的第一薄膜晶体管和第二薄膜晶体管，所述第一薄膜晶体管分别与所述第一像素电极和所述第一栅线连接，所述第二薄膜晶体管分别与所述第二像素电极和所述第二栅线连接；所述第一薄膜晶体管包括第一沟道，所述第二薄膜晶体管包括第二沟道，所述第一沟道的长度和宽度的比值大于所述第二沟道的长度和宽度的比值，和/或所述第二薄膜晶体管的栅极与源极形成的电容大于所述第一薄膜晶体管的栅极与源极形成的电容。

根据本申请实施例提供的阵列基板，将第一沟道的长度和宽度的比值设置为大于第二沟道的长度和宽度的比值，和/或所述第二薄膜晶体管的栅极与源极形成的电容大于所述第一薄膜晶体管的栅极与源极形成的电容，以使不同像素的显示亮度一致，从而使得显示面板的亮度更加均匀。

可选的，所述第二沟道的长度L2大于所述第一沟道的长度L1；

所述第一沟道的宽度与所述第二沟道的宽度相等。

可选的，所述第一像素电极与所述第一薄膜晶体管通过第一导电薄膜连接，所述第一导电薄膜的面积为S1；

所述第二像素电极与所述第二薄膜晶体管通过第二导电薄膜连接，所述第二导电薄膜的面积为S2；

其中，L2/L1＝S2/S1。

可选的，所述第二沟道的宽度W2小于所述第一沟道的宽度W1；

所述第一沟道的长度与所述第二沟道的长度相等。

可选的，所述第一像素电极与所述第一薄膜晶体管通过第一导电薄膜连接，所述第一导电薄膜的面积为S1；

所述第二像素电极与所述第二薄膜晶体管通过第二导电薄膜连接，所述第二导电薄膜的面积为S2；

其中W1/W2＝S2/S1。

可选的，所述第一薄膜晶体管包括第一源极、第一漏极和第一栅极，所述第一漏极和所述第一栅极的交叠区面积为R1；

所述第二薄膜晶体管包括第二源极、第二漏极和第二栅极，所述第二漏极和所述第二栅极的交叠区面积为R2；

其中，R2>R1。

可选的，所述第一像素电极与所述第一薄膜晶体管通过第一导电薄膜连接，所述第一导电薄膜的面积为S1；

所述第二像素电极与所述第二薄膜晶体管通过第二导电薄膜连接，所述第二导电薄膜的面积为S2；

其中，R2/R1＝S2/S1。

可选的，所述第二漏极在所述数据线的延伸方向上的宽度W4大于所述第一漏极在所述数据线的延伸方向上的宽度W3。

可选的，所述第二栅极在所述第一栅线的延伸方向上的宽度W6大于所述第一栅极在所述第一栅线的延伸方向上的宽度W5。

本申请提供的阵列基板的有益效果在于：本申请将第一沟道的长度和宽度的比值设置为大于第二沟道的长度和宽度的比值，和/或所述第二薄膜晶体管的栅极与源极形成的电容大于所述第一薄膜晶体管的栅极与源极形成的电容，可以使不同像素的显示亮度一致，从而使得显示面板的亮度更加均匀。

本申请实施例还提供了一种显示面板，包括彩膜基板、液晶层和如上述任一实施例所述的阵列基板，所述液晶层位于所述彩膜基板和所述阵列基板之间。

本申请提供的显示面板的有益效果在于：采用了上述阵列基板，本申请将第一沟道的长度和宽度的比值设置为大于第二沟道的长度和宽度的比值，和/或所述第二薄膜晶体管的栅极与源极形成的电容大于所述第一薄膜晶体管的栅极与源极形成的电容，可以使不同像素的显示亮度一致，从而使得显示面板的亮度更加均匀。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本申请实施例一提供的第一薄膜晶体管和第二薄膜晶体管的结构示意图。

图2是本申请实施例二提供的第一薄膜晶体管和第二薄膜晶体管的结构示意图。

图3是本申请实施例三提供的第一薄膜晶体管和第二薄膜晶体管的结构示意图。

图4是本申请实施例四提供的第一薄膜晶体管和第二薄膜晶体管的结构示意图。

图5是本申请实施例提供的阵列基板的像素结构图。

图6是本申请实施例五提供的显示面板的结构示意图。

附图标记：

10、衬底基板；

11、第一薄膜晶体管；111、第一沟道；12、第一像素电极；101、第一源极；102、第一漏极；103、第一栅极；

21、第二薄膜晶体管；211、第二沟道；22、第二像素电极；201、第二源极；202、第二漏极；203、第二栅极；

20、第一导电薄膜；30、第二导电薄膜；

D1、数据线；G1、第一栅线；G2、第二栅线；

1、阵列基板；2、彩膜基板；3、液晶层。

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。

需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。

需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

本申请实施例提供一种阵列基板及显示面板，解决了现有显示面板存在亮度不均匀的问题。

实施例一

参考图1，本申请实施例一提供的阵列基板包括衬底基板10、以及设置于衬底基板10上且呈阵列排布的多个像素组，像素组由数据线D1、第一栅线G1和第二栅线G2交叉限定形成；

像素组包括沿第一栅线G1延伸方向排布的第一像素电极12和第二像素电极22、以及分别设置于第一像素电极12沿数据线D1延伸方向的两侧的第一薄膜晶体管11和第二薄膜晶体管21，第一薄膜晶体管11分别与第一像素电极12和第一栅线G1连接，第二薄膜晶体管21分别与第二像素电极22和第二栅线G2连接；

第一薄膜晶体管11包括第一沟道111，第二薄膜晶体管21包括第二沟道211；

第一沟道111的长度和宽度的比值大于第二沟道211的长度和宽度的比值，和/或第二薄膜晶体管21的栅极与源极形成的电容大于第一薄膜晶体管11的栅极与源极形成的电容。

通过本申请实施例提供的阵列基板，将第一沟道111的长度和宽度的比值设置为大于第二沟道211的长度和宽度的比值，和/或所述第二薄膜晶体管21的栅极与源极形成的电容大于所述第一薄膜晶体管11的栅极与源极形成的电容，以使不同像素的显示亮度一致，从而使得显示面板的亮度更加均匀。

需要说明的是，本申请实施例的阵列基板中的像素排列采用了双栅像素驱动结构，参考图5，图5为本申请实施例提供的阵列基板的像素结构图。双栅像素驱动结构(Dual-gate)，也可以称为DRD(Double Rate Driving，双速率驱动)结构，其栅线增加了一倍，同时数据线D1减少了一倍；在显示面板中，栅线的增加只需要增加GOA(栅极线集成在阵列基板)驱动电路，并不会大量增加生产成本，而数据线D1减少了一倍可使得源极驱动电路中集成芯片的数量减少一半，也即可以降低面板的IC使用数量，因此采用双栅像素驱动结构可以有效的降低驱动成本，从而降低显示面板的生产成本。

需要说明的是，根据上述结构可知，第二像素电极22至第二薄膜晶体管21之间的距离大于第一像素电极12至第一薄膜晶体管11之间的距离，因此在相同时间内第二像素电极22比第一像素电极12充进的电要少，也就是说第二像素电极22的充电率小于第一像素电极12的充电率，这就会导致两个像素电极所在的像素亮度不同，而薄膜晶体管的沟道的长度和宽度的比值与薄膜晶体管连接的像素电极的充电率具有正比的关系，所以为了将第二像素电极22的充电率提高，可以增大第二薄膜晶体管21的沟道的长度和宽度的比值，而第一薄膜晶体管11的沟道的长度和宽度的比值保持不变，这样才能使相同时间内第一像素电极12和第二像素电极22充进的电一致，从而确保两个像素电极所在的像素亮度保持一致。

进一步的，由于第二像素电极22至第二薄膜晶体管21之间的距离大于第一像素电极12至第一薄膜晶体管11之间的距离，因此会导致第一像素电极12和第二像素电极22分别所在的像素的液晶电容不同，从而导致第一像素电极12和第二像素电极22分别所在的像素的馈通电压不同，两个像素的亮度不同，为了将两个像素的馈通电压调整为一致，可以增大第二像素电极22连接的第二薄膜晶体管21的源极和栅极形成的电容，从而使得第一像素电极12和第二像素电极22分别所在的像素的馈通电压相同，两个像素的亮度一致，提升显示面板的亮度均匀性。

需要说明的是，对于传统的双栅像素驱动结构(Dual-gate)显示产品，上述馈通电压(Feed-Through,简称Vfd)与薄膜晶体管的源极和栅极形成的电容Cgs一般存在如下关系:

Vfd＝(VGH-VGL)*Cgs/(Cgs+Clc+Cst),其中，Vfd为理想的像素电压与实际的像素电压的差值，Cgs为栅极与源极形成的电容，Clc为液晶电容，Cst为存储电容，VGH为晶体管的开启电压，VGL为晶体管的关闭电压。

参考图1，在本申请实施例一中，第二沟道211的长度L2大于第一沟道111的长度L1；第一沟道111的宽度与第二沟道211的宽度相等。

需要说明的是，由于薄膜晶体管的沟道的长度和宽度的比值与像素电极的充电率成正比关系，所以在保持第一沟道111的宽度与第二沟道211的宽度相等的情况下，将第二沟道211的长度L2设置为大于第一沟道111的长度L1，就可以使第二沟道211的长度和宽度的比值大于第一沟道111的长度和宽度的比值，从而第二像素电极22的充电率得到提升，进而保证第一像素电极12和第二像素电极22分别所在的像素的亮度相同。

在本申请实施例一中，第一像素电极12与第一薄膜晶体管11通过第一导电薄膜20连接，第一导电薄膜20的面积为S1；第二像素电极22与第二薄膜晶体管21通过第二导电薄膜30连接，第二导电薄膜30的面积为S2；其中，L2/L1＝S2/S1。

需要说明的是，上述第一导电薄膜20和第二导电薄膜30采用的材料均是铟锡氧化物(Indium Tin Oxide，ITO)。

通过上述设置，由于第一像素电极12和第二像素电极22在相同时间内充进的电不同的原因就是第一导电薄膜20和第二导电薄膜30的面积不相同，所以将第二沟道211的长度和第一沟道111的长度的比值设置为与第一导电薄膜20和第二导电薄膜30的面积的比值相等，这样可以确保第一像素电极12和第二像素电极22分别所在的像素的亮度一致，显示面板的亮度更加均匀。

实施例二

参考图2，在本申请实施例二中，第二沟道211的宽度W2小于第一沟道111的宽度W1；第一沟道111的长度与第二沟道211的长度相等。

需要说明的是，由于薄膜晶体管的沟道的长度和宽度的比值与像素电极的充电率成正比关系，所以在保持第一沟道111的长度与第二沟道211的长度相等的情况下，将第二沟道211的宽度W2设置为小于第一沟道111的宽度W1，就可以使第二沟道211的长度和宽度的比值大于第一沟道111的长度和宽度的比值，从而第二像素电极22的充电率得到提升，进而保证第一像素电极12和第二像素电极22分别所在的像素的亮度相同。

在本申请实施例二中，第一像素电极12与第一薄膜晶体管11通过第一导电薄膜20连接，第一导电薄膜20的面积为S1；第二像素电极22与第二薄膜晶体管21通过第二导电薄膜30连接，第二导电薄膜30的面积为S2；其中W1/W2＝S2/S1。

需要说明的是，上述第一导电薄膜20和第二导电薄膜30采用的材料均是铟锡氧化物(Indium Tin Oxide，ITO)。

通过上述设置，由于第一像素电极12和第二像素电极22在相同时间内充进的电不同的原因就是第一导电薄膜20和第二导电薄膜30的面积不相同，所以将第一沟道111的宽度和第二沟道211的宽度的比值设置为与第一导电薄膜20和第二导电薄膜30的面积的比值相等，这样可以确保第一像素电极12和第二像素电极22分别所在的像素的亮度一致，显示面板的亮度更加均匀。

实施例三

参考图3，在本申请实施例三中，第一薄膜晶体管11包括第一源极101、第一漏极102和第一栅极103，第一漏极102和第一栅极103的交叠区面积为R1；第二薄膜晶体管21包括第二源极201、第二漏极202和第二栅极203，第二漏极202和第二栅极203的交叠区面积为R2；其中，R2>R1。

需要说明的是，在本申请实施例三中，第一薄膜晶体管11和第二薄膜晶体管21中的类U型结构可以为源极，也可以为漏极，具体哪一端为源极哪一端为漏极可以根据实际情况设定，图3中的类U型结构为源极，舌头状的结构为漏极，与源漏极区域重合的部分为栅极，栅极直接与栅线进行连接或一体化进行制造。具体地，将第二漏极202和第二栅极203的交叠区面积R2设置为大于第一漏极102和第一栅极103的交叠区面积R1，可以使第二薄膜晶体管21的Cgs大于第一薄膜晶体管11的Cgs，从而使得第一像素电极12和第二像素电极22分别所在的像素的馈通电压Vfd相同，两个像素的亮度一致，提升显示面板的亮度均匀性。

在本申请实施例三中，第一像素电极12与第一薄膜晶体管11通过第一导电薄膜20连接，第一导电薄膜20的面积为S1；第二像素电极22与第二薄膜晶体管21通过第二导电薄膜30连接，第二导电薄膜30的面积为S2；其中，R2/R1＝S2/S1。

需要说明的是，上述第一导电薄膜20和第二导电薄膜30采用的材料均是铟锡氧化物(Indium Tin Oxide，ITO)。

通过上述设置，由于第一像素电极12和第二像素电极22分别所在的像素的馈通电压Vfd不相同的原因就是第一导电薄膜20和第二导电薄膜30的面积不相同，所以将第二漏极202和第二栅极203的交叠区面积R2设置为大于第一漏极102和第一栅极103的交叠区面积R1，这样可以确保第一像素电极12和第二像素电极22分别所在的像素的亮度一致，显示面板的亮度更加均匀。

参考图3，在本申请实施例三中，第二漏极202在数据线D1的延伸方向上的宽度W4大于第一漏极102在数据线D1的延伸方向上的宽度W3。

通过以上设置，将第二漏极202在数据线D1的延伸方向上的宽度W4设置为大于第一漏极102在数据线D1的延伸方向上的宽度W3，而第二漏极202在第一栅线G1的延伸方向上的长度与第一漏极102在第一栅线G1的延伸方向上的长度保持一致，这样就可以使第二漏极202和第二栅极203的交叠区面积R2大于第一漏极102和第一栅极103的交叠区面积R1，从而确保第一像素电极12和第二像素电极22分别所在的像素的亮度一致，显示面板的亮度更加均匀。

实施例四

参考图4，在本申请实施例四中，第二栅极203在第一栅线G1的延伸方向上的宽度W6大于第一栅极103在第一栅线G1的延伸方向上的宽度W5。

通过以上设置，将第二栅极203在第一栅线G1的延伸方向上的宽度W6设置为大于第一栅极103在第一栅线G1的延伸方向上的宽度W5，而第二栅极203在数据线D1的延伸方向上的长度与第一栅极103在数据线D1的延伸方向上的长度保持一致，这样就可以使第二漏极202和第二栅极203的交叠区面积R2大于第一漏极102和第一栅极103的交叠区面积R1，从而确保第一像素电极12和第二像素电极22分别所在的像素的亮度一致，显示面板的亮度更加均匀。

在上述实施例一至实施例四中，可以将实施例一和实施例二的方案分别与实施例三和实施例四的方案相互组合实施。

本申请提供的阵列基板的有益效果在于：本申请将第一沟道111的长度和宽度的比值设置为大于第二沟道211的长度和宽度的比值，和/或所述第二薄膜晶体管21的栅极与源极形成的电容大于所述第一薄膜晶体管11的栅极与源极形成的电容，可以使不同像素的显示亮度一致，从而使得显示面板的亮度更加均匀。

实施例五

参考图6，本申请还提供了一种显示面板，包括彩膜基板2、液晶层3和如上述任一实施例的阵列基板1，液晶层3位于彩膜基板2和阵列基板1之间。

该阵列基板的详细结构可参照上述实施例，此处不再赘述；可以理解的是，由于在本申请显示面板中使用了上述阵列基板，因此，本申请显示面板的实施例包括上述阵列基板全部实施例的全部技术方案，且能达到上述技术方案所达到的技术效果。

本申请提供的显示面板的有益效果在于：采用了上述的阵列基板，本申请将第一沟道111的长度和宽度的比值设置为大于第二沟道211的长度和宽度的比值，和/或所述第二薄膜晶体管21的栅极与源极形成的电容大于所述第一薄膜晶体管11的栅极与源极形成的电容，可以使不同像素的显示亮度一致，从而使得显示面板的亮度更加均匀。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种阵列基板，包括衬底基板(10)、以及设置于所述衬底基板(10)上且呈阵列排布的多个像素组，所述像素组由数据线(D1)、第一栅线(G1)和第二栅线(G2)交叉限定形成；所述像素组包括沿所述第一栅线(G1)延伸方向排布的第一像素电极(12)和第二像素电极(22)、以及分别设置于所述第一像素电极(12)沿所述数据线(D1)延伸方向的两侧的第一薄膜晶体管(11)和第二薄膜晶体管(21)，所述第一薄膜晶体管(11)分别与所述第一像素电极(12)和所述第一栅线(G1)连接，所述第二薄膜晶体管(21)分别与所述第二像素电极(22)和所述第二栅线(G2)连接；所述第一薄膜晶体管(11)包括第一沟道(111)，所述第二薄膜晶体管(21)包括第二沟道(211)，其特征在于：

所述第一沟道(111)的长度和宽度的比值大于所述第二沟道(211)的长度和宽度的比值，和/或所述第二薄膜晶体管(21)的栅极与源极形成的电容大于所述第一薄膜晶体管(11)的栅极与源极形成的电容。

2.根据权利要求1所述的阵列基板，其特征在于，

所述第二沟道(211)的长度L2大于所述第一沟道(111)的长度L1；

所述第一沟道(111)的宽度与所述第二沟道(211)的宽度相等。

3.根据权利要求2所述的阵列基板，其特征在于，

所述第一像素电极(12)与所述第一薄膜晶体管(11)通过第一导电薄膜(20)连接，所述第一导电薄膜(20)的面积为S1；

所述第二像素电极(22)与所述第二薄膜晶体管(21)通过第二导电薄膜(30)连接，所述第二导电薄膜(30)的面积为S2；

其中，L2/L1＝S2/S1。

4.根据权利要求1所述的阵列基板，其特征在于，

所述第二沟道(211)的宽度W2小于所述第一沟道(111)的宽度W1；

所述第一沟道(111)的长度与所述第二沟道(211)的长度相等。

5.根据权利要求4所述的阵列基板，其特征在于，

所述第一像素电极(12)与所述第一薄膜晶体管(11)通过第一导电薄膜(20)连接，所述第一导电薄膜(20)的面积为S1；

所述第二像素电极(22)与所述第二薄膜晶体管(21)通过第二导电薄膜(30)连接，所述第二导电薄膜(30)的面积为S2；

其中W1/W2＝S2/S1。

6.根据权利要求1-5任一项所述的阵列基板，其特征在于，

所述第一薄膜晶体管(11)包括第一源极(101)、第一漏极(102)和第一栅极(103)，所述第一漏极(102)和所述第一栅极(103)的交叠区面积为R1；

所述第二薄膜晶体管(21)包括第二源极(201)、第二漏极(202)和第二栅极(203)，所述第二漏极(202)和所述第二栅极(203)的交叠区面积为R2；

其中，R2>R1。

7.根据权利要求6所述的阵列基板，其特征在于，

所述第一像素电极(12)与所述第一薄膜晶体管(11)通过第一导电薄膜(20)连接，所述第一导电薄膜(20)的面积为S1；

所述第二像素电极(22)与所述第二薄膜晶体管(21)通过第二导电薄膜(30)连接，所述第二导电薄膜(30)的面积为S2；

其中，R2/R1＝S2/S1。

8.根据权利要求6所述的阵列基板，其特征在于，

所述第二漏极(202)在所述数据线(D1)的延伸方向上的宽度W4大于所述第一漏极(102)在所述数据线(D1)的延伸方向上的宽度W3。

9.根据权利要求6所述的阵列基板，其特征在于，

所述第二栅极(203)在所述第一栅线(G1)的延伸方向上的宽度W6大于所述第一栅极(103)在所述第一栅线(G1)的延伸方向上的宽度W5。

10.一种显示面板，其特征在于，包括彩膜基板、液晶层和如权利要求1-9任一项所述的阵列基板，所述液晶层位于所述彩膜基板和所述阵列基板之间。

Images