CN215268078U - 反激准谐振电路 - Google Patents

Abstract

本实用新型公开了一种反激准谐振电路，包括反激电路和反激辅助电路，且反激电路包括控制单元、变压单元、第一半导体开关管以及第一充放电支路，反激辅助电路包括第二充放电支路和放电支路。控制单元的输出端与第一半导体开关管的控制端电性连接；第一充放电支路、第二充放电支路以及放电支路并联连接在控制单元的调频引脚和参考地之间，且第二充放电支路与第一半导体开关管同步通断，并为控制单元的调频引脚供电；放电支路在第一半导体开关管断开时导通，并对第一充放电支路和第二充放电支路进行放电。本实用新型实施例通过多个充放电支路保证第一半导体开关管在能够在振荡波形的谷底导通，从而有效地降低了第一半导体开关管的开关损耗。

Description

反激准谐振电路

技术领域

本实用新型涉及开关电源领域，尤其是涉及一种反激准谐振电路。

背景技术

反激电路因其电路简单，目前已被广泛应用于开关电源，特别是小功率多路隔离输出的开关电源。

现有的反激电路通常包括变压器、开关器件及为开关器件提供驱动信号的驱动电路。但由于变压器的初级绕组的寄生电容和开关器件的寄生输出电容的存在，开关器件在开通和关断交替工作过程中，这些寄生电容会被放电和充电，因此会给开关器件带来较大的开关损耗。特别是在输入电压较高时，当这些寄生电容被充电到最高电压，再通过开关器件开通放电时，开关器件的损耗尤为突出。

并且，由于开关器件的每个工作周期是固定的，而开关器件导通时间是随输入电压、输出功率变化而变化，因此开关器件很难在变压器初级绕组电感，寄生电容以及开关器件的寄生电容所产生的振荡的谷底导通，而在这些寄生电容存储的能量有时会在振荡的谷峰通过开关器件损耗掉，因此开关器件会产生较大损耗，特别是在输入电压较高时，这个损耗会非常大。

实用新型内容

本实用新型旨在至少解决现有技术中存在的技术问题之一。为此，本实用新型提出一种反激准谐振电路，能够使开关器件在极振荡波形的谷底导通，从而有效地降低了反激电路中开关器件寄生电容以及变压器初级线包寄生电容能量通过开关器件放电带来的开关损耗。

第一方面，本实用新型的一个实施例提供了一种反激准谐振电路，包括反激电路和反激辅助电路，且所述反激电路包括控制单元、变压单元、第一半导体开关管以及第一充放电支路，所述反激辅助电路包括第二充放电支路和放电支路；其中，

所述第一半导体开关管串联连接在所述变压单元的初级绕组回路中，所述控制单元的输出端与所述第一半导体开关管的控制端电性连接；

所述第一充放电支路、第二充放电支路以及所述放电支路并联连接在所述控制单元的调频引脚和参考地之间，且所述第二充放电支路与所述第一半导体开关管同步通断，并为所述控制单元的调频引脚供电；所述放电支路在所述第一半导体开关管断开时导通，并对所述第一充放电支路和第二充放电支路进行放电。

本实用新型实施例的反激准谐振电路至少具有如下有益效果：本实用新型实施例采用第一充放电支路、第二充放电支路和放电支路进行实现一种准谐振电路，通过多个充放电支路和放电支路保证第一半导体开关管在能够在振荡波形的谷底导通，从而有效地降低了第一半导体开关管因释放第一半导体开关管和变压单元中初级绕组的寄生电容存储的能量带来的开关损耗。

在本实用新型实施例的反激准谐振电路中，所述第一充放电支路包括第一电容；所述第一电容的第一端与所述控制单元的调频引脚电性连接；所述第一电容的第二端连接参考地。

在本实用新型实施例的反激准谐振电路中，所述第二充放电支路包括第二电容、第二半导体开关管和第一电阻；所述第二电容和第二半导体开关管依次串联连接在所述控制单元的调频引脚与参考地之间，且所述第二半导体开关管的控制端经由所述第一电阻与所述第一半导体开关管的控制端电性连接。

在本实用新型实施例的反激准谐振电路中，所述变压单元包括辅助绕组和第一二极管，且所述辅助绕组的一端经由所述第一二极管与所述控制单元的正电源引脚电性连接；

所述放电支路包括第二电阻、第三半导体开关管和第三电阻；其中，所述第二电阻和第三半导体开关管依次串联连接在所述控制单元的调频引脚与参考地之间，所述第三半导体开关管控制端经由所述第三电阻与所述第一二极管的阳极电性连接。

在本实用新型另一个实施例的反激准谐振电路中，所述放电支路还包括第二二极管和第四电阻，且所述第二二极管的阴极和第四电阻的第一端分别与所述第三半导体开关管的控制端电性连接，所述第二二极管的阳极和第四电阻的第二端分别连接参考地。

在本实用新型另一个实施例的反激准谐振电路中，所述反激电路还包括第五电阻，所述控制单元的基准输出引脚通过所述第五电阻给所述第一电容和第二电容充电。

在本实用新型另一个实施例的反激准谐振电路中，所述第一电容和第二电容的电容量大小的比值小于等于0.1。

在本实用新型另一个实施例的反激准谐振电路中，所述反激电路还包括第三电容、第六电阻、第七电阻、第四电容、第八电阻和第九电阻，

所述第三电容的阳极与所述控制单元的正电源引脚电性连接，所述第三电容的阴极连接参考地，所述第四电容的第一端和第六电阻的第一端与所述控制单元的电流取样引脚电性连接，所述第四电容的第二端连接参考地，所述第六电阻的第二端与所述第一半导体开关管的第二端电性连接，所述第一半导体开关管的第二端通过所述第七电阻连接参考地，所述控制单元的正电源引脚通过第八电阻与外部电源电性连接。

在本实用新型另一个实施例的反激准谐振电路中，所述第一半导体开关管和第二半导体开关管为场效应晶体管，所述第三半导体开关管为半导体三极管。

在本实用新型另一个实施例的反激准谐振电路中，所述反激准谐振电路还包括稳压电路和光耦，所述稳压电路的输入与所述反激电路的输出端电性连接；所述稳压电路的输出端通过所述光耦与所述控制单元的补偿引脚电性连接。

附图说明

图1是本实用新型实施例中反激准谐振电路的一具体实施例模块框图；

图2是本实用新型实施例中反激准谐振电路一具体实施例的电路示意图；

图3是本实用新型实施例中控制单元的工作时序图。

具体实施方式

以下将结合实施例对本实用新型的构思及产生的技术效果进行清楚、完整地描述，以充分地理解本实用新型的目的、特征和效果。显然，所描述的实施例只是本实用新型的一部分实施例，而不是全部实施例，基于本实用新型的实施例，本领域的技术人员在不付出创造性劳动的前提下所获得的其他实施例，均属于本实用新型保护的范围。

在本实用新型实施例的描述中，如果涉及到“若干”，其含义是一个以上，如果涉及到“多个”，其含义是两个以上，如果涉及到“大于”、“小于”、“超过”，均应理解为不包括本数，如果涉及到“以上”、“以下”、“以内”，均应理解为包括本数。如果涉及到“第一”、“第二”，应当理解为用于区分技术特征，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。

参考图1，是本实用新型实施例提供的反激准谐振电路的示意图，该反激准谐振电路包括反激电路10和反激辅助电路20，且反激电路10包括控制单元11、变压单元13、第一半导体开关管Q1以及第一充放电支路12，反激辅助电路20包括第二充放电支路21和放电支路22。

如图1所示，第一半导体开关管Q1串联连接在变压单元13的初级绕组Np所在的回路中，控制单元11的输出端与第一半导体开关管Q1的控制端电性连接；第一充放电支路12、第二充放电支路21以及放电支路22并联连接在控制单元11的调频引脚和参考地之间，且第二充放电支路21与第一半导体开关管Q1同步通断，并为控制单元11的调频引脚供电；放电支路22在第一半导体开关管Q1断开时导通，并对第一充放电支路12和第二充放电支路21进行放电。

本实用新型实施例采用第一充放电支路、第二充放电支路和放电支路进行实现一种准谐振电路，通过多个充放电支路和放电支路保证第一半导体开关管Q1在能够在振荡波形的谷底导通，从而有效地降低了第一半导体开关管Q1因释放第一半导体开关管Q1和变压单元13中初级绕组的寄生电容存储的能量带来的开关损耗。

在本实用新型的一个实施例中，反激准谐振电路的具体电路原理图如图2所示，其中，控制单元11采用开关电源控制芯片U1，例如型号为UC3844的控制芯片；第一半导体开关管Q1具体可采用场效应晶体管。

第一充放电支路12包括第一电容C1；第一电容C1的第一端与开关电源控制芯片U1的调频引脚Rt/Ct电性连接；第一电容C1的第二端接地。第二充放电支路21包括第二电容C2、第二半导体开关管Q2和第一电阻R1；第二电容C2和第二半导体开关管依次串联连接在开关电源控制芯片U1的调频引脚Rt/Ct与参考地之间，且第二半导体开关管Q2的控制端经由第一电阻R1与第一半导体开关管Q1的控制端电性连接。在本实施例中，第二半导体开关管Q2为场效应晶体管。

变压单元13包括除了包括初级绕组Np外，还包括辅助绕组Naux，且辅助绕组Naux的一端经由第一二极管D1与开关电源控制芯片U1的正电源引脚VCC电性连接。放电支路22包括第二电阻R2、第三半导体开关管Q3和第三电阻R3；其中，第二电阻R2和第三半导体开关管Q3依次串联连接在开关电源控制芯片U1的调频引脚与参考地之间，第三半导体开关管Q3的控制端经由第三电阻R3与第一二极管D1的阳极电性连接。在本实施例中，第三半导体开关管Q3为半导体三极管。

放电支路22还包括第二二极管D2和第四电阻R4，且第二二极管D2的阴极和第四电阻R4的第一端分别与第三半导体开关管Q3的控制端电性连接，第二二极管D2的阳极和第四电阻R4的第二端分别连接参考地。反激电路10还包括第五电阻R5，开关电源控制芯片U1的基准输出引脚Vref通过第五电阻R5给第一电容C1和第二电容C2充电。

反激电路10还包括第三电容C3、第六电阻R6、第七电阻R7、第四电容C4、第八电阻R8，其中，第三电容C3的第一端与开关电源控制芯片U1的正电源引脚VCC电性连接，第三电容C3的第二端连接参考地；第四电容C4的第一端和第六电阻R6的第一端分别与开关电源控制芯片U1的电流取样引脚CS电性连接，第四电容C4的第二端连接参考地，第六电阻R6的第二端与第一半导体开关管Q1的第二端电性连接；第一半导体开关管Q1的第一端连接变压器的初级线圈Np、第二端经由第七电阻R7连接参考地；开关电源控制芯片U1的正电源引脚VCC通过第八电阻R8与外部电源电性连接。

变压单元13还包括次级绕组Ns，第三二极管D3、第五电容C5和第九电阻R9，其中，次级绕组Ns的第一端连接第三二极管D3的阳极，次级绕组Ns的第二端连接参考地；第五电容C5为电解电容，其正极和第九电阻R9的第一端分别与第三二极管D3的阴极连接，第五电容C5的阴极和第九电阻R9的第二端分别连接参考地。

在本实用新型优选的实施例中，第一电容C1和第二电容C2的电容量大小的比值小于等于0.1，第一电容按照这个比值选取，能够使电路中的开关损耗降到最低。

本实施例结合图2和图3对本实用新型的准谐振电路的工作原理进行说明，其中，图3是开关电源控制芯片U1的工作时序图。

具体地，开始工作时，输入直流电压HV+通过第八电阻R8给第三电容C3充电，当第三电容C3上电压达到开关电源控制芯片U1启动工作电压Vth时，开关电源控制芯片U1开始工作。开关电源控制芯片U1基准输出引脚Vref通过第五电阻R5给第一电容C1、第二电容C2充电，当第一电容C1、第二电容C2的上电压达到预设最大值(如3V)时，开关电源控制芯片U1产生一个内部同步信号SYN高电平，同时通过内部放电电路给第一电容C1、第二电容C2放电，当第一电容C1、第二电容C2上电压低于预设最小值(如1V)时，开关电源控制芯片U1内部放电电路停止给第一电容C1、第二电容C2放电，同时产生一个内部同步信号SYN低电平，触发开关电源控制芯片U1内部T触发器翻转，当内部T触发器是高电平时，开关电源控制芯片U1的输出端OUTPUT输出高电平；当开关电源控制芯片U1电流取样引脚CS的电压到达的COMP脚电压的1/3时，开关电源控制芯片U1的输出端OUTPUT输出低电平。

当开关电源控制芯片U1的输出端OUTPUT为高电平时(图3中T10时刻)，一方面驱动第一半导体开关管Q1导通，另一方面通过第一电阻R1使第二半导体开关管Q2导通，这样第二电容C2就通过第二半导体开关管Q2连接到参考地。由于第二半导体开关管Q2导通时，第一二极管D1的阳极相对参考地是负电压，此时第三半导体开关管Q3处于截止状态，则第二电阻R2上通过的电流为零。

开关电源控制芯片U1的基准输出引脚Vref通过第五电阻R5给第一电容C1和第二电容C2充电，同时输入电压HV+给变压器T1的初级绕组Np线性充电，变压器T1把电能转变成磁能存储在变压器T1中。第七电阻R7把变压器T1初级绕Np组充电电流转换成电压后，经过第六电阻R6和第四电容C4滤波给开关电源控制芯片U1的电流取样引脚CS。

当电流取样引脚CS上电压到达COMP脚电压的1/3时(图3中T1时刻)，输出端OUTPUT电压变为低电平，从而驱动第一半导体开关管Q1截止，第二半导体开关管Q2也截止。此时变压器T1把先前存储的磁能转变成电能，一方面通过次级绕组Ns和第三二极管D3给第五电容C5充电，为后续的负载提供电能；另一方面通过辅助绕组Naux和第一二极管D1给第三电容C3充电，为开关电源控制芯片U1工作提供电能。此时第一二极管D1的阳极相对地为正电压，则第三半导体开关管Q3导通，第二电阻R2通过第三半导体开关管Q3连接到参考地，因此第一电容C1可通过第二电阻R2放电，而第二电容C2则通过第二半导体开关管Q2的寄生反向二极管和第二电阻R2放电，直到第二电容C2上电压到达终止电压V1，终止电压V1大小根据公式(1)计算

其中，Vref为开关电源控制芯片U1的基准输出引脚Vref的电压值，R2为第二电阻的阻值，R5为第五电阻的阻值。

假设第一电容C1上的终止电压在1V和3V之间，本实施例的终止电压取1.2V。当存储在变压器T1中的磁能全部转换成电能输出完后，第二半导体开关管Q2的D极电压开始下降，第一二极管D1的阳极电压也开始下降。此时变压器T1的初级绕组Np的电感、初级绕组Np的寄生电容以及第一半导体开关管Q1的D-S寄生电容产生振荡。当第一半导体开关管Q1的D极电压低于输入电压HV+时(图3中T13时刻)，第一二极管D1的阳极电压低于地电压，从而第三半导体开关管Q3截止，第二电阻R2中电流为零，开关电源控制芯片U1输出基准输出引脚Vref通过第五电阻R5给第一电容C1充电。由于第一电容C1值远小于第二电容C2值(本实施例设置第一电容C1的电容值小于第二电容C2电容值的1/10)，因此第一电容C1上电压很快充电到3V(图3中T12时刻)，此时开关电源控制芯片U1内部同步信号SYN变为高电平，开关电源控制芯片U1内部放电电路控制第一电容C1和第二电容C2放电，当第一电容C1上电压低于1V时(图3中T15时刻)，开关电源控制芯片U1内部同步信号由高电平变为低电平，触发开关电源控制芯片U1内部T1触发器由高电平翻转成低电平。开关电源控制芯片U1输出基准输出引脚Vref通过第五电阻R5给第一电容C1充电，当充电到第一半导体开关管Q1的D极电压高于输入电压HV+时(图3中T16时刻)，由于第一二极管D1阳极电压变为正电压，因此第三半导体开关管Q3导通，第一电容C1通过第二电阻R2和第三半导体开关管Q3放电到终止电压V1(图3中T17时刻)。由于此时第三半导体开关管Q3还处于导通，因此第一电容C1上电压维持不变，直到第一半导体开关管Q1的D极振荡电压低于输入电压HV+时(图3中T18时刻)，则第一二极管D1阳极电压低于地电压，第三半导体开关管Q3截止，第二电阻R2中电流为零，开关电源控制芯片U1输出基准输出引脚Vref通过第五电阻R5给第一电容C1充电，当第一电容C1上电压到达3V时(图3中T19时刻)，开关电源控制芯片U1内部同步信号由低电平变为高电平，此时开关电源控制芯片U1通过内部放电电路控制第一电容C1放电，当第一电容C1上电压放电到1V时(图3中T10时刻)，开关电源控制芯片U1内部同步信号由高电平变为低电平触发开关电源控制芯片U1内部T1触发器由低电平翻转成高电平，开关电源控制芯片U1输出端脚OUTPUT再次输出高电平，完成一个周期工作，周而复始工作。

在上述电路中，假设第一半导体开关管Q1 D极振荡波形的周期时间为Tr；开关电源控制芯片U1的基准输出引脚Vref通过第五电阻R5给第一电容C1从终止电压V1充电到3V所需要的时间为Tc；开关电源控制芯片U1给第一电容C1从3V放电到1V所需的时间Tf；开关电源控制芯片U1输出端OUTPUT输出高电平到第二半导体开关管Q2导通延时间为Td。当Tc+Tf+Td<Tr/2时,第一半导体开关管Q1能够在第一半导体开关管Q1的D极电压低于输入电压HV+时开通；当Tc+Tf+Td＝Tr/4时，第一半导体开关管Q1能够在第一半导体开关管Q1的D极在振荡谷底导通。

本实用新型可以通过调试第五电阻R5和第一电容C1的大小，使得：Tc+Tf+Td＝Tr/4，以满足第一半导体开关管Q1在振荡谷底开通条件。

本实用新型实施例采用第一充放电支路、第二充放电支路和放电支路进行实现一种准谐振电路，通过多个充放电支路和放电支路保证第一半导体开关管在能够在振荡波形的谷底导通，从而有效地降低了第一半导体开关管因释放第一半导体开关管和变压单元中初级绕组的寄生电容存储的能量带来的开关损耗。并且本实用新型实施例通过采用成本低且通用的控制芯片，实现准谐振电路的复杂控制功能，从而使得我们的控制芯片来源渠道更加广泛，更便于标准化管理，并降低了生产成本。

如图2所示，在本实用新型实施例的反激准谐振电路中，反激准谐振电路还包括稳压电路U2和光耦U3，稳压电路U2的输入与反激电路10的输出端电性连接；稳压电路U2的输出端通过光耦U3与控制单元的补偿引脚COMP电性连接。稳压电路U2为输出提供稳定输出电压，当输出电压比设定输出电压高时，通过光耦U3调节降低开关电源控制芯片U1的补偿引脚COMP输入电压，当输出电压比设定输出电压低时，通过光耦U3调节升高开关电源控制芯片U1的补偿引脚COMP电压，使输出电压保持恒定。

所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各功能单元、模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能单元、模块完成。实施例中的各功能单元、模块可以集成在一个处理器中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中，上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。另外，各功能单元、模块的具体名称也只是为了便于相互区分，并不用于限制本申请的保护范围。上述系统中单元、模块的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记载的部分，可以参见其它实施例的相关描述。

上面结合附图对本实用新型实施例作了详细说明，但是本实用新型不限于上述实施例，在所属技术领域普通技术人员所具备的知识范围内，还可以在不脱离本实用新型宗旨的前提下作出各种变化。此外，在不冲突的情况下，本实用新型的实施例及实施例中的特征可以相互组合。

Claims (10)

1.一种反激准谐振电路，其特征在于，包括反激电路和反激辅助电路，且所述反激电路包括控制单元、变压单元、第一半导体开关管以及第一充放电支路，所述反激辅助电路包括第二充放电支路和放电支路；其中，

所述第一半导体开关管串联连接在所述变压单元的初级绕组回路中，所述控制单元的输出端与所述第一半导体开关管的控制端电性连接；

所述第一充放电支路、第二充放电支路以及所述放电支路并联连接在所述控制单元的调频引脚和参考地之间，且所述第二充放电支路与所述第一半导体开关管同步通断，并为所述控制单元的调频引脚供电；所述放电支路在所述第一半导体开关管断开时导通，并对所述第一充放电支路和第二充放电支路进行放电。

2.根据权利要求1所述的反激准谐振电路，其特征在于，所述第一充放电支路包括第一电容；所述第一电容的第一端与所述控制单元的调频引脚电性连接；所述第一电容的第二端连接参考地。

3.根据权利要求2所述的反激准谐振电路，其特征在于，所述第二充放电支路包括第二电容、第二半导体开关管和第一电阻；所述第二电容和第二半导体开关管依次串联连接在所述控制单元的调频引脚与参考地之间，且所述第二半导体开关管的控制端经由所述第一电阻与所述第一半导体开关管的控制端电性连接。

4.根据权利要求3所述的反激准谐振电路，其特征在于，所述变压单元包括辅助绕组和第一二极管，且所述辅助绕组的一端经由所述第一二极管与所述控制单元的正电源引脚电性连接；

所述放电支路包括第二电阻、第三半导体开关管和第三电阻；其中，所述第二电阻和第三半导体开关管依次串联连接在所述控制单元的调频引脚与参考地之间，所述第三半导体开关管控制端经由所述第三电阻与所述第一二极管的阳极电性连接。

5.根据权利要求4所述的反激准谐振电路，其特征在于，所述放电支路还包括第二二极管和第四电阻，且所述第二二极管的阴极和第四电阻的第一端分别与所述第三半导体开关管的控制端电性连接，所述第二二极管的阳极和第四电阻的第二端分别连接参考地。

6.根据权利要求4所述的反激准谐振电路，其特征在于，所述反激电路还包括第五电阻，所述控制单元的基准输出引脚经由所述第五电阻给所述第一电容和第二电容充电。

7.根据权利要求6所述的反激准谐振电路，其特征在于，所述第一电容和第二电容的电容量大小的比值小于等于0.1。

8.根据权利要求7所述的反激准谐振电路，其特征在于，所述反激电路还包括第三电容、第六电阻、第七电阻、第四电容、第八电阻和第九电阻，

所述第三电容的阳极与所述控制单元的正电源引脚电性连接，所述第三电容的阴极连接参考地，所述第四电容的第一端和第六电阻的第一端与所述控制单元的电流取样引脚电性连接，所述第四电容的第二端连接参考地，所述第六电阻的第二端与所述第一半导体开关管的第二端电性连接，所述第一半导体开关管的第二端通过所述第七电阻连接参考地，所述控制单元的正电源引脚通过第八电阻与外部电源电性连接。

9.根据权利要求8所述的反激准谐振电路，其特征在于，所述第一半导体开关管和第二半导体开关管为场效应晶体管，所述第三半导体开关管为半导体三极管。

10.根据权利要求1-9任一项所述的反激准谐振电路，其特征在于，所述反激准谐振电路还包括稳压电路和光耦，所述稳压电路的输入与所述反激电路的输出端电性连接；所述稳压电路的输出端通过所述光耦与所述控制单元的补偿引脚电性连接。

Images