CN214797402U - 一种球状引脚栅格阵列封装结构 - Google Patents

一种球状引脚栅格阵列封装结构 Download PDF

Info

Publication number
CN214797402U
CN214797402U CN202121197414.XU CN202121197414U CN214797402U CN 214797402 U CN214797402 U CN 214797402U CN 202121197414 U CN202121197414 U CN 202121197414U CN 214797402 U CN214797402 U CN 214797402U
Authority
CN
China
Prior art keywords
bga
adhesive
substrate
base plate
length
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202121197414.XU
Other languages
English (en)
Inventor
李争
马勉之
张建东
徐召明
吝炜鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huatian Technology Nanjing Co Ltd
Original Assignee
Huatian Technology Nanjing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huatian Technology Nanjing Co Ltd filed Critical Huatian Technology Nanjing Co Ltd
Priority to CN202121197414.XU priority Critical patent/CN214797402U/zh
Application granted granted Critical
Publication of CN214797402U publication Critical patent/CN214797402U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant

Abstract

本实用新型公开了一种球状引脚栅格阵列封装结构，在基板和BGA基板之间的四个角之间设置粘结胶，进而使用绝缘粘结胶固定BGA四边，使CTE失配后导致的形变减少，从而增加BGA四角焊球可靠性和使用寿命。

Description

一种球状引脚栅格阵列封装结构
技术领域
本实用新型属于封装技术领域，涉及一种球状引脚栅格阵列封装结构。
背景技术
球状引脚栅格阵列封装结构(BGA)为新型的封装技术，采用BGA技术封装的内存，可以使内存在体积不变的情况下内存容量提高两到三倍，BGA与TSOP相比，具有更小的体积，更好的散热性能和电性能。但是在工艺验证中发现，BGA在进行封装芯片二次封装可靠性部分验证时，BGA基板焊盘通过钢网印刷的锡膏与BGA封装芯片焊接，产品在做温度循环试验(TCT)可靠性后失效，通过测量翘曲数据，BGA颗粒在27℃～260℃均呈现如下图1所示的，分析原因后发现现有的BGA焊球和基板的热膨胀系数失配导致BGA封装结构中的四角锡球断裂。
实用新型
本实用新型的目的在于克服上述现有技术的缺点，提供一种球状引脚栅格阵列封装结构，以解决现有技术中采用BGA封装易于失效的技术问题。
为达到上述目的，本实用新型采用以下技术方案予以实现：
一种球状引脚栅格阵列封装结构，包括基板(4)、所述基板(4)上设置有若干个锡球(3)，所有锡球(3)的上表面共同连接有BGA基板(1)，所述BGA基板(1)的四个角通过粘结胶(2)和基板(4)连接。
本实用新型的进一步改进在于：
优选的，所述基板(4)的上端面设置有塑封体(5)。
优选的，所述粘结胶(2)的顶端和塑封体(5)的侧壁连接。
优选的，粘结胶(2)的A段长度长于B段长度，所述A段长度为粘结胶(2)在BGA基板(1)长度方向的粘结长度，所述B段长度为粘结胶(2)在BGA基板(1)宽度方向的粘结长度。
优选的，所述粘结胶(2)的固化温度＞245℃。
优选的，所述粘结胶(2)的高度为0.8mm-1.2mm。
优选的，四个角处的粘结胶(2)有部分渗入至BGA基板(1)和基板(4)之间。
优选的，所述粘结胶(2)为环氧树脂。
与现有技术相比，本实用新型具有以下有益效果：
本实用新型公开了一种球状引脚栅格阵列封装结构，在基板和BGA基板之间的四个角之间设置粘结胶，进而使用绝缘粘结胶固定BGA四边，使CTE失配后导致的形变减少，从而增加BGA四角焊球可靠性和使用寿命。
进一步的，基板的上端面设置有塑封体，完成整个装置的塑封。
进一步的，粘结胶的顶端和塑封体的侧壁连接，保证连接强度。
进一步的，粘结胶的A段长度长于B段长度，保证BGA基板长边的粘结强度大于短边。
进一步的，粘结胶的固化温度大于245℃，保证该粘结胶能够在较高的温度下即实现快速固化。
进一步的，粘结胶的高度设置在0.8-1.2mm之间，保证粘结胶能够充分的和塑封体接触，进而将BGA基板固定在基板上。
进一步的，部分粘结胶还渗入至BGA基板和基板之间，保证连接强度。
附图说明
图1为现有技术中的失效结构；
图2为本实用新型的侧视图；
图3为本实用新型的俯视图；
图4为本实用新型的工艺流程图；
图5为实物的制备流程图；其中，(a)图为基板；(b)图为涂覆粘结胶；(c)图为粘结BGA基板。
其中：1-BGA基板；2-粘结胶；3-锡球；4-基板；5-塑封体。
具体实施方式
下面结合附图对本实用新型做进一步详细描述：
在本实用新型的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制；术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性；此外，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。
本实用新型公开了一种球状引脚栅格阵列封装结构，该封装结构包括基板4，基板4上设置有若干个等间距排布的锡球3，所有锡球3的上端连接有BGA基板1，BGA基板1的面积小于基板4的面积，BGA基板1上塑封有塑封体5。
为了加强BGA基板1和基板4之间的连接能力，在BGA基板1的四个角粘附粘结胶2，参见图2，因此粘结胶2分为四个部分，可以看出，每一部分的粘结胶2的截面类似于梯形，其上端和BGA基板1的侧壁连接，其下端和基板4固定连接。参见图3，每一个角的粘结胶2包括两部分，具体的包括A段和B段，其中A段为设置在BGA基板1长边上的粘结胶2，B段为BGA基板1上设置在短边上的粘结胶2，保证BGA基板1上长度更长的边能够受到更强的粘结力。粘结胶2的高度为0.8mm-1.2mm，粘结胶2的高度为粘结胶2和塑封体5接触面最高点和基板4上表面之间的距离。
参见图2，粘结胶2一方面接触塑封体5的边部、BGA基板1的边部，进而从边部和基板4连接，另一方面在BGA基板1和基板4之间还摄入了部分粘结胶2，保证连接强度。该粘结胶2需要有以下性能：(1)在回流炉(245℃)短时间可固化；(2)绝缘和粘结力强；(3)无卤素可返修。
该实用新型的制备过程为：
预先在基板Bond Pad上印刷锡膏，在BGA四角划胶，贴装BGA颗粒后回流焊接，以解决产品四角应力导致的锡球carck失效。
以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (8)

1.一种球状引脚栅格阵列封装结构，其特征在于，包括基板(4)、所述基板(4)上设置有若干个锡球(3)，所有锡球(3)的上表面共同连接有BGA基板(1)，所述BGA基板(1)的四个角通过粘结胶(2)和基板(4)连接。
2.根据权利要求1所述的一种球状引脚栅格阵列封装结构，其特征在于，所述基板(4)的上端面设置有塑封体(5)。
3.根据权利要求2所述的一种球状引脚栅格阵列封装结构，其特征在于，所述粘结胶(2)的顶端和塑封体(5)的侧壁连接。
4.根据权利要求1所述的一种球状引脚栅格阵列封装结构，其特征在于，粘结胶(2)的A段长度长于B段长度，所述A段长度为粘结胶(2)在BGA基板(1)长度方向的粘结长度，所述B段长度为粘结胶(2)在BGA基板(1)宽度方向的粘结长度。
5.根据权利要求1所述的一种球状引脚栅格阵列封装结构，其特征在于，所述粘结胶(2)的固化温度＞245℃。
6.根据权利要求1所述的一种球状引脚栅格阵列封装结构，其特征在于，所述粘结胶(2)的高度为0.8mm-1.2mm。
7.根据权利要求1所述的一种球状引脚栅格阵列封装结构，其特征在于，四个角处的粘结胶(2)有部分渗入至BGA基板(1)和基板(4)之间。
8.根据权利要求1-7任意一项所述的球状引脚栅格阵列封装结构，其特征在于，所述粘结胶(2)为环氧树脂。
CN202121197414.XU 2021-05-31 2021-05-31 一种球状引脚栅格阵列封装结构 Active CN214797402U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202121197414.XU CN214797402U (zh) 2021-05-31 2021-05-31 一种球状引脚栅格阵列封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202121197414.XU CN214797402U (zh) 2021-05-31 2021-05-31 一种球状引脚栅格阵列封装结构

Publications (1)

Publication Number Publication Date
CN214797402U true CN214797402U (zh) 2021-11-19

Family

ID=78699360

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202121197414.XU Active CN214797402U (zh) 2021-05-31 2021-05-31 一种球状引脚栅格阵列封装结构

Country Status (1)

Country Link
CN (1) CN214797402U (zh)

Similar Documents

Publication Publication Date Title
US20090224401A1 (en) Semiconductor device and manufacturing method thereof
EP2922091B1 (en) Leadless chip carrier
CN101840896B (zh) 一种倒装焊高散热球型阵列封装结构
JP2001077294A (ja) 半導体装置
CN214797402U (zh) 一种球状引脚栅格阵列封装结构
CN101834150B (zh) 一种高散热球型阵列封装方法
CN202034361U (zh) 一种半导体封装结构
CN101826492B (zh) 一种芯片悬架式半导体封装散热改良结构
CN101826470B (zh) 一种倒装焊高散热球型阵列封装方法
CN101834163A (zh) 一种半导体倒装焊封装散热改良结构
CN101840868B (zh) 一种半导体倒装焊封装散热制造方法
CN208507718U (zh) 一种显示模组及显示屏
CN101840895A (zh) 一种高散热球型阵列封装结构
TWI382509B (zh) 無外接腳式半導體封裝構造
CN204464266U (zh) 一种小球间距的pop芯片叠层封装结构
CN107749408A (zh) 一种弹性导热件露出封装结构
CN201732780U (zh) 一种半导体倒装焊封装散热改良结构
CN217691133U (zh) 芯片封装单元
CN217881472U (zh) 一种贴装二极管封装结构
CN220358072U (zh) 封装结构
CN218160343U (zh) 一种基于塑封的半导体封装结构
CN213692052U (zh) 双面封装结构及电子设备
CN201673899U (zh) 一种高散热球型阵列封装结构
JP2002237566A (ja) 半導体装置の３次元実装構造体とその製造方法
JP2001102409A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant