CN214675163U - 一种超宽带信号发生装置 - Google Patents

Abstract

本实用新型涉及信号发生技术领域，具体公开了一种超宽带信号发生装置，包括PLL电路、滤波放大电路以及FPGA电路，其中，所述FPGA电路的输出端连接至所述PLL电路的输入端，所述PLL电路的输出端连接至所述滤波放大电路的输入端，所述滤波放大电路的输出端输出射频信号。本实用新型提供的超宽带信号发生装置，通过集成扫频、频率和相位调制功能的锁相环来产生高质量的超宽带射频信号，具有系统简单、相位噪声好、杂散抑制好、频率稳定度高、线性度高的特点。

Description

一种超宽带信号发生装置

技术领域

本实用新型涉及信号发生技术领域，更具体地，涉及一种超宽带信号发生装置。

背景技术

随着现代雷达技术的发展，雷达信号应具有宽频带、波形参数捷变和自适应跳频的能力。雷达信号的产生已由传统的模拟方法发展到现在的数字方法，其中较为常用的方式为PLL与DDS的混合频率合成法，此方法较之前的信号产生方法具有一定的先进性，但是由于DDS输出杂散不高，导致最终输出的信号具有相位噪声、杂散较差的缺点，无法满足雷达信号日益提升的需求。

为解决超宽带射频信号相位噪声差、杂散差的问题，拟采用集成扫频、频率和相位调制功能的锁相环来实现超宽带射频信号的产生。

发明内容

本实用新型的目的是克服现有技术中存在的不足，提供一种超宽带信号发生装置，解决了现有超宽带射频信号存在的相位噪声差、杂散差的问题。

作为本实用新型的第一个方面，提供一种超宽带信号发生装置，包括PLL电路、滤波放大电路以及FPGA电路，其中，所述FPGA电路的输出端连接至所述PLL电路的输入端，所述PLL电路的输出端连接至所述滤波放大电路的输入端，所述滤波放大电路的输出端输出射频信号。

进一步地，所述PLL电路包括晶振电路、鉴相器电路、环路滤波电路以及压控振荡器电路，其中，所述晶振电路的输出端连接至所述鉴相器电路的XREFP端，所述鉴相器电路的CP端连接至所述环路滤波电路的输入端，所述环路滤波电路的输出端连接至所述压控振荡器电路的调整电压输入端，所述压控振荡器电路的次射频输出端连接至所述鉴相器电路的VCOIP端，所述压控振荡器电路的主射频输出端输出GHz级的射频信号至所述滤波放大电路。

进一步地，所述晶振电路包括晶振芯片Y1、第一衰减器N1、第一电阻R1、第二电阻R2、第一电容C1以及第一电感L1，其中，所述晶振芯片Y1的第四引脚连接所述第一电感L1，所述晶振芯片Y1的第三引脚连接所述第一电阻R1的一端，所述第一电阻R1的另一端分别连接所述第二电阻R2的一端、第一电容C1的一端，所述第二电阻R2的另一端接地，所述第一电容C1的另一端连接至所述第一衰减器N1的第四引脚，所述第一衰减器N1的第二引脚连接至所述鉴相器电路。

进一步地，所述鉴相器电路包括鉴相器芯片N2、第三电阻R3、第四电阻R4、第七电阻R7、第十八电阻R18、第十九电阻R19、第二电容C2、第五电容C5、第十四电容C14以及第十五电容C15，其中，所述第一衰减器N1的第二引脚分别连接所述第三电阻R3的一端、第二电容C2的一端，所述第三电阻R3的另一端接地，所述第二电容C2的另一端连接至所述鉴相器芯片N2的第二十引脚，所述鉴相器芯片N2的第十五引脚通过所述第七电阻R7连接至所述环路滤波电路，所述鉴相器芯片N2的第十引脚连接至所述第十五电容C15的一端，所述第十五电容C15的另一端分别连接所述第十九电阻R19的一端和所述压控振荡器电路，所述第十九电阻R19的另一端接地。

进一步地，所述环路滤波电路包括运算放大器N4、第三电容C3、第四电容C4、第六电容C6、第九电容C9、第五电阻R5、第八电阻R8、第九电阻R9、第十电阻R10、第十四电阻R14、第十五电阻R15以及第十七电阻R17，其中，所述运算放大器N4的第二引脚分别连接所述第五电阻R5的一端、第三电容C3的一端以及第九电阻R9的一端，所述第五电阻R5的另一端连接所述第四电容C4的一端，所述第三电容C3的另一端和所述第四电容C4的另一端均连接至所述运算放大器N4的第六引脚，所述运算放大器N4的第六引脚还连接所述第十电阻R10的一端，所述第十电阻R10的另一端分别连接所述第九电容C9的一端、所述压控振荡器电路，所述第九电容C9的另一端接地，所述第九电阻R9的另一端连接所述第八电阻R8的一端，所述第八电阻R8的另一端分别连接所述第六电容C6的一端、所述鉴相器电路，所述第六电容C6的另一端接地。

进一步地，所述压控振荡器电路包括压控振荡器N5、第十一电阻R11、第十二电阻R12、第十三电阻R13、第十六电阻R16、第七电容C7以及第八电容C8，其中，所述压控振荡器N5的第二引脚通过所述第十一电阻R11连接至所述环路滤波电路，所述压控振荡器N5的第十引脚通过所述第八电容C8连接至所述第十二电阻R12的一端，所述第十二电阻R12的另一端分别连接所述第十六电阻R16的一端、第十三电阻R13的一端，所述第十六电阻R16的另一端连接至所述鉴相器电路，所述第十三电阻R13的另一端连接所述第七电容C7的一端，所述第七电容C7的另一端连接所述滤波放大电路。

进一步地，所述滤波放大电路包括第一放大器N3、第二放大器N6、滤波器N7、第二衰减器N8、第十电容C10、第十一电容C11、第十二电容C12、第十三电容C13、第二电感L2以及第三电感L3，所述滤波器N7的第一引脚连接至所述PLL电路的输出端，所述滤波器N7的第三引脚通过所述第十二电容C12连接至所述第二放大器N6的第一引脚，所述第二放大器N6的第三引脚分别连接所述第三电感L3、第十三电容C13的一端，所述第十三电容C13的另一端连接至所述第二衰减器N8的第四引脚，所述第二衰减器N8的第二引脚通过所述第十电容C10连接至所述第一放大器N3的第一引脚，所述第一放大器N3的第三引脚通过所述第十一电容C11输出射频信号。

进一步地，所述FPGA电路用于对所述鉴相器电路进行寄存器配置，以控制所述鉴相器电路中鉴相器芯片的工作模式。

进一步地，所述滤波放大电路具有滤波和放大功能，所述滤波放大电路用于对所述PLL电路输出的GHz级射频信号进行杂散滤除和功率放大。

进一步地，所述FPGA电路的型号为SOM-TL6748F。

从以上描述可以看出，本实用新型的技术效果在于：

1）本实用新型的超宽带信号发生装置具有相位噪声好、杂散抑制好、频率稳定度高、线性度高的特点，解决了现有超宽带射频信号存在的相位噪声差、杂散差的问题；

2）本实用新型提供的超宽带信号发生装置具有系统简单、成本低、功耗低、易于集成、可移植性强的优点；

3）本实用新型提供的超宽带信号发生装置的工作模式、频率变化类型、周期、频率范围等可以根据实际情况调节，可应用于各种线性调频体制、跳频体制雷达。

附图说明

附图是用来提供对本实用新型的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本实用新型，但并不构成对本实用新型的限制。

图1是本实用新型提供的超宽带信号发生装置的结构示意图。

图2是本实用新型提供的超宽带信号发生装置具体实施方式的结构示意图。

图3是本实用新型提供的晶振电路的结构示意图。

图4是本实用新型提供的鉴相器电路的结构示意图。

图5是本实用新型提供的环路滤波电路的结构示意图。

图6是本实用新型提供的压控振荡器电路的结构示意图。

图7是本实用新型提供的滤波放大电路的结构示意图。

附图标记说明：1-PLL电路；11-晶振电路；12-鉴相器电路；13-环路滤波电路；14-压控振荡器电路；2-滤波放大电路；3-FPGA电路。

具体实施方式

为更进一步阐述本实用新型为达成预定实用新型目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本实用新型提出的超宽带信号发生装置其具体实施方式、结构、特征及其功效，详细说明如后。显然，所描述的实施例为本实用新型的一部分实施例，而不是全部的实施例。基于本实用新型的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型的保护范围。

在本实施例中提供了一种超宽带信号发生装置，如图1所示，所述超宽带信号发生装置包括PLL电路1、滤波放大电路2以及FPGA电路3，其中，所述FPGA电路3的输出端连接至所述PLL电路1的输入端，所述PLL电路1的输出端连接至所述滤波放大电路2的输入端，所述滤波放大电路2的输出端输出射频信号。

优选地，如图2所示，所述PLL电路1包括晶振电路11、鉴相器电路12、环路滤波电路13以及压控振荡器电路14，其中，所述晶振电路11的输出端连接至所述鉴相器电路12的XREFP端，所述鉴相器电路12的CP端连接至所述环路滤波电路13的输入端，所述环路滤波电路13的输出端连接至所述压控振荡器电路14的调整电压输入端，所述压控振荡器电路14的次射频输出端连接至所述鉴相器电路12的VCOIP端，所述压控振荡器电路14的主射频输出端输出GHz级的射频信号至所述滤波放大电路2。

优选地，如图3所示，所述晶振电路11包括晶振芯片Y1、第一衰减器N1、第一电阻R1、第二电阻R2、第一电容C1以及第一电感L1，其中，所述晶振芯片Y1的第四引脚连接所述第一电感L1，所述晶振芯片Y1的第三引脚连接所述第一电阻R1的一端，所述第一电阻R1的另一端分别连接所述第二电阻R2的一端、第一电容C1的一端，所述第二电阻R2的另一端接地，所述第一电容C1的另一端连接至所述第一衰减器N1的第四引脚，所述第一衰减器N1的第二引脚连接至所述鉴相器电路12。

优选地，如图4所示，所述鉴相器电路12包括鉴相器芯片N2、第三电阻R3、第四电阻R4、第七电阻R7、第十八电阻R18、第十九电阻R19、第二电容C2、第五电容C5、第十四电容C14以及第十五电容C15，其中，所述第一衰减器N1的第二引脚分别连接所述第三电阻R3的一端、第二电容C2的一端，所述第三电阻R3的另一端接地，所述第二电容C2的另一端连接至所述鉴相器芯片N2的第二十引脚，所述鉴相器芯片N2的第十五引脚通过所述第七电阻R7连接至所述环路滤波电路13，所述鉴相器芯片N2的第十引脚连接至所述第十五电容C15的一端，所述第十五电容C15的另一端分别连接所述第十九电阻R19的一端和所述压控振荡器电路14，所述第十九电阻R19的另一端接地。

优选地，如图5所示，所述环路滤波电路13包括运算放大器N4、第三电容C3、第四电容C4、第六电容C6、第九电容C9、第五电阻R5、第八电阻R8、第九电阻R9、第十电阻R10、第十四电阻R14、第十五电阻R15以及第十七电阻R17，其中，所述运算放大器N4的第二引脚分别连接所述第五电阻R5的一端、第三电容C3的一端以及第九电阻R9的一端，所述第五电阻R5的另一端连接所述第四电容C4的一端，所述第三电容C3的另一端和所述第四电容C4的另一端均连接至所述运算放大器N4的第六引脚，所述运算放大器N4的第六引脚还连接所述第十电阻R10的一端，所述第十电阻R10的另一端分别连接所述第九电容C9的一端、所述压控振荡器电路14，所述第九电容C9的另一端接地，所述第九电阻R9的另一端连接所述第八电阻R8的一端，所述第八电阻R8的另一端分别连接所述第六电容C6的一端、所述鉴相器电路12，所述第六电容C6的另一端接地。

优选地，如图6所示，所述压控振荡器电路14包括压控振荡器N5、第十一电阻R11、第十二电阻R12、第十三电阻R13、第十六电阻R16、第七电容C7以及第八电容C8，其中，所述压控振荡器N5的第二引脚通过所述第十一电阻R11连接至所述环路滤波电路13，所述压控振荡器N5的第十引脚通过所述第八电容C8连接至所述第十二电阻R12的一端，所述第十二电阻R12的另一端分别连接所述第十六电阻R16的一端、第十三电阻R13的一端，所述第十六电阻R16的另一端连接至所述鉴相器电路12，所述第十三电阻R13的另一端连接所述第七电容C7的一端，所述第七电容C7的另一端连接所述滤波放大电路2。

优选地，如图7所示，所述滤波放大电路2包括第一放大器N3、第二放大器N6、滤波器N7、第二衰减器N8、第十电容C10、第十一电容C11、第十二电容C12、第十三电容C13、第二电感L2以及第三电感L3，所述滤波器N7的第一引脚连接至所述PLL电路1的输出端，所述滤波器N7的第三引脚通过所述第十二电容C12连接至所述第二放大器N6的第一引脚，所述第二放大器N6的第三引脚分别连接所述第三电感L3、第十三电容C13的一端，所述第十三电容C13的另一端连接至所述第二衰减器N8的第四引脚，所述第二衰减器N8的第二引脚通过所述第十电容C10连接至所述第一放大器N3的第一引脚，所述第一放大器N3的第三引脚通过所述第十一电容C11输出射频信号。

优选地，所述FPGA电路3用于对所述鉴相器电路12进行寄存器配置，以控制所述鉴相器电路12中鉴相器芯片的工作模式。

优选地，所述滤波放大电路2具有滤波和放大功能，所述滤波放大电路2用于对所述PLL电路1输出的GHz级射频信号进行杂散滤除和功率放大。

优选地，所述FPGA电路3的型号为SOM-TL6748F。

本实用新型提供的超宽带信号发生装置的工作原理为，FPGA电路3将数字信号输出给鉴相器电路12，控制鉴相器电路12的分频比、鉴相频率、工作模式（频率调整、相位调整、扫频模式）等，晶振电路11给鉴相器电路12提供参考时钟，它与反馈回来的射频信号进行鉴相得出电荷泵电压，电荷泵电压经过所述环路滤波电路13环路滤波后，得到调谐电压，压控振荡器电路14在调谐电压的控制下，产生频率随调谐电压规律变化的射频信号；该射频信号再经过滤波放大电路2，滤除谐波、放大功率，从而得到相位噪声较好、频率稳定度较高的超宽带射频信号；其中，根据工作模式的不同，此射频信号可以是扫频信号或者跳频信号。

由此可见，本实用新型提供的超宽带信号发生装置，有效地解决了现有技术中信号相位噪声差、杂散差的问题；并可以广泛应用于各种线性调频体制雷达、跳频雷达中。

以上所述，仅是本实用新型的较佳实施例而已，并非对本实用新型作任何形式上的限制，虽然本实用新型已以较佳实施例揭露如上，然而并非用以限定本实用新型,任何熟悉本专业的技术人员，在不脱离本实用新型技术方案范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本实用新型技术方案的内容，依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本实用新型技术方案的范围内。

Claims (10)

1.一种超宽带信号发生装置，其特征在于，包括PLL电路（1）、滤波放大电路（2）以及FPGA电路（3），其中，所述FPGA电路（3）的输出端连接至所述PLL电路（1）的输入端，所述PLL电路（1）的输出端连接至所述滤波放大电路（2）的输入端，所述滤波放大电路（2）的输出端输出射频信号。

2.根据权利要求1所述的一种超宽带信号发生装置，其特征在于，所述PLL电路（1）包括晶振电路（11）、鉴相器电路（12）、环路滤波电路（13）以及压控振荡器电路（14），其中，所述晶振电路（11）的输出端连接至所述鉴相器电路（12）的XREFP端，所述鉴相器电路（12）的CP端连接至所述环路滤波电路（13）的输入端，所述环路滤波电路（13）的输出端连接至所述压控振荡器电路（14）的调整电压输入端，所述压控振荡器电路（14）的次射频输出端连接至所述鉴相器电路（12）的VCOIP端，所述压控振荡器电路（14）的主射频输出端输出GHz级的射频信号至所述滤波放大电路（2）。

3.根据权利要求2所述的一种超宽带信号发生装置，其特征在于，所述晶振电路（11）包括晶振芯片Y1、第一衰减器N1、第一电阻R1、第二电阻R2、第一电容C1以及第一电感L1，其中，所述晶振芯片Y1的第四引脚连接所述第一电感L1，所述晶振芯片Y1的第三引脚连接所述第一电阻R1的一端，所述第一电阻R1的另一端分别连接所述第二电阻R2的一端、第一电容C1的一端，所述第二电阻R2的另一端接地，所述第一电容C1的另一端连接至所述第一衰减器N1的第四引脚，所述第一衰减器N1的第二引脚连接至所述鉴相器电路（12）。

4.根据权利要求3所述的一种超宽带信号发生装置，其特征在于，所述鉴相器电路（12）包括鉴相器芯片N2、第三电阻R3、第四电阻R4、第七电阻R7、第十八电阻R18、第十九电阻R19、第二电容C2、第五电容C5、第十四电容C14以及第十五电容C15，其中，所述第一衰减器N1的第二引脚分别连接所述第三电阻R3的一端、第二电容C2的一端，所述第三电阻R3的另一端接地，所述第二电容C2的另一端连接至所述鉴相器芯片N2的第二十引脚，所述鉴相器芯片N2的第十五引脚通过所述第七电阻R7连接至所述环路滤波电路（13），所述鉴相器芯片N2的第十引脚连接至所述第十五电容C15的一端，所述第十五电容C15的另一端分别连接所述第十九电阻R19的一端和所述压控振荡器电路（14），所述第十九电阻R19的另一端接地。

5.根据权利要求2所述的一种超宽带信号发生装置，其特征在于，所述环路滤波电路（13）包括运算放大器N4、第三电容C3、第四电容C4、第六电容C6、第九电容C9、第五电阻R5、第八电阻R8、第九电阻R9、第十电阻R10、第十四电阻R14、第十五电阻R15以及第十七电阻R17，其中，所述运算放大器N4的第二引脚分别连接所述第五电阻R5的一端、第三电容C3的一端以及第九电阻R9的一端，所述第五电阻R5的另一端连接所述第四电容C4的一端，所述第三电容C3的另一端和所述第四电容C4的另一端均连接至所述运算放大器N4的第六引脚，所述运算放大器N4的第六引脚还连接所述第十电阻R10的一端，所述第十电阻R10的另一端分别连接所述第九电容C9的一端、所述压控振荡器电路（14），所述第九电容C9的另一端接地，所述第九电阻R9的另一端连接所述第八电阻R8的一端，所述第八电阻R8的另一端分别连接所述第六电容C6的一端、所述鉴相器电路（12），所述第六电容C6的另一端接地。

6.根据权利要求2所述的一种超宽带信号发生装置，其特征在于，所述压控振荡器电路（14）包括压控振荡器N5、第十一电阻R11、第十二电阻R12、第十三电阻R13、第十六电阻R16、第七电容C7以及第八电容C8，其中，所述压控振荡器N5的第二引脚通过所述第十一电阻R11连接至所述环路滤波电路（13），所述压控振荡器N5的第十引脚通过所述第八电容C8连接至所述第十二电阻R12的一端，所述第十二电阻R12的另一端分别连接所述第十六电阻R16的一端、第十三电阻R13的一端，所述第十六电阻R16的另一端连接至所述鉴相器电路（12），所述第十三电阻R13的另一端连接所述第七电容C7的一端，所述第七电容C7的另一端连接所述滤波放大电路（2）。

7.根据权利要求2所述的一种超宽带信号发生装置，其特征在于，所述滤波放大电路（2）包括第一放大器N3、第二放大器N6、滤波器N7、第二衰减器N8、第十电容C10、第十一电容C11、第十二电容C12、第十三电容C13、第二电感L2以及第三电感L3，所述滤波器N7的第一引脚连接至所述PLL电路（1）的输出端，所述滤波器N7的第三引脚通过所述第十二电容C12连接至所述第二放大器N6的第一引脚，所述第二放大器N6的第三引脚分别连接所述第三电感L3、第十三电容C13的一端，所述第十三电容C13的另一端连接至所述第二衰减器N8的第四引脚，所述第二衰减器N8的第二引脚通过所述第十电容C10连接至所述第一放大器N3的第一引脚，所述第一放大器N3的第三引脚通过所述第十一电容C11输出射频信号。

8.根据权利要求2所述的一种超宽带信号发生装置，其特征在于，所述FPGA电路（3）用于对所述鉴相器电路（12）进行寄存器配置，以控制所述鉴相器电路（12）中鉴相器芯片的工作模式。

9.根据权利要求1所述的一种超宽带信号发生装置，其特征在于，所述滤波放大电路（2）具有滤波和放大功能，所述滤波放大电路（2）用于对所述PLL电路（1）输出的GHz级射频信号进行杂散滤除和功率放大。

10.根据权利要求1所述的一种超宽带信号发生装置，其特征在于，所述FPGA电路（3）的型号为SOM-TL6748F。

Images