CN213957604U - 线性调频信号源 - Google Patents

Abstract

本实用新型涉及射频领域，本实用新型旨在提出一种线性调频信号源，以在电路成本较低以及体积较小的前提下满足越来越高的性能要求，包括：恒温晶振、锁相环、FPGA模块、环路滤波器、压控振荡器、耦合器、运算放大器、第一功率衰减器、第二功率衰减器、滤波器和射频放大器，恒温晶振与锁相环连接，锁相环与FPGA模块连接，锁相环通过环路滤波器与压控振荡器连接，压控振荡器分别与运算放大器和耦合器连接，耦合器与锁相环的反馈端连接，运算放大器的输出端依次通过第一功率衰减器、滤波器和第二功率衰减器与射频放大器连接。本实用新型改善了杂散指标、降低了功耗和电路复杂度，降低了电路成本，提高了系统的可靠性。

Description

线性调频信号源

技术领域

本实用新型涉及射频领域，具体来说涉及一种线性调频信号源。

背景技术

近年来随着雷达技术的广泛应用，对雷达的作用距离、分辨能力、测量精度等性能指标提出了越来越高的要求。为了提高分辨能力和测距精度，要求信号具有大的带宽；而为了提高速度分辨力和测速精度，要求信号具有大的时宽。除此之外，提高雷达系统的作用距离又要求信号具有大的能量，在系统的发射设备峰值功率受限的情况下，大的信号能量只能靠加大信号的时宽得到，这都要求信号具有大的时宽、带宽乘积。由信号与系统理论可知，普通信号的时宽带宽积为一常量，所以信号同时具有大的时宽和带宽是不可能的。脉冲压缩技术的出现有效地解决了雷达系统作用距离和距离分辨力之间的矛盾。线性调频便是脉冲压缩技术的一种，其产生和处理都比较容易，技术上比较成熟，因此得到广泛应用。

目前传统的产生线性调频信号主要包括：一种是基于运放产生线性调频信号，其基本电路图参见图1，另一种是基于DDS产生线性调频信号，其基本电路图参见图2。

其中，基于运放产生线性调频信号的电路工作原理为：通过三角波发生器生成三角波调制信号，并经过运算放大器之后，直接驱动压控振荡器，以产生线性调频的射频信号。调制信号经过运算放大器进行处理之后，与压控振荡器相适配，即可以输出所需频率和带宽的线性调频信号。这种方式产生的线性调频信号存在以下缺陷：1)线性调频信号的线性度受到压控振荡器自身线性度的制约，不足以满足较高的测距精度；2)由于采用自由振荡的方式导致频率未锁定；3)线性调频信号相位噪声差；4)可控性差，不能作为调频源使用。

基于DDS产生线性调频信号的电路工作原理为：通过单片机接收频率控制码，控制DDS，以直接数字频率合成的方式产生线性调频信号。这种方式产生的线性调频信号存在以下缺陷：1)DDS电路本身比较复杂，且功耗较大；2)使用DDS产生的线性调频信号带宽窄，且杂散较差；3)使用DDS产生的线性调频信号频率很低，一般在1GHz以下；4)DDS电路需要很高的参考时钟，且DDS输出信号的相位噪声好坏取决于参考时钟相位噪声的好坏，这就需要单独做一个高质量的参考时钟源给DDS做参考时钟，这样会使电路的体积很大同时增加了设计成本。

综上所述，传统的产生线性调频信号的电路存在体积较大、成本较高以及产生的线性调频信号不足以满足越来越高的性能要求的问题。

实用新型内容

本实用新型旨在提出一种线性调频信号源，以在电路成本较低以及体积较小的前提下满足越来越高的性能要求。

本实用新型解决上述技术问题所采用的技术方案是：线性调频信号源，包括：恒温晶振、锁相环、FPGA模块、环路滤波器、压控振荡器、耦合器、运算放大器、第一功率衰减器、第二功率衰减器、滤波器和射频放大器，所述恒温晶振的信号输出端与锁相环的输入端连接，所述锁相环的控制端与FPGA模块连接，锁相环的输出端通过环路滤波器与压控振荡器的输入端连接，所述压控振荡器的输出端分别与运算放大器的输入端和耦合器的输入端连接，所述耦合器的输出端与锁相环的反馈端连接，所述运算放大器的输出端依次通过第一功率衰减器、滤波器和第二功率衰减器与射频放大器连接，所述射频放大器的输出端为线性调频信号源的信号输出端。

进一步的，所述环路滤波器由三阶有源低通滤波器组成。

本实用新型的有益效果是：本实用新型所述的线性调频信号源，通过FPGA控制PLL的方式，产生三角波控制压控振荡器输出高频线性调频信号，改善了杂散指标、降低了功耗和电路复杂度，降低了电路成本，提高了系统的可靠性。

附图说明

图1为传统的基于运放产生线性调频信号的电路的结构示意图；

图2为传统的基于DDS产生线性调频信号的电路的结构示意图；

图3为本实用新型所述的线性调频信号源的结构示意图。

具体实施方式

下面将结合附图对本实用新型的实施方式进行详细描述。

本实用新型所述的线性调频信号源，如图3所示，包括：恒温晶振、锁相环、FPGA模块、环路滤波器、压控振荡器、耦合器、运算放大器、第一功率衰减器、第二功率衰减器、滤波器和射频放大器，所述恒温晶振的信号输出端与锁相环的输入端连接，所述锁相环的控制端与FPGA模块连接，锁相环的输出端通过环路滤波器与压控振荡器的输入端连接，所述压控振荡器的输出端分别与运算放大器的输入端和耦合器的输入端连接，所述耦合器的输出端与锁相环的反馈端连接，所述运算放大器的输出端依次通过第一功率衰减器、滤波器和第二功率衰减器与射频放大器连接，所述射频放大器的输出端为线性调频信号源的信号输出端。

其中，所述恒温晶振用于向锁相环提供高质量稳定可靠的参考信号。

所述锁相环用于产生控制压控振荡器的三角波信号，锁相环是一个使输出信号(自由振荡信号)与参考信号或者输入信号在频率和相位上同步的电路。在同步(通常称为锁定)状态时，压控振荡器输出信号和参考信号之间的相位差为零，或者保持常数。如果出现相位误差，误差信号经放大整形环路滤波后形成控制电压，控制压控振荡器的输出频率与相位，使得相位误差再次减小到最小，进而将实际输出信号的相位锁定到参考信号的相位。

所述FPGA模块用于控制锁相环产生三角波信号和控制改变频率，并且获取锁相环的锁定指示信号。

所述环路滤波器用于滤除带外杂散，保证输出信号低杂散。本实施例中，环路滤波器由三阶有源低通滤波器组成。

所述压控振荡器用于输出高频宽带的线性调频信号。所述耦合器用于将压控振荡器的输出分为两路信号，一路信号通过耦合器输入至锁相环的反馈端作为锁相环的反馈信号，另一路信号输入至运算放大器。

所述运算放大器和射频放大器用于将信号放大。所述滤波器用于对信号进行滤波。所述第一功率衰减器和第二功率衰减器用于进行功率衰减。

其电路原理是：锁相环根据FPGA模块的控制信号产生相应的三角波压控信号并将其输入至环路滤波器，通过环路滤波器滤除带外杂散后输入至压控振荡器，保证输出信号低杂散。压控振荡器根据环路滤波器输入的滤除杂散后的三角波信号控制输出高频宽带低杂散的线性调频信号。其中，压控振荡器输出的高频宽带线性调频信号一部分输入至运算放大器，压控振荡器输出的高频宽带线性调频信号还通过耦合器耦合一部分输入至锁相环的反馈端，作为锁相环的鉴相信号。运算放大器对输入的高频宽带线性调频信号的电压放大后输入至第一功率衰减器进行功率衰减，第一功率衰减器对信号进行功率衰减后输入至滤波器滤除谐波成分，滤波器输出的信号被第二功率衰减器和射频放大器进一步衰减放大后输出最终的高频宽带低杂散的线性调频信号。

综上所述，本实用新型通过FPGA控制PLL的方式，产生三角波控制压控振荡器输出高频线性调频信号，使得中心频率可调、可控性强、中心频率稳定。此外，本实用新型不需要设置DDS，也不需要给DDS做参考时钟，使得电路简单、体积小、功耗低，并且通过环路滤波器滤除带外杂散，降低了杂散。

Claims (2)

1.线性调频信号源，其特征在于，包括：恒温晶振、锁相环、FPGA模块、环路滤波器、压控振荡器、耦合器、运算放大器、第一功率衰减器、第二功率衰减器、滤波器和射频放大器，所述恒温晶振的信号输出端与锁相环的输入端连接，所述锁相环的控制端与FPGA模块连接，锁相环的输出端通过环路滤波器与压控振荡器的输入端连接，所述压控振荡器的输出端分别与运算放大器的输入端和耦合器的输入端连接，所述耦合器的输出端与锁相环的反馈端连接，所述运算放大器的输出端依次通过第一功率衰减器、滤波器和第二功率衰减器与射频放大器连接，所述射频放大器的输出端为线性调频信号源的信号输出端。

2.如权利要求1所述的线性调频信号源，其特征在于，所述环路滤波器由三阶有源低通滤波器组成。

Images