CN214381578U - 线路板 - Google Patents
线路板 Download PDFInfo
- Publication number
- CN214381578U CN214381578U CN202120417238.XU CN202120417238U CN214381578U CN 214381578 U CN214381578 U CN 214381578U CN 202120417238 U CN202120417238 U CN 202120417238U CN 214381578 U CN214381578 U CN 214381578U
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- layer
- protrusion
- pad
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
一种线路板包括基板、设置在基板上的第一介电层、设置在第一介电层上的第二介电层、具有突出部的衬垫以及元件。具有突出部的衬垫包括平板部和突出部。平板部设置于第一介电层的上表面上,并接触第一介电层的上表面。突出部自平板部突入至第一介电层内,并且每个突出部的宽度介于约15微米至约65微米之间。元件嵌埋在第二介电层中并接触具有突出部的衬垫。借由具有突出部的衬垫的突出部与介电层啮合配置使接触面积增加,让具有突出部的衬垫与介电层之间的结合力有所提升。除此之外,突出部所增加的表面积有助于进行散热。
Description
技术领域
本实用新型是有关于一种线路板,尤其是有关于一种具有提升层间结合力和散热结构的线路板。
背景技术
随着电子产业的蓬勃发展,电子产品朝向多功能与高性能的趋势迈进。为了使封装件的尺寸缩小并提高整合度,而将元件嵌埋在线路板内以缩减封装件的尺寸。当应用激光加工的技术于元件嵌埋在线路板内的制程时,激光加工过程会在线路板内部产生热能。热能若无法自线路板有效散去时,线路板内的异质材料将因热胀系数的不匹配,而使线路板内发生脱层的缺陷,进而损害线路板的良率。
实用新型内容
本实用新型实施例提供一种线路板,线路板包括基板、设置在基板上的第一介电层、设置在第一介电层上的第二介电层、具有突出部的衬垫以及元件。具有突出部的衬垫包括平板部和突出部。平板部设置于第一介电层的上表面上,并接触第一介电层的上表面。突出部自平板部突入至第一介电层内,并且每个突出部的宽度介于15微米至65微米之间。元件嵌埋在第二介电层中并接触具有突出部的衬垫。在一实施例中,突出部在侧视图中为倒梯形、倒三角形、半圆形、或半椭圆形。
在一实施例中,具有突出部的衬垫的突出部的底表面与基板的上表面距离至少5微米的厚度。在一实施例中,平板部具有第一表面积,具有突出部的衬垫具有第二表面积,且第二表面积较第一表面积增加至少6%。在一实施例中,线路板进一步包括第一线路层,设置在基板上,其中具有突出部的衬垫的突出部的底表面与第一线路层的上表面距离至少5微米的厚度。
在一实施例中,具有突出部的衬垫与第一线路层为电性隔离。在一实施例中,线路板进一步包括第二线路层,设置于第一介电层上,其中具有突出部的衬垫与第二线路层为电性隔离。在一实施例中,线路板进一步包括导电柱,设置于第一介电层内,其中元件的边长大于导电柱的直径。在一实施例中,具有突出部的衬垫与元件为电性隔离。在一实施例中,每一突出部之间相邻的距离至少20微米。在一实施例中,线路板进一步包括第三线路层,设置在第二介电层上,其中元件与第三线路层电性连接。
本实用新型实施例中借由具有突出部的衬垫的突出部与介电层啮合配置使接触面积增加,让线路板内的异质材料之间(具有突出部的衬垫与介电层之间)的结合力有所提升。并且突出部所增加的表面积有助于进行散热。
附图说明
阅读以下实施方法时搭配附图以清楚理解本实用新型的观点。应注意的是,根据业界的标准做法,各种特征并未按照比例绘制。事实上,为了能清楚地讨论,各种特征的尺寸可能任意地放大或缩小。
图1至图8A和图9至图15是根据本实用新型实施例绘制的线路板的各制程阶段的剖面示意图。
图8B、图8C、图8D和图8E是根据本实用新型实施例绘制的图8A的另一些实施例的剖面示意图。
图16是根据本实用新型实施例绘制的线路板的剖面示意图。
图17是根据本实用新型另一实施例绘制的线路板的剖面示意图。
图18是根据本实用新型另一实施例绘制的线路板的剖面示意图。
图19是根据本实用新型另一实施例绘制的线路板的剖面示意图。
【主要元件符号说明】
100:基板 102:晶种层
104:光阻图案 106:材料
108:第一线路层 110:第一介电层
112:第一开口 114:第二开口
116:第一导电柱 118:第二线路层
120:突出部 120-1:单一突出部
120-2:单一突出部 120-3:单一突出部
120-N:单一突出部 122:平板部
124:具有突出部的衬垫 126:第一介电材料
128:凹槽 130:元件
132:接垫 134:第二介电层
136:第二介电材料 138:第三开口
140:第四开口 142:第二导电柱
144:第三线路层 146:第三导电柱
147:接垫 148:绝缘保护层
150:第三介电层 152:第四导电柱
154:第四线路层 156:第一增层结构
158:第二增层结构 158-1:底层
158-2:中间层 158-3:顶层
160:第五线路层 161:接垫
S100:上表面 S110:上表面
S126:上表面 S130:上表面
S134:上表面 S150:上表面
T1:厚度 T2:厚度
x,y,z:轴
具体实施方式
当一个元件被称为「在…上」时,它可泛指该元件直接在其他元件上,也可以是有其他元件存在于两者之中。相反地,当一个元件被称为「直接在」另一元件,它是不能有其他元件存在于两者的中间。如本文所用,词汇「及/或」包含了列出的关联项目中的一个或多个的任何组合。
在本文中,使用「第一」、「第二」与「第三」等词汇,是为了区别以相同技术用语描述的元件或操作,并非表示顺序或顺位之意。并且,元件或操作不应该被这些词汇所限制,例如在文中的第一元件也可被称为第二元件,而不脱离本实用新型的本意。
在本文中,使用「包含」、「包括」、「具有」等词汇,均为开放性的用语,意指包含但不限于。
为了使封装件的尺寸缩小并提高整合度,因此出现一种在线路板中形成凹槽,并将元件置入此凹槽内并嵌埋在线路板中,借以缩减封装件的尺寸。当使用激光加工的方式形成凹槽时,由于形成的凹槽面积大,高能量的激光会持续作用在激光终止层上而产生热能。当激光终止层无法有效散热时,材料之间可能会因热胀系数的不匹配让线路板内的激光终止层与介电层发生脱层的缺陷,进而损害线路板的良率。本实用新型的实施例提供一种具有突出部的激光终止层,并且具有突出部的激光终止层在制程结束后可作为具有突出部的衬垫,其具有突出部可提升与介电层之间的结合力以及提升散热效果,借此确保线路板的生产品质。
图1至图8A和图9至图15是根据本实用新型实施例的线路板的各制程阶段的剖面示意图。应注意的是,当图1至图8A和图9至图15绘示或描述成一系列的操作或事件时,这些操作或事件的描述顺序不应受到限制。例如,部分操作或事件可采取与本实用新型实施例不同的顺序、部分操作或事件可同时发生、部分操作或事件可以不须采用、及/或部分操作或事件可重复进行。并且,实际的制程可能须在图1至图8A和图9至图15绘示的制程流程之前、过程中、或之后进行额外的操作步骤以完整形成线路板。因此,本实用新型可能将简短地说明其中一些额外的操作步骤。
参见图1,提供基板100,其具有上表面S100。基板100为一层或是多层的堆叠结构的统称,基板100可包括核心层、介电层、线路层、导电柱、其他可适用的元件、或上述的组合。上表面S100为基板100的堆叠结构中最顶层的上表面。在一实施例中,基板100为具有导电柱的核心层。在基板100包括核心层的实施例中,进一步包括介电层形成在核心层的单侧或双侧,并且更包含线路层、导电柱、或上述的组合于其中。在一实施例中,基板100无核心层,但具有介电层,并且更包含线路层、导电柱、或上述的组合于其中。
参见图2,在基板100上形成晶种层102。晶种层102覆盖基板100的上表面S100。晶种层102的材料包括金属或导电材料。在一实施例中,晶种层102的材料为铜。形成晶种层102的方法可包括化学镀(无电镀)、溅镀、其他合适的方法、或上述的组合。
参见图3,在基板100的上表面S100上形成光阻图案104。光阻图案104覆盖晶种层102的一部分表面,并暴露晶种层102的另一部分表面。光阻图案104可定义出待形成的线路层的图案。
参见图4,在基板100上进行电镀制程。电镀制程所形成的材料106可覆盖光阻图案104所暴露的表面。电镀制程形成的材料106包括金属或导电材料。在一实施例中,电镀制程形成的材料106为铜。材料106的图案可相应于光阻图案104。
参见图5,移除光阻图案104和位于光阻图案104下的晶种层102。残留在材料106下的晶种层102,与材料106共同形成了第一线路层108在基板100上。
参见图6,在基板100上形成第一介电层110。第一介电层110覆盖第一线路层108,并填满第一线路层108之间的空隙。第一介电层110包括介电材料,其中介电材料可为聚合物或非聚合物所形成,例如,胶片(prepreg)、ABF(Ajinomoto Build-up Film)、环氧树脂(epoxy)、双顺丁烯二酸酰亚胺树脂(bismaleimide-triazine,BT)、聚酰亚胺(polyimide,PI)、或感光型介电材料(photoimageable dielectric),本实用新型并不以上述举例为限。第一介电层110的厚度介于约10微米至约50微米之间。应注意的是,图6所绘示的第一线路层108已包括晶种层102于其中,因此图6到图19将不再绘出晶种层102。
参见图7,在第一介电层110中形成第一开口112,以露出第一线路层108的部分表面。开口的形成方式可包括激光加工方式、机械加工方式、或其他适合的方式。在一实施例中,使用激光加工的方式进行钻孔。在后续制程中,通过第一开口112将第一线路层108与其他元件(未绘出)电性连接。
参见图8A,在第一介电层110中进一步形成第二开口114。第二开口114不会贯穿第一介电层110,因此第二开口114未暴露出第一线路层108的任何表面,并且会保留至少约5微米厚度T1的第一介电层。举例来说,第二开口114的底表面与第一线路层108的上表面之间的厚度T1至少约5微米,即,至少约5微米厚度T1的第一介电层110位于第二开口114的底表面与第一线路层108的上表面之间。在另一方面,若是基板100上无设置第一线路层108的情况,第二开口114的底表面则与基板100的上表面S100之间的厚度T2为至少约5微米,即,至少约5微米厚度T2的第一介电层110位于第二开口114的底表面与基板100的上表面S100之间。
第二开口114的开口宽度在约10微米至约65微米之间。第二开口114形成的数量和排列可依据设计需求进行调整。一般而言,相邻的第二开口114之间距至少约20微米。每一第二开口114的剖面截面积(例如,xz平面中的截面积)小于第一开口112的剖面截面积(例如,xz平面中的截面积)。
第二开口114的形成方式可包括激光加工方式、机械加工方式、或其他适合的方式。在一实施例中,使用激光加工,例如但不限于,皮秒激光、飞秒激光、准分子激光、或任何可调控深度的激光,来形成第二开口114。
在一些实施例中,第二开口114在剖面侧视图中(例如,xz平面)呈现出上宽下窄的形状。详细而言,当测量第二开口114的宽度时,随着测量位置远离第一介电层110的上表面S110,得到的第二开口114的宽度逐渐减小。例如,第二开口114在剖面侧视图中(例如,xz平面)可呈现为倒梯形(如图8A所示)、倒三角形(如图8B所示)、半圆形(如图8C所示)、或半椭圆形(如图8D所示),本实用新型不以上述列举为限。在另一些实施例中,第二开口114在剖面侧视图中(例如,xz平面)大致上呈现出上下同宽的形状。详细而言,当测量第二开口114的宽度时,随着测量位置远离第一介电层110的上表面S110,得到的第二开口114的宽度大致上相同。举例而言,第二开口114在剖面侧视图中(例如,xz平面)可呈现为矩形(如图8E所示)。
图8A至图8E实质上相同,差异仅在于第二开口114的形状。因此,为了简化图式,图9至图18将使用图8A所示的倒梯形的第二开口114作为范例,进行后续的说明。
参见图9,使用金属或导电材料分别填满第一开口112和第二开口114,以形成第一导电柱116和突出部120在第一介电层110内。由于第一介电层110的部分介电材料介于第一导电柱116和突出部120之间,第一导电柱116和突出部120为电性隔离。
同样地,使用金属或导电材料形成第二线路层118和平板部122在第一介电层110的上表面S110上。第二线路层118接触第一导电柱116,并且第二线路层118通过第一导电柱116与第一线路层108电性连接。平板部122接触突出部120,两者合称为具有突出部的衬垫124。在形成第二线路层118和平板部122过程中(稍后叙述),可借由光阻图案的设计,使第二线路层118和平板部122断开,因此第二线路层118未与平板部122电性连接。
除此之外,突出部120和平板部122亦未与其他元件电性连接。举例来说,突出部120未与第一线路层108电性连接,但本实用新型不限于此。
在一实施例中,第一导电柱116和第二线路层118的材料为铜。在一实施例中,突出部120和平板部122的材料为铜。
突出部120自平板部122突入至第一介电层110内,并且突出部120中的单一突出部120-1、120-2、120-3至120-N与第一介电层110为啮合配置,使得突出部120与第一介电层110的接触面积提升,从而提升两者之间的结合力。在平板部122和突出部120的材料皆为铜并且第一介电层110为介电材料的实施例中,这样的突出结构形成的啮合配置有助于异质材料之间的结合力。在使用激光加工的实施例中,平板部122可作为激光终止层,而突出部120除了具有提高和第一介电层110的结合力之外,亦提供散热的效果(稍后叙述)。
突出部120相应于第二开口114(参照图8A)的配置。因此突出部120中的单一突出部120-1、120-2、120-3至120-N各自具有约10微米至约65微米之间的宽度,并且同样地,相邻的单一突出部之间距至少约20微米。除此之外,突出部120在剖面侧视图中(例如,xz平面)所呈现的形状大致上相同于第二开口114在剖面侧视图中(例如,xz平面)所呈现的形状,所以前文对于第二开口114的形状叙述说明,可适用于突出部120的形状叙述说明,故在此不赘述。
第一导电柱116、突出部120、第二线路层118、或平板部122可借由前述的制程来形成,例如图2到图5的制程。例如,首先在第一介电层110的上表面S110、第一开口112(参照图8A)、和第二开口114(参照图8A)的上方保形的(conformal)沉积晶种层。接着,在第一介电层110的上表面S110上形成光阻图案之后,进行电镀制程将金属或导电材料覆盖在光阻图案所暴露的表面,包括第一介电层110的上表面S110的一部份、第一开口112、和第二开口114。最后,移除光阻图案和位于光阻图案下的晶种层,留下第二线路层118。应注意的是,图9所绘示的第二线路层118已包括晶种层于其中,因此图9到图19将不另外绘出晶种层。
第一导电柱116、突出部120、第二线路层118、或平板部122的形成可借由单一电镀制程或是分别的电镀制程。在一实施例中,使用单一电镀制程将金属或导电材料填入第一开口112和第二开口114,以同时形成第一导电柱116和突出部120。再者,在前述实施例中,可持续使用同一电镀制程以接续形成第二线路层118在第一导电柱116上、以及平板部122在突出部120上。
参见图10,在第一介电层110上形成第一介电材料126。第一介电材料126覆盖第二线路层118和平板部122,并填满第二线路层118、平板部122、及/或其组合之间的空隙。第一介电材料126可为聚合物或非聚合物所形成,例如,胶片、ABF、环氧树脂、双顺丁烯二酸酰亚胺树脂、聚酰亚胺、或感光型介电材料,本实用新型并不以上述举例为限。在一实施例中,第一介电材料126与第一介电层110的材料相同。
参见图11,在第一介电材料126中形成凹槽128。凹槽128尺寸取决于凹槽128内待放置的元件尺寸。一般而言,待放置的元件的单边长度可能在约100微米至约10000微米之间,例如在xy平面中元件的单边长度可能在约100微米至约10000微米之间。凹槽128的形成方式可包括激光加工方式、机械加工方式、或其他适合的方式,以移除第一介电材料126的一部分并露出具有突出部的衬垫124。
当形成凹槽128的方式为激光加工的实施例时,平板部122可作为激光终止层,让激光加工不至于深入至第一介电层110内,借此控制凹槽128的底部所在位置。因此,当凹槽128形成之后,平板部122成为凹槽128的底部,进而可作为待放置的元件的衬垫。
由于形成凹槽128的剖面长度(例如,xz平面中凹槽128的长度)大于形成导电柱的开口的剖面长度(例如,参照图8A,xz平面中第一开口112的直径),为了减少作业时间,当使用激光加工的实施例时,形成凹槽128的激光能量会大于如图8A中形成第一开口112的激光能量。一般而言,可使用高能量的激光来形成凹槽128以提高制程效率。当高能量的激光作用在激光终止层(即,平板部122)上产生热能时,所积聚的热能可利用突出部120提供额外的表面积来进行散热。在一实施例中,相较于仅使用平板部122的第一表面积,具有突出部的衬垫124的第二表面积较第一表面积增加至少约6%。在一实施例中,相较于仅使用平板部122的第一表面积,具有突出部的衬垫124的第二表面积较第一表面积增加约10%。
参见图12,置入元件130至凹槽128中。在此情况下,具有突出部的衬垫124的平板部122可作为元件130的衬垫,并且突出部120提供额外的表面积有助于元件130的散热。元件130接触具有突出部的衬垫124且与具有突出部的衬垫124为电性隔离。图12中所绘示的元件130的上表面S130具有接垫132,元件130可通过接垫132使元件130与其他元件(未绘出)电性连接,故元件130可为电子元件,包括主动元件(例如但不限于电晶体、发光二极管或微机电系统)和被动元件(例如但不限于电阻或电容)。
在其他实施例中,元件130的上表面S130可不具有接垫132,因此元件130不与其他元件电性连接(稍后叙述)。元件130的单边长度,例如xy平面中的单边边长,可在约100微米至约10000微米之间。在一实施例中,元件130的边长大于第一导电柱116的直径,第一导电柱116直径范围为约10微米至约120微米之间。
在图12所绘示的例子中,元件130的上表面S130高于第一介电材料126的上表面S126,然而实际上,元件130的上表面S130亦可大致上等于或低于第一介电材料126的上表面S126。
参见图13,在第一介电层110上形成第二介电层134。第二介电层134包括原本的第一介电材料126及后来形成的第二介电材料136,其中第二介电材料136形成在第一介电材料126上。第二介电层134形成之后,元件130嵌埋在第二介电层134内。换句话说,元件130嵌埋在具有突出部的衬垫124和第二介电层134的上表面S134之间。
第二介电材料136可为聚合物或非聚合物所形成,例如,胶片、ABF、环氧树脂、双顺丁烯二酸酰亚胺树脂、聚酰亚胺、或感光型介电材料,本实用新型并不以上述举例为限。在一实施例中,第二介电材料136可以是液态材料经固化而形成,因此在固化之前第二介电材料136具有流动性可流入凹槽128(参照图12)中,并填入凹槽128与元件130的空隙,接着进行固化制程以形成第二介电材料136。在一实施例中,第二介电材料136与第一介电材料126为相同的材料。
参见图14,在第二介电层134中分别形成第三开口138和第四开口140,第三开口138露出第二线路层118的部分表面,第四开口140露出接垫132的部分表面。
第三开口138的形成方式相似前述的制程,如图7的例子,可包括激光加工方式、机械加工方式、或其他适合的方式。在一实施例中,使用激光加工的方式进行钻孔。在后续制程中,通过第三开口138将第二线路层118与其他元件电性连接。
第四开口140的形成方式可包括激光加工方式、机械加工方式、或其他适合的方式。在一实施例中,使用激光加工以形成第四开口140。在另一实施例中,当第二介电层134为感光型介电材料时,可进行微影制程以形成第四开口140。
参见图15,使用金属或导电材料分别填满第三开口138和第四开口140,以形成第二导电柱142和第三导电柱146在第二介电层134内,并且第二介电层134的部分介电材料介于第二导电柱142和第三导电柱146之间。
同样地,使用金属或导电材料形成第三线路层144在第二介电层134的上表面S134上。第三线路层144接触第二导电柱142,并借由第二导电柱142与第二线路层118电性连接。第三线路层144亦接触第三导电柱146,并借由第三导电柱146与接垫132电性连接,借此元件130可通过接垫132与其他元件(未绘出)形成电性连接,但本实用新型不以此为限。
在一实施例中,第二导电柱142和第三导电柱146的材料为铜。在一实施例中,第三线路层144的材料为铜。
第二导电柱142、第三导电柱146、和第三线路层144可借由前述的制程来形成,例如图2到图5的制程。举例来说,先在第二介电层134的上表面S134上、第三开口138(参照图14)上、和第四开口140(参照图14)上方保形沉积晶种层。接着,在第二介电层134的上表面S134上形成光阻图案之后,进行电镀制程将金属或导电材料覆盖在光阻图案所暴露的表面,包括第二介电层134的上表面S134的一部份、第三开口138、和第四开口140。最后,移除光阻图案和位于光阻图案下的晶种层,留下第三线路层144。应注意的是,图15所绘示的第三线路层144已包括晶种层于其中,因此图15到图19将不另外绘出晶种层。
第二导电柱142、第三导电柱146、或第三线路层144的形成是使用单一电镀制程或是分别的电镀制程。在一实施例中,使用单一电镀制程将金属或导电材料填入第三开口138和第四开口140,以同时形成第二导电柱142和第三导电柱146。并且,在前述实施例中,可持续使用同一电镀制程以接续形成第三线路层144在第二导电柱142上和第三导电柱146上。
图1至图15是根据本实用新型实施例的线路板的各制程阶段的剖面示意图,仅作为制造最少层数的流程的例子。当在制造最少层数的线路板时,图15的线路板完成后,可接续至图16的制程,在第二介电层134上形成绝缘保护层148。绝缘保护层148部分覆盖第三线路层144,并填满第三线路层144之间的空隙。绝缘保护层148进一步露出第三线路层144的接垫147。借此,元件130可通过接垫132、第三导电柱146、和接垫147与其他元件(未绘出)电性连接。
图17所绘的实施例为元件130不具有接垫的实施例,例如元件130为散热用金属(例如铜块),但本实用新型不以此为限。在元件130为散热用金属的实施例中,具有突出部的衬垫124的突出部120提供额外的表面积有助于散热。除了元件130之外,图17所示的线路板的其他结构相似于图16的实施例。
由于元件130无接垫,元件130无电性信号导出的需求,所以在元件130上无导电柱的形成。图17的实施例中元件130放置在具有突出部的衬垫124上并完全嵌埋在第二介电层134内时,不与其他元件(未绘出)电性连接。在此实施例中,元件130的单边长度,例如xy平面中的单边边长,可在约100微米至约10000微米之间,大于第一导电柱116或第二导电柱142的直径。
图18所绘的实施例为三层的介电层,可视为在第一介电层110和第二介电层134之间进一步设置第三介电层150。
第三介电层150设置在第一介电层110上,覆盖第二线路层118和具有突出部的衬垫124的平板部122的一部分。第三介电层150内可配置第四导电柱152。第三介电层150的上表面S150可配置第四线路层154,并且通过第四导电柱152将第四线路层154电性连接至第二线路层118。
图18的元件130放置在具有突出部的衬垫124上,并嵌埋于第三介电层150与第二介电层134内。因此,元件130的高度将决定一层或多层的第三介电层150。换言之,元件130的高度决定第一介电层110和第二介电层134之间的介电层的层数。
除了第三介电层150、第四导电柱152、和第四线路层154之外,图18所示的线路板中其他结构相似于图16的实施例。在另一些实施例中,使用不具有接垫132的元件130。
参照图19,将第一介电层110至第二介电层134的增层结构视为第一增层结构156,并且形成第二增层结构158在第一增层结构156上(即,第二介电层134上)。第二增层结构158包括介电层、导电柱和线路层,其中导电柱位于介电层内,线路层位于介电层的上表面。第二增层结构158的层数可依据制程需求和设计目的而调整。在图19所绘的实施例中,第二增层结构158为三层结构,分别为底层158-1、中间层158-2、和顶层158-3,但本实用新型不限于三层结构。绝缘保护层148形成在第二增层结构158的顶层158-3上,并部分覆盖第五线路层160,并填满第五线路层160之间的空隙。绝缘保护层148进一步露出第五线路层160的接垫161。
第二增层结构158内的导电柱和线路层可与第一增层结构156内的导电柱和线路层彼此电性连接。在一实施例中,通过底层158-1、中间层158-2、和顶层158-3的导电柱,使第五线路层160与第三线路层144电性连接。并且,绝缘保护层148露出第五线路层160的接垫161可与其他元件(未绘出)形成电性连接。
图19所绘的实施例呈现出元件130可嵌埋在任一层别之中,并不限制于最接近绝缘保护层148的位置。
基于以上内容,本实用新型实施例描述一种形成在凹槽底部的具有突出部的衬垫,借由具有突出部的衬垫的突出部与介电层啮合配置使接触面积增加,让线路板内的异质材料之间(具有突出部的衬垫与介电层之间)的结合力有所提升。并且,突出部所增加的表面积亦能提升散热效果。
以上概略说明了本实用新型数个实施例的特征,使所属技术领域内具有通常知识者对于本实用新型可更为容易理解。任何所属技术领域内具有通常知识者应了解到本说明书可轻易作为其他结构或制程的变更或设计基础,以进行相同于本实用新型实施例的目的及/或获得相同的优点。任何所属技术领域内具有通常知识者亦可理解与上述等同的结构并未脱离本实用新型的精神及保护范围内,且可在不脱离本实用新型的精神及范围内,可作更动、替代与修改。
Claims (11)
1.一种线路板,其特征在于,包括:
基板;
第一介电层,设置在该基板上;
第二介电层,设置在该第一介电层上;
具有突出部的衬垫,包括:
平板部,设置于该第一介电层的上表面上,并且接触该第一介电层的该上表面;以及
突出部,自该平板部突入至该第一介电层内,其中每一该突出部具有宽度,该宽度为15微米至65微米之间;以及
元件,嵌埋于该第二介电层中并接触该具有突出部的衬垫。
2.根据权利要求1所述的线路板,其特征在于,该突出部在侧视图中为倒梯形、倒三角形、半圆形、或半椭圆形。
3.根据权利要求1所述的线路板,其特征在于,该具有突出部的衬垫的该突出部的底表面与该基板的上表面距离厚度,该厚度至少5微米。
4.根据权利要求1所述的线路板,其特征在于,该平板部具有第一表面积,该具有突出部的衬垫具有第二表面积,且该第二表面积较该第一表面积增加至少6%。
5.根据权利要求1所述的线路板,其特征在于,进一步包括:
第一线路层,设置在该基板上,其中该具有突出部的衬垫的该突出部的底表面与该第一线路层的上表面距离厚度,该厚度至少5微米。
6.根据权利要求5所述的线路板,其特征在于,该具有突出部的衬垫与该第一线路层为电性隔离。
7.根据权利要求1所述的线路板,其特征在于,进一步包括:
第二线路层,设置于该第一介电层上,其中该具有突出部的衬垫与该第二线路层为电性隔离。
8.根据权利要求1所述的线路板,其特征在于,进一步包括:
导电柱,设置于该第一介电层内,具有直径,其中该元件的边长大于该直径。
9.根据权利要求1所述的线路板,其特征在于,该具有突出部的衬垫与该元件为电性隔离。
10.根据权利要求1所述的线路板,其特征在于,每一该突出部之间相邻的距离至少20微米。
11.根据权利要求1所述的线路板,其特征在于,进一步包括:
第三线路层,设置在该第二介电层上,其中该元件与该第三线路层电性连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202120417238.XU CN214381578U (zh) | 2021-02-25 | 2021-02-25 | 线路板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202120417238.XU CN214381578U (zh) | 2021-02-25 | 2021-02-25 | 线路板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN214381578U true CN214381578U (zh) | 2021-10-08 |
Family
ID=77967353
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202120417238.XU Active CN214381578U (zh) | 2021-02-25 | 2021-02-25 | 线路板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN214381578U (zh) |
-
2021
- 2021-02-25 CN CN202120417238.XU patent/CN214381578U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6818998B2 (en) | Stacked chip package having upper chip provided with trenches and method of manufacturing the same | |
TWI594346B (zh) | 半導體組體及其製作方法 | |
TWI485816B (zh) | 具有凸塊/凸緣層支撐板、無芯增層電路及內建電子元件之三維半導體組裝板 | |
TWI694612B (zh) | 半導體模組 | |
KR101103857B1 (ko) | 인쇄 배선 보드 및 그 제조 방법 | |
TWI517322B (zh) | 半導體元件及其製作方法 | |
US20080315398A1 (en) | Packaging substrate with embedded chip and buried heatsink | |
US20150115433A1 (en) | Semiconducor device and method of manufacturing the same | |
TWI538591B (zh) | Method for manufacturing multilayer ceramic heat dissipation circuit substrate and its product | |
US8099865B2 (en) | Method for manufacturing a circuit board having an embedded component therein | |
KR101730650B1 (ko) | 실장 기판 및 반도체 모듈 | |
CN101466208B (zh) | 配线基板以及制造配线基板的方法 | |
US9373762B2 (en) | Electronic part package | |
TW201230263A (en) | Method of making thermally enhanced semiconductor assembly with bump/base/flange heat spreader and build-up circuitry | |
US9899235B2 (en) | Fabrication method of packaging substrate | |
TWI487043B (zh) | 製造具有內建定位件之複合線路板之方法 | |
KR102222415B1 (ko) | 열 스프레더를 구비한 집적회로 패키징 시스템 및 그 제조 방법 | |
JP2015225895A (ja) | プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法 | |
CN214381578U (zh) | 线路板 | |
US6207354B1 (en) | Method of making an organic chip carrier package | |
TWI517312B (zh) | 具有屏蔽蓋及屏蔽狹槽作爲內嵌元件之電磁屏障之線路板 | |
US11153963B2 (en) | Circuit carrier structure and manufacturing method thereof | |
TWI599283B (zh) | 印刷電路板及其製作方法 | |
KR101574019B1 (ko) | 인쇄회로기판의 제조 방법 | |
TWM615847U (zh) | 線路板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |