CN214378438U - 电子设备 - Google Patents

电子设备 Download PDF

Info

Publication number
CN214378438U
CN214378438U CN202120057397.3U CN202120057397U CN214378438U CN 214378438 U CN214378438 U CN 214378438U CN 202120057397 U CN202120057397 U CN 202120057397U CN 214378438 U CN214378438 U CN 214378438U
Authority
CN
China
Prior art keywords
layer
stack
substrate
region
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202120057397.3U
Other languages
English (en)
Inventor
A·阿诺
S·勒布雷特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Tours SAS
Original Assignee
STMicroelectronics Tours SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Tours SAS filed Critical STMicroelectronics Tours SAS
Application granted granted Critical
Publication of CN214378438U publication Critical patent/CN214378438U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66098—Breakdown diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66121—Multilayer diodes, e.g. PNPN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/866—Zener diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本公开的各实施例涉及电子设备。提供了ESD保护设备。在至少一个实施例中，设备包括形成齐纳二极管的第一堆叠。第一堆叠包括第一导电类型的衬底，该衬底具有位于其中的第二导电类型的第一区域。第一区域与衬底的表面齐平。第二堆叠形成二极管，并且位于衬底的表面上并且与衬底的表面接触。第二堆叠包括第二导电类型的第一层，该第一层具有位于其中的第一导电类型的第二区域。第二区域与第一堆叠相对，与第一层的表面齐平。第三堆叠至少包括由掺杂氧的材料制成的第二层，该第二层在第二堆叠上并且与其接触。根据本公开的实施例，提供了性能改进的电子设备。

Description

电子设备
技术领域
本公开总体上涉及电子设备。
背景技术
已知有不同的防止和防护静电放电的设备。
实用新型内容
需要改进当前的电子静电放电保护设备的性能。
根据本公开的第一方面，提供了一种电子设备，包括：第一堆叠，形成齐纳二极管，第一堆叠包括第一导电类型的衬底，衬底具有在衬底中的第二导电类型的第一区域，第一区域具有与衬底的表面齐平的表面；第二堆叠，形成二极管，第二堆叠位于衬底的表面上并且与衬底的表面接触，并且第二堆叠包括第二导电类型的第一层，第一层具有在第一层中的第一导电类型的第二区域，第二区域具有与第一层的表面齐平并且与第一堆叠相对的表面；以及第三堆叠，至少包括由半绝缘多晶硅制成的第二层，第二层在第二堆叠上并且与第二堆叠接触。
在一些实施例中，第三堆叠包括场氧化物的第三层，第三层在第二层上并且与第二层接触。
在一些实施例中，第三层由未掺杂的硅酸盐玻璃制成。
在一些实施例中，第三层由正硅酸四乙酯制成。
在一些实施例中，第三层具有在从1μm至4μm的范围内的厚度。
在一些实施例中，第三层具有2μm的厚度。
在一些实施例中，第二层具有在从0.3μm至1μm的范围内的厚度。
在一些实施例中，第二层具有0.8μm的厚度。
在一些实施例中，第一层具有在从8μm至15μm的范围内的厚度。
在一些实施例中，第一层具有12μm的厚度。
根据本公开的第二方面，提供了一种电子设备，包括：衬底，具有第一导电类型，衬底具有第一表面；齐纳二极管，包括第二导电类型的第一区域，第一区域从衬底的第一表面延伸到衬底中；二极管，在齐纳二极管上，二极管包括：第二导电类型的阴极层，在衬底的第一表面上并且与第一表面接触，阴极层具有与衬底的第一表面相对的第二表面；以及第一导电类型的阳极层，从阴极层的第二表面延伸到阴极层中；以及半绝缘多晶硅层，在二极管的阴极层和阳极层上，并且与阴极层和阳极层接触。
在一些实施例中，电子设备还包括场氧化物的第三层，第三层在半绝缘多晶硅层上并且与半绝缘多晶硅层接触。
在一些实施例中，第三层由未掺杂的硅酸盐玻璃制成。
在一些实施例中，第三层由正硅酸四乙酯制成。
在一些实施例中，电子设备还包括连接到阳极层的输入/输出焊盘。
根据本公开的实施例，提供了性能改进的电子设备。
附图说明
将在下面结合附图对具体实施例的非限制性描述中详细讨论前述和其他特征和优点。
图1是电子静电放电保护设备的局部简化截面图；
图2示出了制造图1的设备的方法的实施方式的步骤；
图3示出了制造图1的设备的方法的实施方式的另一步骤；
图4示出了制造图1的设备的方法的实施方式的另一步骤；
图5示出了制造图1的设备的方法的实施方式的另一步骤；
图6示出了制造图1的设备的方法的实施方式的另一步骤；
图7示出了制造图1的设备的方法的实施方式的另一步骤；
图8示出了制造图1的设备的方法的实施方式的另一步骤；
图9示出了制造图1的设备的方法的实施方式的另一步骤；以及
图10是图示图1中所示的设备中存在的杂散电容的变化的示例的图形表示；以及
图11是图示图1中所示的设备中存在的杂散电容的变化的另一示例的图形表示。
具体实施方式
一个实施例提供了一种设备，包括：
第一堆叠，形成齐纳二极管(以商品名Transil已知)，包括第一导电类型的衬底，衬底具有位于其中的第一区域，第一区域与衬底的表面齐平；
第二堆叠，形成二极管，位于衬底的上述表面之上并且与衬底的上述表面接触，并且第二堆叠包括第二导电类型的第一层，第一层具有位于其中的第一导电类型的第二层，第二区域与第一堆叠相对，与第一层的表面齐平；以及
第三堆叠，至少包括由半绝缘多晶硅制成的第二层，第二层在第二堆叠之上并且与第二堆叠接触。
根据一个实施例，第三堆叠包括场氧化物的第三层，第三层在第二层之上并且与第二层接触。
根据一个实施例，第三层由未掺杂的硅酸盐玻璃制成。
根据一个实施例，第三层由正硅酸四乙酯制成。
根据一个实施例，第三层具有在从1μm至4μm的范围内的厚度，优选等于大约2μm的厚度，更优选地等于2μm的厚度。
根据一个实施例，第二层具有在从0.3μm至1μm的范围内的厚度，优选等于大约0.8μm的厚度，更优选等于0.8μm的厚度。
根据一个实施例，第一层具有在从8μm至15μm的范围内的厚度，优选等于大约12μm的厚度，更优选等于12μm的厚度。
一个实施例提供一种制造该设备的方法，至少包括以下步骤：
在衬底中形成第一区域；
通过外延形成第一层，第一层在衬底的上述表面之上并且与衬底的上述表面接触，并且在第一层中形成第二区域；以及
形成第二层，第二层在第二堆叠之上并且与第二堆叠接触。
根据一个实施例，通过低压化学气相沉积来沉积第二层。
根据一个实施例，通过等离子体增强化学气相沉积来沉积第三层。
根据一个实施例，第二层和第三层与第二区域垂直成直线地同时被蚀刻。
在不同的附图中，相同的元件用相同的附图标记指定。特别地，不同实施例共有的结构和/或功能元件可以用相同的附图标记指定并且可以具有相同的结构、尺寸和材料性质。
为了清楚起见，仅示出和详细描述了对于理解所描述的实施例有用的那些步骤和元件。特别地，尽管以静电放电保护电路的应用为例，但是所描述的限制电荷转移的氧掺杂层的实施例更一般地适用于所有需要这种对电荷转移的屏障或以其他方式从中受益的集成电路。
贯穿本公开，术语“连接”用于指定电路元件之间的直接电连接，而术语“耦合”用于指定电路元件之间的电连接，该电连接可以是直接的或者可以是经由一个或多个中间元件。
在下面的描述中，当提及限定绝对位置(诸如术语“前”、“后”、“顶部”、“底部”、“左”、“右”等)或相对位置(诸如，术语“上方”、“下方”、“上部”、“下部”等)的术语时，或者当提及限定方向(诸如，术语“水平”、“竖直”等)的术语时，除非另外指定，否则它指的是附图的定向。
术语“大约”、“近似”、“基本”和“约”在本文中用于表示所讨论的值的正负10％，优选正负5％的公差。
图1是静电放电保护设备1的一个实施例的局部简化截面图。
更具体地，图1示出了以集成形式制成的静电放电保护电路。
在以下描述中，在图1的定向中，结构或层的上表面被视为正面，并且在图1的定向中，结构或层的下表面被视为背面。
设备1包括：
第一堆叠11，包括衬底13，衬底13具有位于衬底13中的、与衬底13的上表面齐平的第一区域15；
第二堆叠17，位于第一堆叠11的上表面之上并且与第一堆叠11的上表面接触，第二堆叠17包括第一层19，第一层19具有位于第一层19中的、与第一层19的上表面齐平的第二区域21；以及
第三堆叠23，位于第二堆叠17的上表面之上并且与第二堆叠17的上表面接触，第三堆叠23包括至少一个第二层25。
衬底13由例如重掺杂的第一导电类型的半导体材料制成。衬底13例如由硅制成。
例如，第一区域15在衬底的正面的平面中，在比衬底13的表面小的表面区域之上延伸。第一区域15由不同于第一导电类型的第二导电类型的材料制成。
第一层19由例如非常轻掺杂的第一导电类型的材料制成。第一层19的材料具有例如从20Ω·cm-1至100Ω·cm-1的范围内的导电率。
第二区域21例如被定位成与第一区域15相对，第二区域21在衬底的正面的平面中，在小于第一区域15的表面区域的表面区域之上延伸。第二区域21由例如重掺杂的第二导电类型的材料制成。
第二层25相对于第二区域21的一部分敞开。换句话说，层25暴露第二区域21的一部分。第二层25由SIPOS(半绝缘多晶硅)材料制成。SIPOS与部分氧化的硅相对应，即通常具有大于约10％的氧浓度的硅。在本描述中，SIPOS的氧浓度优选在从20％至50％的范围内，并且更优选在从25％至35％的范围内。
图1中图示的设备1的第三堆叠23还包括第三层27，第三层27在第二层25的正面之上并且与第二层25接触。该层27是场氧化物，例如未掺杂的硅酸盐玻璃(USG)或正硅酸四乙酯(TEOS)。第三层27相对于第二层21敞开，以使第二层25的开口与第三层27的开口对齐(在图1的定向中，水平地对齐)。
第一堆叠11通过其在区域15与衬底13之间的结形成齐纳二极管，例如以商品名Transil、TD已知的二极管，齐纳二极管具有作为阴极的第一区域15并且具有作为阳极的衬底13。
第二堆叠17通过其在层19和区域21之间的结形成二极管D，二极管D具有作为阴极的第一层19，并且具有作为阳极的第二区域21。
设备1旨在通过衬底13的背面与接地29耦合，并且包括输入/输出焊盘31(I/O)，该输入/输出焊盘31耦合(优选连接到)第二区域21。
本实施例的优点是由掺杂氧的硅制成的第二层25提供的绝缘。实际上，第二层25使得能够限制正电荷从第三场氧化物层27到第一层19的传输。由于第二层25的性质(半绝缘)使得能够防止在与第一层19的界面处的电荷积累，因此第三层27和层19之间的电荷的迁移减少。
本实施例的另一个优点是能够增加第三层27的厚度，并且因此通过减小金属化杂散电容减小了总体电容。在没有层25的情况下，减小杂散电容的层27的任何增加将对下面的层19的掺杂的修改具有不良影响。
图2至图9示意性且部分地图示了制造图1中图示的设备1的方法的实施例的连续步骤。
为了简化描述，除非另外指定，否则以与在步骤结束时获得的结构相同的方式指定制造步骤。
图2示出了制造图1的设备的方法的实施方式的步骤。
更具体地，图2示出了由衬底13形成的初始结构。
图3示出了制造图1的设备的方法的实施方式的另一步骤。
更具体地，图3图示了在衬底13中形成第一区域15的步骤。
第一区域15被形成在衬底13中，使得第一区域15的正面与衬底13的正面齐平。第一区域15例如在衬底的正面的平面中，在小于衬底13的表面区域的表面区域之上延伸。
在图3中图示的步骤结束时，第一区域15被埋在衬底13中，并且与衬底13一起形成第一堆叠11。
图4示出了制造图1的设备的方法的实施方式的另一步骤。
更具体地，图4图示了在图2和图3的步骤结束时获得的结构的正面上形成第一层19的步骤。
层19形成在整个结构(整个板)之上，即，层19形成在衬底13和第一区域15的上表面上。层19跨其整个表面具有基本恒定的厚度A。
第一层19的厚度A在从8μm至15μm的范围内，优选地等于大约12μm。厚度A更优选等于12μm。
例如，通过外延在第一堆叠11的表面处形成第一层19。
图5示出了制造图1的设备的方法的实施方式的另一步骤。
更具体地，图5图示了在图2至图4的步骤结束时获得的结构的第一层19中形成第二区域21的步骤。
第二区域21被形成在第一层19中，使得第二区域21的正面与层19的正面齐平。第二区域21例如被定位成与第一区域15相对，并且相对于第一区域15居中。第二区域21在衬底13的正面的平面中，在小于第一区域15的表面区域的表面区域之上延伸。
在图5中图示的步骤结束时，第二区域21被埋在层19中，并且第二区域21与层19一起形成第二堆叠17。
图6示出了制造图1的设备的方法的实施方式的另一步骤。
更具体地，图6图示了在图2至图5的步骤结束时获得的结构的正面上沉积第二层25的步骤。
层25在整个结构之上沉积成整个板，即，层25沉积在第一层19的上表面上，并且沉积在第二区域21的正面上。层25跨其整个表面具有基本恒定的厚度B。
第二层25的厚度B在从0.3μm至1μm的范围内，优选地等于大约0.8μm。厚度B更优选等于0.8μm。
层25例如通过低压化学气相沉积(LPCVD)形成。
图7示出了制造图1的设备的方法的实施方式的另一步骤。
更具体地，图7图示了在图2至图6的步骤结束时获得的结构的正面上沉积第三层27的步骤。
层27在整个结构之上沉积成整个板，即，层27沉积在层25的上表面上。层27跨其整个表面具有基本恒定的厚度C。
第三层27的厚度C在从1μm至4μm的范围内，优选地等于大约2μm。厚度C更优选等于2μm。
根据一个实施例，第三层27由USG(未掺杂的硅酸盐玻璃)制成，并且通过等离子体增强化学气相沉积(PECVD)形成。例如，沉积跟随有在大约900摄氏度的温度下对USG进行退火。
根据另一个实施例，第三层27是TEOS(正硅酸四乙酯)，并且通过LPCVD形成。例如，沉积跟随有在大约900摄氏度的温度下对TEOS的退火。在层27沉积之后获得堆叠23。
图8示出了制造图1的设备的方法的实施方式的另一步骤。
更具体地，图8图示了在图2至图7的步骤结束时获得的结构的正面上的树脂的第四层33的沉积和光刻的步骤。
在本实施例中，第三层27被第四层33覆盖。第四层33例如通过旋涂沉积来覆盖第三层27。
然后使层33经受光刻，即，使层33通过掩模暴露于UV线，然后在溶剂中显影。
树脂例如是正性树脂，即，树脂的暴露于UV线的部分变得可溶于溶剂。
在光刻步骤结束时，层33在整个层27之上并且在第二区域21的一部分之上延伸，并且留下区域21的一部分未被层33覆盖。
图9示出了制造图1的设备的方法的实施方式的另一步骤。
更具体地，图9图示了从在图2至图8的步骤结束时获得的结构蚀刻第二层25和第三层27的步骤。
层25和层27的、未被层33覆盖的部分通过蚀刻被移除。
层25和层27的蚀刻使得能够在两个层25和27中形成通孔，并且因此暴露第二区域21的一部分。
根据图9中图示的实施例，蚀刻被执行，使得开口的侧面倾斜并且开口随着开口加深变窄。换句话说，在图9中图示的步骤结束时，开口在区域21的正面上比在层27的正面上窄。
在该步骤期间，层33被移除。因此，在图9中图示的步骤结束时，结构不再包括层33。
图10是图示图1中所示设备中存在的杂散电容的变化的示例的图形表示。
更具体地，图10图示了杂散电容根据测试点和堆叠23的组成以毫微微法拉(fF)的变化。已经在20个不同的测试点上执行了测量，即在20个不同的设备(1，图1)上执行了测量。
图10的图形包括两个曲线：
第一曲线35，其示出了杂散电容的变化，堆叠23由单个TEOS层形成；以及
第二曲线37，其示出了杂散电容的变化，堆叠23由SIPOS层和USG层形成。
曲线示出了，相对于堆叠23中没有SIPOS层的情况，堆叠23中存在SIPOS层使得能够使杂散电容减小大约20％。在存在单个不含SIPOS的TEOS层的情况下，根据测量点，测量的杂散电容在440fF和540fF之间，平均为486fF。在存在SIPOS层25和USG场氧化物层的情况下，根据测试点，测量的杂散电容在360fF和430fF之间，平均为394fF。
图11是图示图1中所示的设备中存在的杂散电容的变化的另一示例的图形表示。
更具体地，图11图示了杂散电容分布根据堆叠23的组成以毫微微法拉(fF)的变化。
图11的图形包括三个曲线：
第三曲线39，其示出了杂散电容的变化，堆叠23由覆盖有USG层的SIPOS层形成；
第四曲线41，其示出了杂散电容的变化，堆叠23由SIPOS层和TEOS层形成；以及
第五曲线43，其示出了杂散电容的变化，堆叠23由不包括SIPOS的热氧化物层和TEOS层形成。
这些曲线39、41和43示出了，当堆叠23包括SIPOS层时，设备的杂散电容较小。与TEOS层相比，当SIPOS层覆盖有USG层时，杂散电容更小。
所描述的实施例的一个优点是，它们使得能够在不修改下面的外延层19的掺杂的情况下增加场氧化物的厚度。
所描述的实施例的另一个优点是，当设备被用在计算机或任何其他电子产品中时，它们使得能够减小金属化杂散电容、减小线电容，并且因此限制数据丢失。
已经描述了各种实施例和变型。本领域技术人员将理解，这些各种实施例和变型的某些特征可以被组合，并且本领域技术人员将想到其他变型。所描述的实施例例如不限于上述尺寸和材料的示例。
最后，基于上文给出的功能指示，所描述的实施例和变型的实际实现在本领域技术人员的能力范围内。
上述各种实施例可以被组合以提供另外的实施例。可以根据以上详细描述对实施例进行这些和其他改变。通常，在以下权利要求中，所使用的术语不应当被解释为将权利要求限制为说明书和权利要求中公开的特定实施例，而是应当被解释为包括所有可能的实施例以及赋予这些权利要求的等同物的全部范围。因此，权利要求不被公开内容限制。

Claims (15)

1.一种电子设备，其特征在于，包括：
第一堆叠，形成齐纳二极管，所述第一堆叠包括第一导电类型的衬底，所述衬底具有在所述衬底中的第二导电类型的第一区域，所述第一区域具有与所述衬底的表面齐平的表面；
第二堆叠，形成二极管，所述第二堆叠位于所述衬底的所述表面上并且与所述衬底的所述表面接触，并且所述第二堆叠包括所述第二导电类型的第一层，所述第一层具有在所述第一层中的所述第一导电类型的第二区域，所述第二区域具有与所述第一层的表面齐平并且与所述第一堆叠相对的表面；以及
第三堆叠，至少包括由半绝缘多晶硅制成的第二层，所述第二层在所述第二堆叠上并且与所述第二堆叠接触。
2.根据权利要求1所述的电子设备，其特征在于，所述第三堆叠包括场氧化物的第三层，所述第三层在所述第二层上并且与所述第二层接触。
3.根据权利要求2所述的电子设备，其特征在于，所述第三层由未掺杂的硅酸盐玻璃制成。
4.根据权利要求2所述的电子设备，其特征在于，所述第三层由正硅酸四乙酯制成。
5.根据权利要求2所述的电子设备，其特征在于，所述第三层具有在从1μm至4μm的范围内的厚度。
6.根据权利要求2所述的电子设备，其特征在于，所述第三层具有2μm的厚度。
7.根据权利要求1所述的电子设备，其特征在于，所述第二层具有在从0.3μm至1μm的范围内的厚度。
8.根据权利要求1所述的电子设备，其特征在于，所述第二层具有0.8μm的厚度。
9.根据权利要求1所述的电子设备，其特征在于，所述第一层具有在从8μm至15μm的范围内的厚度。
10.根据权利要求1所述的电子设备，其特征在于，所述第一层具有12μm的厚度。
11.一种电子设备，其特征在于，包括：
衬底，具有第一导电类型，所述衬底具有第一表面；
齐纳二极管，包括第二导电类型的第一区域，所述第一区域从所述衬底的所述第一表面延伸到所述衬底中；
二极管，在所述齐纳二极管上，所述二极管包括：
所述第二导电类型的阴极层，在所述衬底的所述第一表面上并且与所述第一表面接触，所述阴极层具有与所述衬底的所述第一表面相对的第二表面；以及
所述第一导电类型的阳极层，从所述阴极层的所述第二表面延伸到所述阴极层中；以及
半绝缘多晶硅层，在所述二极管的所述阴极层和所述阳极层上，并且与所述阴极层和所述阳极层接触。
12.根据权利要求11所述的电子设备，其特征在于，还包括场氧化物的第三层，所述第三层在所述半绝缘多晶硅层上并且与所述半绝缘多晶硅层接触。
13.根据权利要求12所述的电子设备，其特征在于，所述第三层由未掺杂的硅酸盐玻璃制成。
14.根据权利要求12所述的电子设备，其特征在于，所述第三层由正硅酸四乙酯制成。
15.根据权利要求11所述的电子设备，其特征在于，还包括连接到所述阳极层的输入/输出焊盘。
CN202120057397.3U 2020-01-09 2021-01-11 电子设备 Active CN214378438U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2000159A FR3106237B1 (fr) 2020-01-09 2020-01-09 Protection ESD
FR2000159 2020-01-09

Publications (1)

Publication Number Publication Date
CN214378438U true CN214378438U (zh) 2021-10-08

Family

ID=70008860

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202110029400.5A Pending CN113178441A (zh) 2020-01-09 2021-01-11 静电保护
CN202120057397.3U Active CN214378438U (zh) 2020-01-09 2021-01-11 电子设备

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202110029400.5A Pending CN113178441A (zh) 2020-01-09 2021-01-11 静电保护

Country Status (4)

Country Link
US (1) US11362084B2 (zh)
EP (1) EP3848978A1 (zh)
CN (2) CN113178441A (zh)
FR (1) FR3106237B1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3137998A1 (fr) * 2022-07-18 2024-01-19 Stmicroelectronics (Tours) Sas Dispositif électronique de protection ESD

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007024355B4 (de) * 2007-05-24 2011-04-21 Infineon Technologies Ag Verfahren zum Herstellen einer Schutzstruktur
DE102017108048A1 (de) * 2017-04-13 2018-10-18 Infineon Technologies Austria Ag Halbleitervorrichtung mit einer grabenstruktur

Also Published As

Publication number Publication date
EP3848978A1 (fr) 2021-07-14
FR3106237B1 (fr) 2022-01-21
FR3106237A1 (fr) 2021-07-16
CN113178441A (zh) 2021-07-27
US20210217746A1 (en) 2021-07-15
US11362084B2 (en) 2022-06-14

Similar Documents

Publication Publication Date Title
US7612431B2 (en) Trench polysilicon diode
US4449287A (en) Method of providing a narrow groove or slot in a substrate region, in particular a semiconductor substrate region
US5057897A (en) Charge neutralization using silicon-enriched oxide layer
EP1111683A2 (en) High-voltage semiconductor device
KR102212747B1 (ko) 보이드를 포함하는 깊은 트렌치 커패시터 및 이의 제조 방법
US8138497B2 (en) Test structure for detecting via contact shorting in shallow trench isolation regions
US6559485B2 (en) Semiconductor device having a gate insulation film resistant to dielectric breakdown
EP3832279B1 (en) Semiconductor stress sensor
US7935609B2 (en) Method for fabricating semiconductor device having radiation hardened insulators
CN214378438U (zh) 电子设备
US3909925A (en) N-Channel charge coupled device fabrication process
CN102468301B (zh) 半导体元件结构
US20240021701A1 (en) Electronic esd protection device
JP3897339B2 (ja) Ｓｏｉデバイスのプラズマ・チャージング損傷を最小化する構造および方法
US6897481B2 (en) Semiconductor devices and manufacturing methods thereof
US20180082995A1 (en) Integrated circuits having transistors with high holding voltage and methods of producing the same
US6573576B2 (en) Semiconductor device and method for fabricating the same
CN110931375A (zh) 半导体结构及其制造方法
US20220223466A1 (en) Semiconductor structure and manufacturing method thereof
JPS6262466B2 (zh)
WO1994025985A1 (en) Method and semiconductor device with increased maximum terminal voltage
CN217334084U (zh) 一种静电保护器件与电子设备
US11521967B2 (en) Multi-finger devices with reduced parasitic capacitance
CN106952903B (zh) 半导体器件及其制造方法
CN118366981A (zh) 静电放电防护器件及其形成方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant