CN214255059U - 一种激光器外延结构、vcsel芯片 - Google Patents
一种激光器外延结构、vcsel芯片 Download PDFInfo
- Publication number
- CN214255059U CN214255059U CN202023168938.4U CN202023168938U CN214255059U CN 214255059 U CN214255059 U CN 214255059U CN 202023168938 U CN202023168938 U CN 202023168938U CN 214255059 U CN214255059 U CN 214255059U
- Authority
- CN
- China
- Prior art keywords
- layer
- type
- doping
- dbr
- doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Abstract
本实用新型提供了一种激光器外延结构、VCSEL芯片,其中激光器外延结构包括:依次堆叠的衬底、缓冲层、N型DBR层、有源区、氧化层、P型DBR层及P型欧姆接触层;所述N型DBR层和P型DBR层分别包括若干组交替生长的低折射率物质层和高折射率物质层,且所述低折射率物质层和所述高折射率物质层界面之间形成隧穿结,可以提高激光器内量子效应,有效提升激光器的性能。
Description
技术领域
本实用新型涉及激光器技术领域,更为具体地说,涉及一种激光器外延结构、VCSEL芯片。
背景技术
近年来,随着网络技术的迅猛发展,网络用户急剧上升,网络拥挤日益严重,对网络的传输容量和传输速度的要求越来越高,其中激光器尤其引人注目。它不仅提供了更多的自由波长,大大降低系统的运营成本和备份成本,极大地提高了系统的容量和传输量,且波长实时可调,是未来全光网络的关键器件。
现有的激光器,通常采用多组DBR(分布式布拉格反射)作为谐振腔的反射镜,并具有一定的掺杂浓度,且N型DBR采用N型掺杂,P型DBR采用P型掺杂,但由于DBR采用折射率差值大的两种材料循环构成(如AlAs/GaAs)会存在较高的势垒差,电子很难跃迁,从而限制在势垒结中产生大量的热,在DBR对数多的情况下,激光器的内阻增大,电流在DBR中消耗过多,造成激光器的阈值电流较大,降低了芯片内部的电流扩展,严重影响激光器的性能。
实用新型内容
有鉴于此,本实用新型提供一种激光器外延结构、VCSEL芯片,以解决现有技术中因在有源区两侧串联多组DBR所带来的内阻增大的问题。
为实现上述目的,本实用新型采用的技术方案如下:
一种激光器外延结构,包括:
衬底,所述衬底为导电衬底;
沿第一方向依次堆叠在所述衬底表面的缓冲层、N型DBR层、有源区、氧化层、P型DBR层及P型欧姆接触层;所述第一方向垂直于所述衬底,并由所述衬底指向所述P型欧姆接触层;所述N型DBR层和P型DBR层分别包括若干组交替生长的低折射率物质层和高折射率物质层,且所述低折射率物质层和所述高折射率物质层界面之间形成隧穿结。
优选地,所述低折射率物质层包括N型掺杂层,所述高折射率物质层包括P型掺杂层,所述隧穿结包括N型高掺层与P型高掺层的堆叠,且所述N型高掺层靠近所述N型掺杂层而设置,所述P型高掺层靠近所述P型掺杂层而设置,使所述N型掺杂层与P型掺杂层之间形成隧穿效应。
优选地,所述N型DBR层沿所述第一方向的开始层和结束层均为N型掺杂;所述P型DBR层沿所述第一方向的开始层和结束层均为P型掺杂。
优选地,所述N型高掺层的厚度不超过5nm;所述P型高掺层的厚度不超过3nm。
优选地,所述N型掺杂层和所述N型高掺层包括AlxGa1-xAs材料层;所述P型掺杂层和所述P型高掺层包括AlxGa1-xAs材料层;其中,0<x≤0.5,0.5<y<1。
优选地,所述N型掺杂层和N型高掺层的掺杂源均包括Si或Te的任意一种;所述N型掺杂层的掺杂浓度为1*10E17-1*10E19,不包括端点值;所述N型高掺层的掺杂浓度大于等于1*10E19。
优选地,所述P型掺杂层和P型高掺层的掺杂源均包括Mg或Zn的任意一种;所述P型掺杂层的掺杂浓度为1*10E17-1*10E19,不包括端点值;所述P型高掺层的掺杂浓度大于等于1*10E19。
优选地,所述N型DBR层交替生长的组数为0-30组,不包括端点值;所述P型DBR层交替生长的组数为0-30组,不包括端点值。
一种VCSEL芯片,包括:
上述任一项所述的激光器外延结构;
所述氧化层经过氧化处理,且所述氧化层的中心区域为未氧化区域形成导电通道;
N型电极,其设置于所述衬底背离所述缓冲层的一侧表面;
P型环形电极,其环绕设置在所述P型欧姆接触层背离所述P型DBR层的一侧表面。
经由上述的技术方案,从而达到如下效果:
1、本实用新型所提供的激光器外延结构,通过在N型DBR层和P型DBR层的低折射率物质层和高折射率物质层界面之间设置隧穿结,解决因N型DBR层和P型DBR层中的多组高低折射率材料之间的势垒高度不同,所累积引起的串联内阻增大的问题,有效降低激光器的内阻,提高激光器内量子效应,最终明显改善激光器的性能。
2、进一步地,通过设置所述低折射率物质层包括N型掺杂层,所述高折射率物质层包括P型掺杂层,所述隧穿结包括N型高掺层与P型高掺层的堆叠,且所述N型高掺层靠近所述N型掺杂层而设置,所述P型高掺层靠近所述P型掺杂层而设置,使所述N型掺杂层与P型掺杂层之间形成隧穿效应,所述N型高掺层与P型高掺层通过掺杂浓度高,形成隧穿电流,可降低所述N型DBR层的串联电阻和所述P型DBR层的串联电阻,减小热损耗,进一步提升激光器的性能。
3、进一步地,通过设置N型高掺层的厚度不超过5nm,P型高掺层的厚度不超过3nm,由于隧穿结包括N型高掺层与P型高掺层的堆叠,N型高掺层和P型高掺层的厚度太厚,会使N型高掺层和P型高掺层的界面之间粗糙度变大,特别是P型高掺层的掺杂源采用Mg等相对较大的原子时,对生长界面的影响更大,导致晶体质量变差,影响隧穿效果,对所述N型高掺层和P型高掺层的厚度进行限制,可保证晶体生长的质量,确保隧穿效应,从而提高激光器发光效率。
4、本实用新型所提供的VCSEL芯片,通过使用前述的激光器外延结构并配合导电通道、N型电极和P型环形电极的使用,可有效解决芯片中因在有源区两侧串联多组DBR所带来的内阻增大,造成垂直腔面发射激光器发光效率低、性能差的问题。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
图1为本实用新型实施例一所提供的一种激光器外延结构示意图;
图2为本实用新型实施例一所提供的N型DBR层结构示意图;
图3为本实用新型实施例一所提供的P型DBR层结构示意图;
图4为本实用新型实施例二所提供的一种激光器外延结构示意图;
图5至图11为本实用新型实施例三所提供的一种激光器外延结构的制作方法各步骤对应的结构示意图;
图12为本实用新型实施例四所提供的一种VCSEL芯片结构示意图;
图13为本实用新型实施例五所提供的一种VCSEL芯片结构示意图;
图中符号说明:
1、衬底;2、缓冲层;3、N型DBR层;4、有源区;5、氧化层;5a、导电通道;6、P型DBR层;7、P型欧姆接触层;8、N型掺杂层;9、P型掺杂层;10、隧穿结;10a、N型高掺层;10b、P型高掺层;11、N型电极;12、P型环形电极、13、N型波导层;14、P型波导层。
具体实施方式
为本实用新型的内容更加清晰,下面结合附图对本实用新型的内容作进一步说明。本实用新型不局限于该具体实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
实施例一
本实施例提供的一种激光器外延结构,如图1至图3所示,包括:
衬底1,衬底1为导电衬底;
沿第一方向依次堆叠在衬底1表面的缓冲层2、N型DBR层3、有源区4、氧化层5、P型DBR层6及P型欧姆接触层7;第一方向垂直于衬底1,并由衬底1指向P型欧姆接触层7;N型DBR层3和P型DBR层6分别包括若干组交替生长的低折射率物质层和高折射率物质层,且低折射率物质层和高折射率物质层界面之间形成隧穿结10。
低折射率物质层包括N型掺杂层8,高折射率物质层包括P型掺杂层9,隧穿结10包括N型高掺层10a与P型高掺层10b的堆叠,且N型高掺层10a靠近N型掺杂层8而设置,P型高掺层10b靠近P型掺杂层9而设置,使N型掺杂层8与P型掺杂层9之间形成隧穿效应。
N型DBR层3沿第一方向的开始层和结束层均为N型掺杂;P型DBR层6沿第一方向的开始层和结束层均为P型掺杂。
N型高掺层10a的厚度不超过5nm;P型高掺层10b的厚度不超过3nm。
N型掺杂层8和N型高掺层10a包括AlxGa1-xAs材料层;P型掺杂层9和P型高掺层10b包括AlxGa1-xAs材料层;其中,0<x≤0.5,0.5<y<1。
N型掺杂层8和N型高掺层10a的掺杂源均包括Si或Te的任意一种;N型掺杂层8的掺杂浓度范围为1*10E17至1*10E19,不包括端点值;N型高掺层10a的掺杂浓度大于等于1*10E19。
P型掺杂层9和P型高掺层10b的掺杂源均包括Mg或Zn的任意一种;P型掺杂层9的掺杂浓度范围为1*10E17至1*10E19,不包括端点值;P型高掺层10b的掺杂浓度大于等于1*10E19。
N型DBR层3交替生长的组数为0-30组,不包括端点值;P型DBR层6交替生长的组数为0-30组,不包括端点值。
实施例二
如图4所示,一种激光器外延结构,与上述实施例一的区别在于,还包括N型波导层13和P型波导层14,N型波导层13设置在N型DBR层3与有源区4之间,P型波导层14设置在有源区4与氧化层5之间。
实施例三
本实施例提供一种激光器外延结构的制作方法,用于制作上述实施例一激光器外延结构,如图5至图11所示,制作方法包括以下步骤:
步骤一、提供一生长衬底1;
步骤二、在衬底1表面生长缓冲层2;
步骤三、在缓冲层2表面沉积形成N型DBR层3;
如图2所示,N型DBR层3包括交替生长的若干组低折射率物质层和高折射率物质层;且低折射率物质层和高折射率物质层界面之间形成隧穿结10;
低折射率物质层包括N型掺杂层8,高折射率物质层包括P型掺杂层9,隧穿结10包括N型高掺层10a与P型高掺层10b的堆叠,且N型高掺层10a靠近N型掺杂层8而设置,P型高掺层10b靠近P型掺杂层9而设置,使N型掺杂层8与P型掺杂层9之间形成隧穿效应;
N型DBR层3沿生长方向的开始层和结束层均为N型掺杂;
N型高掺层10a的厚度不超过5nm;P型高掺层10b的厚度不超过3nm;
N型掺杂层8和N型高掺层10a包括AlxGa1-xAs材料层;P型掺杂层9和P型高掺层10b包括AlxGa1-xAs材料层;其中,0<x≤0.5,0.5<y<1。
N型掺杂层8和N型高掺层10a的掺杂源均包括Si或Te的任意一种,N型掺杂层8的掺杂浓度范围为1*10E17至1*10E19,不包括端点值;N型高掺层10a的掺杂浓度大于等于1*10E19;
N型DBR层3交替生长的组数为0-30组,不包括端点值;
步骤四、在N型DBR层3表面生长有源区4;
步骤五、在有源区4表面生长氧化层5;
步骤六、在氧化层5表面沉积形成P型DBR层6;
如图3所示,所述P型DBR层6包括交替生长的若干组低折射率物质层和高折射率物质层;且低折射率物质层和高折射率物质层界面之间形成隧穿结10;
低折射率物质层包括N型掺杂层8,高折射率物质层包括P型掺杂层9,隧穿结10包括N型高掺层10a与P型高掺层10b的堆叠,且N型高掺层10a靠近N型掺杂层8而设置,P型高掺层10b靠近P型掺杂层9而设置,使N型掺杂层8与P型掺杂层9之间形成隧穿效应;
P型DBR层6沿生长方向的开始层和结束层均为P型掺杂;
N型高掺层10a的厚度不超过5nm;P型高掺层10b的厚度不超过3nm;
N型掺杂层8和N型高掺层10a包括AlxGa1-xAs材料层;P型掺杂层9和P型高掺层10b包括AlxGa1-xAs材料层;其中,0<x≤0.5,0.5<y<1;
P型掺杂层9和P型高掺层10b的掺杂源均包括Mg或Zn的任意一种,P型掺杂层9的掺杂浓度范围为1*10E17至1*10E19,不包括端点值;P型高掺层10b的掺杂浓度大于等于1*10E19;
P型DBR层6交替生长的组数为0-30组,不包括端点值;
步骤七、在P型DBR层6表面生长P型欧姆接触层7。
如图4所示,在一优选设置中,还包括:步骤三之后,步骤四之前,在N型DBR层3表面生长N型波导层13;步骤四之后,步骤五之前,在有源区4表面生长P型波导层14(对应上述实施例二的激光器外延结构)。
实施例四
本实施例提供的一种VCSEL芯片,如图12所示,包括:
上述实施例一的激光器外延结构;
所述氧化层5经过氧化处理,且所述氧化层5的中心区域为未氧化区域形成导电通道5a,所述导电通道5a尺寸按需求设置;
N型电极11,其设置于衬底1背离缓冲层2的一侧表面;
P型环形电极12,其环绕设置在P型欧姆接触层7背离P型DBR层6的一侧表面。
实施例五
本实施例提供的一种VCSEL芯片,如图13所示,包括:
上述实施例二的激光器外延结构;
所述氧化层5经过氧化处理,且所述氧化层5的中心区域为未氧化区域形成导电通道5a,所述导电通道5a尺寸按需求设置;
N型电极11,其设置于衬底1背离缓冲层2的一侧表面;
P型环形电极12,其环绕设置在P型欧姆接触层7背离P型DBR层6的一侧表面。
综上所述,经由上述的技术方案,从而达到如下效果:
1、本实施例所提供的激光器外延结构,通过在N型DBR层和P型DBR层的低折射率物质层和高折射率物质层界面之间设置隧穿结,解决因N型DBR层和P型DBR层中的多组高低折射率材料之间的势垒高度不同,所累积引起的串联内阻增大的问题,有效降低激光器的内阻,提高激光器内量子效应,最终明显改善激光器的性能。
2、进一步地,通过设置所述低折射率物质层包括N型掺杂层,所述高折射率物质层包括P型掺杂层,所述隧穿结包括N型高掺层与P型高掺层的堆叠,且所述N型高掺层靠近所述N型掺杂层而设置,所述P型高掺层靠近所述P型掺杂层而设置,使所述N型掺杂层与P型掺杂层之间形成隧穿效应,所述N型高掺层与P型高掺层通过掺杂浓度高,形成隧穿电流,可降低所述N型DBR层的串联电阻和所述P型DBR层的串联电阻,减小热损耗,进一步提升激光器的性能。
3、进一步地,通过设置N型高掺层的厚度不超过5nm,P型高掺层的厚度不超过3nm,由于隧穿结包括N型高掺层与P型高掺层的堆叠,N型高掺层和P型高掺层的厚度太厚,会使N型高掺层和P型高掺层的界面之间粗糙度变大,特别是P型高掺层的掺杂源采用Mg等相对较大的原子时,对生长界面的影响更大,导致晶体质量变差,影响隧穿效果,对所述N型高掺层和P型高掺层的厚度进行限制,可保证晶体生长的质量,确保隧穿效应,从而提高激光器发光效率。
4、本实施例所提供的激光器外延结构的制作方法,通过N型DBR层和P型DBR层的掺杂工艺制作所形成的激光器外延结构,可有效解决因在有源区两侧串联多组DBR所带来的内阻增大,影响激光器性能的问题。
5、本实施例所提供的VCSEL芯片,通过使用前述的激光器外延结构并配合导电通道、N型电极和P型环形电极的使用,可有效解决芯片中因在有源区两侧串联多组DBR所带来的内阻增大,造成垂直腔面发射激光器发光效率低、性能差的问题。
本领域技术人员应理解的是,在本实用新型的揭露中,术语“横向”、“纵向”、“上”、“下”等指示的方位或位置关系是基于附图所示的方位或位置关系,其仅是为了便于描述本实用新型和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此上述术语不能理解为对本实用新型的限制。
需要说明的是,本说明书中的各个实施例均采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似的部分互相参见即可。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本实用新型。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本实用新型的精神或范围的情况下,在其它实施例中实现。因此,本实用新型将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (7)
1.一种激光器外延结构,其特征在于,包括:
衬底,所述衬底为导电衬底;
沿第一方向依次堆叠在所述衬底表面的缓冲层、N型DBR层、有源区、氧化层、P型DBR层及P型欧姆接触层;所述第一方向垂直于所述衬底,并由所述衬底指向所述P型欧姆接触层;所述N型DBR层和P型DBR层分别包括若干组交替生长的低折射率物质层和高折射率物质层,且所述低折射率物质层和所述高折射率物质层界面之间形成隧穿结。
2.根据权利要求1所述的激光器外延结构,其特征在于:所述低折射率物质层包括N型掺杂层,所述高折射率物质层包括P型掺杂层,所述隧穿结包括N型高掺层与P型高掺层的堆叠,且所述N型高掺层靠近所述N型掺杂层而设置,所述P型高掺层靠近所述P型掺杂层而设置,使所述N型掺杂层与P型掺杂层之间形成隧穿效应。
3.根据权利要求1所述的激光器外延结构,其特征在于:所述N型DBR层沿所述第一方向的开始层和结束层均为N型掺杂;所述P型DBR层沿所述第一方向的开始层和结束层均为P型掺杂。
4.根据权利要求2所述的激光器外延结构,其特征在于:所述N型高掺层的厚度不超过5nm;所述P型高掺层的厚度不超过3nm。
5.根据权利要求2所述的激光器外延结构,其特征在于:所述N型掺杂层和所述N型高掺层包括AlxGa1-xAs材料层;所述P型掺杂层和所述P型高掺层包括AlxGa1-xAs材料层;其中,0<x≤0.5,0.5<y<1。
6.根据权利要求1所述的激光器外延结构,其特征在于:所述N型DBR层交替生长的组数为0-30组,不包括端点值;所述P型DBR层交替生长的组数为0-30组,不包括端点值。
7.一种VCSEL芯片,其特征在于,包括:
采用权利要求1-6任一项所述的激光器外延结构;
所述氧化层经过氧化处理,且所述氧化层的中心区域为未氧化区域形成导电通道;
N型电极,其设置于所述衬底背离所述缓冲层的一侧表面;
P型环形电极,其环绕设置在所述P型欧姆接触层背离所述P型DBR层的一侧表面。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202023168938.4U CN214255059U (zh) | 2020-12-25 | 2020-12-25 | 一种激光器外延结构、vcsel芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202023168938.4U CN214255059U (zh) | 2020-12-25 | 2020-12-25 | 一种激光器外延结构、vcsel芯片 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN214255059U true CN214255059U (zh) | 2021-09-21 |
Family
ID=77742170
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202023168938.4U Active CN214255059U (zh) | 2020-12-25 | 2020-12-25 | 一种激光器外延结构、vcsel芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN214255059U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114336284A (zh) * | 2021-12-30 | 2022-04-12 | 北京工业大学 | 一种同带光子级联半导体激光器 |
-
2020
- 2020-12-25 CN CN202023168938.4U patent/CN214255059U/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114336284A (zh) * | 2021-12-30 | 2022-04-12 | 北京工业大学 | 一种同带光子级联半导体激光器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4643776B2 (ja) | Vcselおよびvcselアレイ | |
CN109891692B (zh) | 注入物再生长vcsel和具有不同vcsel类型的异构组合的vcsel阵列 | |
US10644482B2 (en) | Etched planarized VCSEL | |
JP2009246291A (ja) | 面発光レーザアレイ素子 | |
CN110970797B (zh) | 高速高带宽垂直腔表面发射激光器 | |
CN111435781B (zh) | 垂直腔面发射半导体激光器结构 | |
CN114649742B (zh) | 一种高效垂直腔面eml芯片及其制备方法 | |
CN115085006B (zh) | 一种两端带有组合反射镜的长波长vcsel及其制备方法 | |
US20020028526A1 (en) | Semiconductor light-emitting device | |
US10096975B1 (en) | Laterally grown edge emitting laser | |
CN214255059U (zh) | 一种激光器外延结构、vcsel芯片 | |
CN114865451A (zh) | 一种掩埋式非氧化孔径vcsel的外延结构及其制备工艺 | |
CN113964649A (zh) | 一种高功率垂直腔面发射激光器的外延结构 | |
JP2004281559A (ja) | 半導体発光素子 | |
CN112615257A (zh) | 一种激光器外延结构及其制作方法、vcsel芯片 | |
CN210040877U (zh) | 一种水平空气柱电流注入孔径结构的垂直腔面发射激光器 | |
CN213125055U (zh) | 一种亚单层量子点垂直腔激光器 | |
CN215771900U (zh) | 一种多结分布反馈半导体激光器 | |
KR20050001858A (ko) | 저손실 표면방출 레이저 소자 및 제조 방법 | |
KR100446604B1 (ko) | 단일횡모드GaN계면발광레이저다이오드및그제조방법 | |
CN112152087A (zh) | 一种亚单层量子点垂直腔激光器及其制造方法 | |
JP2003115635A (ja) | 面発光型半導体レーザ素子 | |
WO2021038680A1 (ja) | 面発光レーザおよびその作製方法 | |
CN114865452A (zh) | 一种具备氧化隔离层的高效垂直腔面eml芯片及制备方法 | |
JP2908125B2 (ja) | 半導体レーザ素子およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right |
Effective date of registration: 20230529 Address after: No. 259-269 Xiangtian Road, Xiang'an Industrial Zone, Xiamen Torch High tech Zone, Xiamen, Fujian Province, 361000 Patentee after: Xiamen Changelight Co.,Ltd. Address before: 8 / F, 269 xiangtian Road, Xiamen Torch hi tech Zone (Xiang'an) Industrial Zone, Xiamen City, Fujian Province 361000 Patentee before: Xiamen Qianzhao laser chip technology Co.,Ltd. |
|
TR01 | Transfer of patent right |