CN109891692B - 注入物再生长vcsel和具有不同vcsel类型的异构组合的vcsel阵列 - Google Patents

Abstract

非平坦化VCSEL可包含：在有源区上方或下方的阻挡区，所述阻挡区具有第一厚度；阻挡区中的一个或更多个导电沟道芯，所述一个或更多个导电沟道芯具有大于第一厚度的第二厚度，其中所述阻挡区限定为具有注入物，并且所述一个或更多个导电沟道芯没有注入物，其中，所述阻挡区位于一个或更多个导电沟道芯的侧向，所述阻挡区和一个或更多个导电沟道芯成为隔离区；和在隔离区上方的一个或更多个非平坦化半导体层的非平坦化半导体区。VCSEL可包含在有源区下方的平坦化底部镜区和在隔离区上方的非平坦化顶部镜区，或者在有源区下方的非平坦化底部镜区。

Description

注入物再生长VCSEL和具有不同VCSEL类型的异构组合的 VCSEL阵列

相关申请的交叉引用

本专利申请要求于2016年9月28日提交的美国临时申请No.62/401,051的优先权，并要求于2017年9月15日提交的美国临时申请No.62/559,364的优先权，这些临时申请各自通过特定引用整体并入本文。

背景技术

激光器通常用在许多用于数据传输的现代通信组件中。一种已经变得更普遍的用途是激光器在数据网络中的使用。激光器用于许多光纤通信系统以在网络上传输数字数据。在一个示例性配置中，可以通过数字数据对激光器进行调制以产生包括表示二进制数据流的亮输出和暗输出的时段的光信号。在实际实践中，激光器输出高的光输出表示二进制高值，并且输出低功率光输出表示二进制低值。为了获得快速的反应时间，激光器始终开启，只从高的光输出到低的光输出变化。

与例如基于铜线的网络的其他类型的网络相比，光网络具有多种优点。例如，许多现有的铜线网络以针对铜线技术的近最大(near maximum)可行数据传输速率并以近最大可行距离操作。另一方面，许多现有的光网络在数据传输速率和距离方面都超过了针对铜线网络可行的最大值。也就是说，光网络能够在比铜线网络可行的更远距离以更高速率可靠地传输数据。

在光学数据传输中使用的一种类型的激光器是垂直腔面发射激光器(VCSEL，Vertical Cavity Surface Emitting Laser)。顾名思义，VCSEL具有夹在两个镜叠层之间并由两个镜叠层限定的激光腔。VCSEL通常构造在例如砷化镓(GaAs)的半导体晶片上。VCSEL包括构造在半导体晶片上的底部镜。通常，底部镜包括多个交替的高折射率层和低折射率层。当光从具有一个折射率的层穿过至具有另一折射率的层时，光的一部分被反射。通过使用足够数量的交替层，可以通过镜反射高百分比的光。

底部镜上形成有包括多个量子阱的有源区(active region)。有源区形成夹在底部镜与顶部镜之间的PN结，底部镜和顶部镜具有相反的导电类型(例如，一个p型镜和一个n型镜)。值得注意的是，顶部镜和底部镜的概念在一定程度上可以是任意的。在一些结构中，可以从VCSEL的晶片侧提取光，其中，“顶部”镜是完全反射的——并且因此顶部镜是不透明的。然而，出于本发明的目的，“顶部”镜指的是从其提取光的镜，而不管其在物理结构中如何设置。当PN结通过电流正向偏置时，空穴和电子形式的载流子被注入到量子阱中。在足够高的偏置电流下，被注入的少数载流子在量子阱中形成产生光增益的粒子数反转。当有源区中的光子激发电子与导带中的空穴重新结合到价带(其产生额外光子)时，发生光增益。当光增益超过两个镜中的总损耗时，发生激光振荡。

有源区还可包括使用在靠近有源区的顶部镜和/或底部镜中形成的一个或更多个氧化物层形成的氧化物孔(oxide aperture)。氧化物孔既用于形成光学腔又用于引导偏置电流通过所形成的腔的中心区。或者，可以使用例如离子注入、图案化后的外延再生长或其他光刻图案化的其他手段来执行这些功能。

有源区上形成有顶部镜。顶部镜与底部镜类似，因为它通常包含在高折射率与较低折射率之间交替的多个层。通常，顶部镜具有较少的高折射率层与低折射率层交替的镜周期，以增强来自VCSEL顶部的光发射。

说明性地，当电流通过PN结将载流子注入到有源区中时，激光器起作用。注入的载流子在量子阱中从导带重新组合到价带导致光子开始在由镜限定的激光腔中行进。镜将光子来回反射。当偏置电流足以在由腔支持的波长下产生量子阱状态之间的粒子数反转时，在量子阱中产生光增益。当光增益等于腔损耗时，发生激光振荡并且称激光器处于阈值偏置，并且VCSEL如从VCSEL的顶部发射光学相干光子那样开始“激光”。

美国专利8,774,246描述了具有使用耗尽型半导体异质结界面形成的电流阻挡区的发光器件。使用这种类型的用于阻挡的异质结界面允许通过向阻挡区或者中心导电区本身施加位置选择性特定掺杂变化以形成导电沟道。在这种方法中，掺杂通过扩散机制传递。

Zou等(D.Zhou和L.J.Mawst，“High-Power Single-Mode AntiresonantReflecting Optical Waveguide-Type Vertical-Cavity-Surface-Emitting Lasers”，IEEE量子电子学期刊，第58期，第12卷，第1599至1606页(2002年))描述了使用异质结电流阻挡区和中心蚀刻的导电沟道的发光器件，但是在该设计中使用的后续再生长不是平坦化(planarized)的，并且在器件的中心沟道中不形成折射率导引光学模式(index guidingoptical mode)。作为替代，形成具有可以泄漏至相邻区域中的较大光学模式的反谐振器件。虽然这对于非常大的发射器或紧密放置的阵列可能是有用的，但是该设计方法对于单个高的光输出效率和高调制带宽的VCSEL来说是不可取的。

在Chriovsky等(L.M.F.Chriovsky，W.S.Hobson，R.E.Leibenguth，S.P.Hui，J.Lopata，G.J.Zydzik，G.Giaretta，K.W.Goossen，J.D.Wynn，A.V.Krishnamoorthy，B.J.Tseng，J.M.Vandenberg，L.A.D’Asaro，“Implant-Apertured and Index-GuidedVertical-Cavity-Surface-Emitting Lasers(I2-VCSELs)”，IEEE光子技术快报，第11期，第5卷，第500至502页(1999))中，电流阻挡区是通过离子注入损伤而不是通过低掺杂异质结(heterojunction)的使用形成。如美国专利8,774,246中那样通过经蚀刻的台面(mesa)形成折射率导引光学模式。

本文要求保护的主题不限于解决任何缺点的实施方案或仅在例如上面描述的环境下操作的实施方案。确切的说，该背景技术仅被提供用来说明可以实践本文所描述的一些实施方案的一种示例技术。

发明概述

在一个实施方案中，非平坦化垂直腔面发射激光器(VCSEL)可包含：在有源区上方或下方的阻挡区，所述阻挡区具有第一厚度；在阻挡区中的一个或更多个导电沟道芯，所述一个或更多个导电沟道芯具有大于第一厚度的第二厚度，其中阻挡区限定为具有注入物(implant)，并且一个或更多个导电沟道芯没有注入物，其中阻挡区位于一个或更多个导电沟道芯的侧向(1ateral)，阻挡区和一个或更多个导电沟道芯成为隔离区；以及在隔离区上方的一个或更多个非平坦化半导体层的非平坦化半导体区。在一个方面，VCSEL可包括在有源区下方的平坦化底部镜区和在隔离区上方的非平坦化顶部镜区。在一个方面，VCSEL可包括在有源区下方的非平坦化底部镜区。在一个方面，阻挡区的厚度为1nm至500nm、1nm至30nm、1nm至10nm，或1nm至3nm。在一个方面，导电沟道芯的厚度为1nm至1000nm、1nm至60nm、1nm至20nm、或1nm至6nm。在一个方面，导电沟道芯的直径为约1微米至约200微米。在一个方面，导电沟道芯的直径为约2微米至约6微米。在一个方面，多个导电沟道芯在共同的阻挡区中。在一个方面，导电沟道芯具有比阻挡区更高的折射率。在一个方面，VCSEL可包含：没有氧化物孔；没有氧化；或者没有其中具有隔离区的台面。在一个方面，注入物是硅或氧。在一个方面，非平坦化顶部镜中的镜层具有连接的梯级，使得第一非平坦化顶部镜层具有在阻挡区上方的下部区域，该下部区域连接至导电沟道芯上方的上部区域。在一个方面，非平坦化顶部镜中的镜层具有断开的梯级，使得第一非平坦化顶部镜层具有在阻挡区上方的下部区域，该下部区域与导电沟道芯上方的上部区域断开。

在一个实施方案中，涉及制造实施方案之一的VCSEL的方法。这种方法可包括：形成有源区；在有源区上形成隔离区，所述隔离区具有带导电沟道芯的阻挡区；以及在隔离区上方形成一个或更多个半导体层的非平坦化半导体区。在一个方面，该方法可包括：形成隔离区，所述隔离区具有带导电沟道芯的阻挡区；以及在隔离区上方形成一个或更多个半导体层的非平坦化半导体区。在一个方面，该方法可包括在通过注入变为阻挡区的导电层区域和在没有注入的一个或更多个区域变为一个或更多个导电沟道芯的情况下，从导电层形成阻挡区和一个或更多个导电沟道芯。在一个方面，该方法可包括：形成阻挡区；以及蚀刻阻挡区以具有小于一个或更多个导电沟道芯的第二厚度的第一厚度。在一个方面，该方法可包括：用抑制注入和蚀刻的光刻胶涂覆导电层顶部的一个或更多个区域，其中具有光刻胶的一个或更多个区域限定了一个或更多个导电沟道芯，没有光刻胶的区域限定了阻挡区；以及注入没有光刻胶的区域以形成阻挡区。在一个方面，该方法可包括：用抑制注入和蚀刻的光刻胶涂覆导电层顶部的一个或更多个区域，其中具有光刻胶的一个或更多个区域限定了一个或更多个导电沟道芯，没有光刻胶的区域限定了阻挡区；注入没有光刻胶的区域以形成阻挡区；以及部分地蚀刻阻挡区以留下更薄的阻挡区。在一个方面，该方法可包括：在蚀刻阻挡区之后去除光刻胶；以及在去除光刻胶之后形成非平坦化顶部镜区，其中阻挡区的蚀刻量限定了非平坦化顶部镜区的上镜层和下镜层的偏移。

在一个实施方案中，非平坦化VCSEL可包含：有源区；在有源区上方的一个或更多个阻挡芯，所述阻挡芯具有第一厚度；围绕阻挡芯的一个或更多个导电沟道周界(conductive channel perimeter)，所述一个或更多个导电沟道周界具有大于第一厚度的第二厚度，其中阻挡芯限定为具有注入物，并且一个或更多个导电沟道周界没有注入物，其中导电沟道周界位于一个或更多个阻挡芯的侧向，导电沟道周界和一个或更多个阻挡芯变为隔离区；和隔离区上方的一个或更多个非平坦化半导体层的非平坦化半导体区。

在一个实施方案中，非平坦化VCSEL可包含：有源区；在有源区下方和在衬底(substrate)上方的一个或更多个阻挡芯，所述阻挡芯具有第一厚度；围绕阻挡芯的一个或更多个导电沟道周界，所述一个或更多个导电沟道周界具有大于第一厚度的第二厚度，其中阻挡芯限定为具有注入物，并且所述一个或更多个导电沟道周界没有注入物，其中导电沟道周界位于一个或更多个阻挡芯的侧向，导电沟道周界和一个或更多个阻挡芯成为隔离区；和隔离区上方的一个或更多个非平坦化半导体层的非平坦化半导体区。

在一个实施方案中，VCSEL阵列可包括本文所述的任何实施方案的多个VCSEL。多个VCSEL以有序图案布置，其中多个VCSEL包括多种不同类型的VCSEL，每种不同类型的VCSEL具有不同的特征。

附图说明

根据以下描述和所附权利要求书，结合附图，本公开内容的前述和以下信息以及其他特征将变得更加明显。应理解的是，这些附图描绘了根据本公开内容的仅若干实施方案，并且因此这些附图不应认为是对本公开内容范围的限制，将通过附图的使用利用附加特征和细节来描述本公开内容。

图1是VCSEL操作环境的实施方案的示意图。

图2是VCSEL层状半导体操作环境的实施方案的示意图，该环境具有与中心模式限制区的相应镜层连接的外部电流阻挡区的镜层。

图2A示出了隔离区的方形的横截面的俯视图。

图2B示出了利用蚀刻以形成台面的隔离区的圆形横截面的俯视图。

图2C是VCSEL层状半导体操作环境的实施方案的示意图，该环境具有与中心模式限制区的相应镜层断开的外部电流阻挡区的镜层。

图3是示出了N型DBR镜、导电层覆盖的具有QW的有源区的第一生长的图。

图4是示出抑制在导电层中心区域中之注入的注入物阻挡性光刻胶的图，其中注入在中心区域的侧向形成电流阻挡区。

图5是示出电流阻挡区的蚀刻的图，其中光刻胶抑制在中心区域上方的蚀刻。

图6是示出去除光刻胶导致围绕导电沟道芯的阻挡区的图。

图7示出了导致梯级式镜层的非平坦化再生长。

图8是示出公共阻挡层中的多个导电沟道芯的图。

图8A是示出公共阻挡层中的具有复杂形状的多个导电沟道芯的图。

图8B是示出在具有不同类型的VCSEL的异构组合的对齐行和列的规则图案中的VCSEL阵列的图。

图8C是示出在具有不同类型的VCSEL的异构组合的六边形布置中的规则图案中的VCSEL阵列的图。

图8D是示出在具有不同类型的VCSEL的异构组合的间隔开的对齐行和交错列的规则图案中的VCSEL阵列的图。

图8E是示出具有不同类型的VCSEL的异构组合的对齐行和交错列的规则图案中的VCSEL阵列的图。

图9是制造VCSEL的方法的实施方案的流程图。

图10是制造VCSEL的方法的实施方案的流程图。

图11是VCSEL分层半导体操作环境的实施方案的示意图，该环境具有与中心模式限制区的对应底部镜层断开的外部电流阻挡区的底部镜层。

发明详述

在下面的详细描述中，将参考构成本发明的一部分的附图。在附图中，除非上下文另有规定，否则相似的附图标记通常标识相似的部件。在具体说明书、附图和权利要求书中描述的一些说明性实施方案不意在是限制性的。在不背离本文所提出的主题的精神或范围的情况下可以使用其他实施方案并且可以作出其他改变。将容易理解的是，可以以多种不同的配置对本公开内容的如本文总体描述的并如图中所示出的各方面进行布置、替代、组合、分离和设计，所有的这些均是本文所明确构思的。

通常，当前VCSEL技术的进步涉及导电区和阻挡区，其通过制备在注入期间在区域中受到保护的导电层，使得受保护区域形成导电区，并且注入区形成围绕导电区的阻挡区而形成。选择性蚀刻导致阻挡区和导电区在垂直方向上具有不同的厚度，从而是非平坦化的。然后，以非平坦化形式在阻挡区和导电区上方形成镜层，从而产生梯级式镜周期。在VCSEL的操作和有源区中的光发射期间，导电区可包括比阻挡区注入材料的材料更导电的材料。因此，阻挡区和导电区可以形成用于选择性电流传导的异质结。导电区可以通过阻挡区形成导电沟道。否则，可以按照工业标准或者按照所并入的参考文献制备VCSEL。

本发明的半导体器件可以由任何合适类型的半导体材料制造。合适材料的示例包括III-V半导体材料(例如，由一种或更多种III族材料(硼(B)、铝(Al)、镓(Ga)、铟(In)、铊(Tl)和Ununtrium(Uut))和一种或更多种V族材料(氮(N)、磷(P)、砷(As)、锑(Sb)、铋(Bi)和ununpentium(Uup)(未经证实))制备，并且任选地包括一些IV型材料。

半导体器件可包括具有一个或更多个量子阱和一个或更多个量子阱势垒的有源区。量子阱和量子阱势垒可以由其间的一个或更多个过渡层分隔开。因为过渡层位于量子阱与量子阱势垒之间的界面处，所以过渡层也可以称为界面层。然而，有源区可以按照VCSEL领域中任何已知的或已开发的方式进行配置。

任选地，电限制层可以夹持有源区并通过将载流子限制到有源区来提供光增益效率。限制层可以具有高能带隙区，其在许多III-V化合物的情况下转化为高铝含量(例如，对于III型材料，70％至100％的铝)。与有源区的量子阱势垒中的带隙相比，可以选择铝含量以使材料具有相对宽的带隙。宽带隙材料可以使限制层具有良好的载流子限制并且提高有源区的效率。在示例性实施方案中，高铝区还可包括掺杂的提高。取决于限制势垒是在有源区的n侧还是p侧，限制层可以掺杂有p型掺杂剂或n型掺杂剂。

通过使得能够实现小孔径(例如，2μm至6μm)VCSEL器件，异质结导电沟道结构可以提供改进的光纤收发器可靠性、电光带宽和链路距离。在高功率VCSEL中，异质结导电沟道结构允许每个VCSEL具有更高的最大功率，并且在密集阵列中每单位面积具有更多的发射器。

通过允许在制造时使用一个或更多个MOCVD(metal-organic chemical vapordeposition，金属-有机化学气相沉积)晶体生长步骤，异质结导电沟道结构使得能够更有效地大规模生产导模VCSEL。因此，该方法可以省略侧向蒸汽氧化或任何氧化物孔的形成。

图1示出了具有顶部(124)镜和底部(116)镜的周期性层对的平坦的、电流传导的VCSEL 100。衬底114形成在底部接触部112上并且掺杂有第一类型的杂质(即，p型掺杂剂或n型掺杂剂)。在衬底114上形成有底部镜叠层116，并且在底部镜叠层116上形成有任选的底部限制层118。在底部镜叠层116上方或者在底部限制层118上方(当存在时)形成有源区122。在有源区122上方形成有任选的顶部限制层120。在一个任选的方面，底部限制层118和顶部限制层120夹持有源区122。在有源区122上方或者任选的顶部限制层120上方形成有隔离区128。隔离区包括侧向区阻挡区127和中心导电沟道芯129。底部限制层118和/或顶部限制层120可以是有源区与隔离区之间的间隔区。或者，底部限制层118和/或顶部限制层120可以是导电区。因此，限制有源区的任何间隔区可以是限制区、导电区或不限制或不导电的半导体间隔件。

在隔离区128的上方形成有上镜叠层124。金属层126在叠层124的一部分上形成接触。然而，也可以利用其他VCSEL结构，并且可以使用多种其他VCSEL层或层的类型。

隔离区128限制电流130通过有源区122的面积。通过沉积导电层，保护导电层的中心区域，使用注入物将未受保护的侧向区域改变为阻挡区127，并去除保护剂，隔离区128可以形成为包括侧向区域阻挡区127和中心导电沟道芯129。隔离区128可包括单层阻挡区127或多层阻挡层，和/或单层中心导电沟道芯129或多层中心导电沟道芯层。

镜叠层116(底部)和镜叠层124(顶部)可以是分布式布拉格反射器(DBR，distributed Bragg reflector)叠层，并且包括周期性层(例如，132和134，但是可以从所示出的进行交换)。周期性层132和134通常分别是AlGaAs和AlAs，但也可以由其他III-V半导体材料制成。镜叠层116和镜叠层124可以是掺杂的或不掺杂的，并且取决于特定的VCSEL设计，掺杂可以是n型或p型。然而，可以使用其他类型的VCSEL镜。

顶部镜叠层124可以具有如本文所述的梯级式镜面层，其可以如图2中那样连接梯级式镜面层或者如图2C中那样断开梯级式镜面层。梯级式镜面层具有在外部电流阻挡区中的下平面和在中心模式限制区中的上平面。顶部镜中的镜层未平坦化。梯级式镜层可以在下平面层和上平面层之间连接的位置处连接。梯级式镜面层可以在上平面和下平面之间除了点接触之外没有连接的位置处断开。

金属接触层112和金属接触层126可以是允许VCSEL 100的适当电偏置的欧姆接触。当VCSEL 100正向偏置时，接触126上的电压不同于接触112上的电压，有源区122发射光136，光136穿过顶部镜叠层124。本领域技术人员将认识到，可以使用其他的接触结构生成跨有源区122的电压并产生光136。

图2示出了在具有阻挡区127和中心导电沟道芯129的隔离区128下方的有源区122和限制层118和120。阻挡区127形成外部电流阻挡区160并且中心导电沟道芯129形成中心模式限制区162。有源区122由通过量子阱势垒140分隔开的一个或更多个量子阱138形成，其中，过渡层可以是在量子阱138与势垒140之间的线。限制层118和限制层120可以分别任选地包括高铝含量区142和144。高铝含量区在有源区122中提供良好的载流子限制。

限制区120可包括位于有源区122与高铝含量区144之间的斜坡区146。如下所述，高铝含量区144和斜坡区146的组合为注入结构提供良好载流子限制和良好的电子注入。

取决于VCSEL器件的设计和高铝含量区142和144的厚度，限制区118和限制区120可以分别任选地包括间隔层148和间隔层150。间隔层148和间隔层150的厚度可以取决于所制造的VCSEL器件的类型。在例如VCSEL的垂直腔谐振器件中，间隔层提供镜之间的共振间隔，并且在需要时使得有源区的量子阱以光场的峰为中心。

限制层118和限制层120以及有源区122可以由一种或更多种类型的半导体材料例如GaAs、AlAs、InP、AlGaAs、InGaAs、InAlAs、InGaP、AlGaAsP、AlGaInP、InGaAsP、InAlGaAs、SiGe等形成。

在一个示例中，下电限制层为AlInP。在另一示例中，上电限制层可以为AlInGaP。

图2示出了顶部镜叠层124包括梯级式的交替镜周期层，其中每个层是梯级状并且连接的。每个镜周期层包括侧向下部梯级124a和中央上部梯级124b，它们通过梯级连接124c连接。镜具有交替的层。这里，每层具有侧向下部梯级124a和中央上部梯级124b，它们通过梯级连接124c连接。

图2A示出了隔离区的方形横截面的俯视图。图2B示出了利用蚀刻以形成台面的隔离区的圆形横截面的俯视图。单个芯片可以具有如图2A中那样平坦的多个隔离区，或者在单个芯片上被蚀刻成具有多个台面。

图2C示出了与图2类似的实施方案；然而，侧向下部梯级124a未连接至中央上部梯级124b。这里，一种类型的侧向下部梯级124a的顶部与其他类型的中央上部梯级124b的顶部齐平或几乎齐平(几乎是平坦的)。因此，虽然这些层可以是平坦的，但是第一材料的侧向下部梯级124a与第二材料的中央上部梯级124b是平坦的，并且第二材料的侧向下部梯级124a是与第一材料的中央上部梯级124b是平坦的。侧向下部梯级124a形成外部电流阻挡区。中央上部梯级124b形成中央模式限制区。应该认识到，相应的侧向下部梯级124a和中央上部梯级124b可以在相同的沉积方案中由相同的材料制成；然而，阻挡区127和中心导电沟道芯129之间的高度差导致形成梯级。

VCSEL异质结导电沟道结构可以形成为包括异质结电流阻挡区，其中导电沟道通过铺设导电层，保护导电区的沟道区，在受保护的沟道区周围注入物导电层，其中经注入物的区域变为阻挡区而形成。导电沟道区具有较高的折射率，并且当侧向区域被注入物以变为具有比导电层更低的折射率和更低的导电率的阻挡区时，导电沟道区可以被认为是导电沟道芯。阻挡区可以是较低折射率的周界。通过注入物而降低的阻挡区的折射率可以与导电沟道芯的较高折射率相比较。这使得能够形成传导光学模式。现在利用异质结导电沟道结构，可以使用标准MOCVD技术和目前在大批量VCSEL制造中采用的其他标准制造技术更容易地制造VCSEL或VCSEL阵列。

在一个实施方案中，制造具有异质结导电沟道结构的VCSEL的方法可包括形成镜区116，在镜区116上方形成有源区122，以及在有源区122上方形成导电层129a。该过程如图3所示。图3示出了第一生长的图，其显示了N型DBR镜、阻挡区覆盖的具有QW的有源区。这些形成方式可以通过MOCVD。

然后，限制层120可以在导电层129a的阻挡区上方接收注入物阻挡性光刻胶410，其变为导电沟道芯129，如图4所示。图4示出了第一生长的图，其显示了N-型DBR镜，和覆盖有通过离子注入形成的电流阻挡区的具有QW的有源区。光刻胶台面阻挡中心导电孔区域中的离子注入。该过程然后包括使用注入(例如低能量、低剂量注入(例如，如箭头所示))以将未阻挡区改变为电流阻挡区127。中心变为导电孔，其为导电沟道芯129。由于注入，侧向区域变为阻挡层127。

阻挡层127不受空气中会干扰基于MOCVD的再生长的侵蚀性氧化。因此，MOCVD的使用可以有利于形成异质结导电沟道结构。

在光刻胶410仍然就位的情况下，通过湿化学蚀刻去除阻挡层127的一部分，以从图4的结构转化至图5的结构。整个阻挡层127未被蚀刻，使得保留具有降低的高度或厚度的阻挡层127，其具有蚀刻区域170。在蚀刻之前，阻挡层127可以具有一定高度或厚度，并且在蚀刻之后可以具有蚀刻前高度或厚度的10％、25％、50％、75％、80％或90％的高度或厚度。结果是经蚀刻的阻挡区和中心光学引导台面。

图6示出了去除光刻胶410以留下具有作为台面的导电沟道芯129的阻挡层127。

在一个示例中，导电层和导电沟道芯可以是Al_0.15Ga_0.85As。

然而，应该认识到，光刻胶410的蚀刻和去除可以在单个步骤中进行。

在蚀刻和去除光刻胶410之后，执行非平坦化再生长以形成镜区124，如图7所示。通过选择MOCVD生长参数来实现非平坦化再生长，以获得更高的可达到的生长速率。与阻挡层127相比，导电沟道芯129作为台面导致非平坦化再生长，使得每个镜层在导电沟道芯129处具有梯级。这可以实现图2或图2C的顶部镜124，取决于梯级是连接的还是断开的。沉积高度和蚀刻量可以确定是否获得图2或图2C的结构。当底部镜是P掺杂时，顶部镜可以是N掺杂的，而VCSEL的其他层也相应地制造。

在一个实施方案中，单个衬底可包括多个VCSEL发射器，其可以形成为阵列。具有宏观导电层的宏衬底可以用多个光刻胶保护，在非保护区域进行注入以形成阻挡区，对注入的阻挡区进行蚀刻，然后在梯级式注入阻挡区和非注入的导电沟道芯上方形成非平坦化镜层。具有防止注入和蚀刻的光刻胶的位置的数量可以限定VCSEL阵列中的光发射区域的数量。每个导电沟道芯可以是使用异质结电流阻挡区(经注入和蚀刻)和梯级升高的(stepped up)中心导电沟道的单独光发射器件，并且整个梯级升高的导电沟道和阻挡区可以接收具有非平坦化层的其后续的再生长。图8示出了在单个衬底上的这种VCSEL发射器的激光器阵列。每个VCSEL发射器可包括导电沟道芯129，其中所有VCSEL发射器各自被公共阻挡层127围绕。图8A示出光刻胶可以作为复杂形状施加，这导致导电沟道芯129形成复杂的形状。

VCSEL阵列可包括阵列形式的任何数量的VCSEL。然而，VCSEL阵列的实施方案可包括本文所述的多个注入再生长VCSEL(例如，发射器)，其中多个VCSEL包括多种不同类型的注入再生长VCSEL。因此，一些发射器具有与一些其他发射器不同的特征。这导致具有不同类型的VCSEL的异构组合的注入再生长VCSEL阵列。不同类型的注入再生长VCSEL可包括多个不同尺寸的VCSEL(例如，导电沟道芯的不同直径)、多个不同形状的VCSEL(例如，不同形状，范围包含圆形、非圆形、椭圆形、正方形、四边形、三角形、复杂形状等)、多个不同的取向(例如，相对于彼此以一定角度取向的对称性或不对称性)，和/或多个不同的发散角(divergence angle)(例如，在不同的VCSEL之间变化的发射光的发散角)。因此，VCSEL的间隔和位置可以是均匀的、图案、形状、齐平的、周期性的和/或规则的或重复的；然而，VCSEL的类型(例如，形状和/或尺寸和/或取向)可以是异构的。正如这样，可以对阵列中的VCSEL的位置进行排序，但VCSEL的类型可以在阵列上改变。

VCSEL阵列可以具有以图案布置的各个VCSEL，例如每个VCSEL位于三角形、正方形、矩形、其他四边形、五边形、六边形或任意其他多边形的拐角处，和/或各个VCSEL可以布置在拐角和中点处，或中点处，或任何其他统一的布置。然而，阵列中的多个VCSEL可以是不同VCSEL类型的异构组合。该图案可以视为规则阵列，其中每个VCSEL的位置是在图案(例如任何类型的重复图案)中以有序方式。各个VCSEL不是随机布置的。

在一个实施方案中，芯片或晶片可包括注入物再生长VCSEL的规则阵列晶格，例如如本文所述形成的那些，具有变化的孔尺寸和/或孔形状或阵列上的VCSEL之间的任何其他变化或差异。可以通过如本文所述的光刻而不是侧向氧化来限定不同类型的孔。VCSEL阵列中的不同类型的孔可用于本文所述的应用，或使用高密度VCSEL阵列的任何应用。在一些另外的示例中，异构VCSEL类型的VCSEL阵列可用于例如3D扫描、手势和面部识别以及其他的应用。在一个示例中，具有异构VCSEL类型的VCSEL阵列可用于移动设备(例如，移动电话、平板电脑等)的屏幕，例如触摸屏。在另一个示例中，VCSEL阵列可以用在结构光中。

在一个实施方案中，VCSEL阵列可包括发射器位置(例如，VCSEL)的规则晶格图案，其具有发射孔形状、尺寸、取向和/或发散角的异构混合。通过形成具有光刻限定的孔形状和用于数值孔(NA)限定的经蚀刻的梯级高度的注入-再生长VCSEL的方法，能够实现发射孔的非均匀变化及其紧密接近(例如，＜30微米或如本文所述的其他接近度)。由于阵列中3至6(或其他整数)个最近的邻近发射器的每个子阵列可具有独特结构，因此具有异构发射器混合的常规阵列可用于结构化的光投影仪应用，例如3D感测和手势识别。

在一个实施方案中，具有不同类型的VCSEL的异构组合的VCSEL阵列可用于U.S.2013/0038881的技术(通过特定引用整体并入本文)，从而其中随机VCSEL阵列的使用可以用具有如本文所述的不同类型的VCSEL的异构组合的VCSEL阵列代替。例如，具有规则图案的具有发射器的异构混合的VCSEL阵列可以用在3D绘图系统、投影组件、集成光学投影模块，或该并入的引用的其他实施方案中。

在一个实施方案中，具有不同类型的VCSEL的异构组合的VCSEL阵列可用于U.S.2013/0250066的技术(通过特定引用整体并入本文)，从而可使用具有不同类型的VCSEL的异构组合的VCSEL阵列来代替该并入的引用中的相同的VCSEL发射器的阵列或发射器阵列。例如，具有规则图案的具有发射器的异构混合的VCSEL阵列可以用在3D相机、3D投影仪或其他3D成像设备中。

图8B示出了具有不同类型的VCSEL 802、804、806的异构组合的这种VCSEL阵列800的实施方案。这里，VCSEL阵列800包括圆形VCSEL 802、第一成角椭圆VCSEL 804和第二成角椭圆VCSEL 806。然而，可以使用其他形状、尺寸、取向(例如，角度)和发散角。四个VCSEL的组合可用于四个发射器子阵列808，与其他四个发射器子阵列810相比，它是唯一的。图8B示出了方形子阵列。然而，子阵列可以是任何形状，例如任意多边形。也可以使用其他图案。虽然VCSEL阵列显示为对齐的列和行，但列和/或行可以是交错布置，其仍然被认为是规则图案。

图8C示出了其他多边形子阵列(例如六边形阵列820)也是可能的。如图所示，六边形阵列820具有对于每个六边形822的拐角，并且在拐角处是一个或更多个单独的VCSEL。例如，VCSEL 1是较大的圆形形状，VCSEL 2是较小的圆形形状，VCSEL 3包括三个紧密定位的发射器，VCSEL 4包括两个垂直取向(例如，沿第一方向)的紧密定位的发射器，并且VCSEL 5包括两个水平取向(例如，沿第二方向，例如与第一方向呈一定角度或正交)的紧密定位的发射器。如所述，图8C中的图案不是随机的，而是有组织的正六边形图案，其中每个六边形拐角具有不同发射器类型的一个或更多个发射器。图8C示出了六边形子阵列。任何其他多边形图案阵列可以具有VCSEL 1、2、3、4或5个或类似于图8C中所示的其他。

图8D示出了交错阵列830，其具有不同类型的VCSEL发射器的紧密堆积的致密规则VCSEL阵列，其显示出具有不同的形状，例如圆形和椭圆形，其可具有不同的尺寸。整个图案形状被认为是作为图案的顶行交错，向下的下一行在上面行中两个发射器之间具有发射器，并且该图案在整个紧密堆积的感测规则阵列上继续。图8D示出了三角形子阵列832。

图8E示出了另一交错阵列840，其具有以六边形填充的密集发射器阵列，类似于图8D。然而，这里随机发射器开启并且起作用，例如功能发射器844。一些随机非功能发射器846被关闭，其由X表示。X非功能发射器846不起作用，但它们可以配置为打开。因此，图案是规则图案，但随机发射器不起作用。节距可以小至5微米，例如如本文所述。图8E示出了三角形子阵列。在一个方面，功能发射器844和非功能发射器846可以例如通过程序或实时地改变，或者可以对它们进行设置。这允许交错阵列840中的规则图案在非功能发射器846随机分布时用作随机阵列。而且，将发射器打开为功能发射器844然后将发射器关闭为非功能发射器846的能力允许定制发射的光，这在结构光和本文所述的任何用途中可能是有益的。

因为该处理不使用可能损坏半导体层的侧向氧化，所以本结构可以导致VCSEL没有氧化物孔。具有导电沟道芯的阻挡层的使用利用了具有更好导热性的半导体材料。由于顶部镜中的砷化铝层并且处理不会使砷化铝层氧化，因此导热性变得更好。底部镜可以使用二元材料。因为制造方法不包括在有源区附近切割出沟槽并氧化成半导体，所以还可以提高VCSEL的可靠性。

当器件在较低温度下操作时，可以提高VCSEL的可靠性。在现有技术中，由于氧化物层的低导热性，因此氧化物限制的VCSEL变热更多。在器件中切割出沟槽以允许形成氧化物层。因此，本文提供的VCSEL可以没有这种氧化物层和/或允许形成氧化物层的沟槽。

激光器装置可靠性的大多数问题与在使该氧化物层的尖端处发生的某种化学过程有关。由于由氧化物层引起的应力，所以在氧化物尖端处出现一些可靠性问题。大多数可靠性问题在高温下会加剧。由于与氧化层的物理相互作用，所以氧化物限制的激光器具有可靠性问题，其中氧化物层处的应力驱使缺陷形成在半导体层中。鉴于此，由于没有氧化物层，预期本文所述的激光器应具有较少的缺陷，并且即使在较高温度下也具有较少的缺陷形成。本发明的植入VCSELS可以由于不具有氧化物层而具有改善的可靠性。

现在利用本技术，可以通过经蚀刻的梯级降低的阻挡层形成非常小的梯级升高的导电沟道芯，以形成具有改善的可靠性的一个或更多个激光器件。该非常小的梯级升高的导电沟道芯现在可以彼此非常接近。例如，各个导电沟道芯可以具有1微米到10微米、1.5微米到5微米、2微米到4微米、或约2.5微米到3微米的直径(或其他截面尺寸)。各个导电沟道芯可以分隔开1微米到10微米、1.5微米到5微米、2微米到4微米、或约2.5微米到3微米的距离(例如，相距最小距离)。这可以在公共芯片上包括1、2、3、4、5、6、7、8、9、10或更多个激光器，其中一个或更多个(例如，4或5)激光器可以耦合到共同的光纤中。

在一个实施例中，该器件可包括浅注入物。浅注入物在电流阻断能力方面是有效的。其还具有一定程度的几何稳定性，这里真正的新技术是在浅注入物上重新生长。

化学蚀刻的共同点是，可以使用掩模(mask)限定蚀刻部分和非蚀刻部分。可以将掩模或其他化学阻挡材料放置在限定化学蚀刻将不在该处发生的梯级升高的导电沟道芯上。在一个示例中，MOCVD沉积被用于形成导电沟道芯。

图9是制造如本文所述的VCSEL的方法的实施方案的另一处理900的流程图。该处理可包括使具有多个第一镜层的第一镜区生长，所述多个第一镜层具有一个或更多个折射率(框910)，然后(任选地)在第一镜区上方使第一间隔区生长(框920)。然后，在第一间隔区上方(或当第一间隔区未生长时在第一镜上方)使有源区生长(框930)。然后在有源区上使导电区生长(框935)。然后在导电区的区域上形成抗蚀剂层(框940)。执行不具有抗蚀剂层的导电区区域的注入，其中注入区变为阻挡区(框945)。然后将阻挡区从第一厚度蚀刻至更短的第二厚度(框950)。然后去除抗蚀剂层(框960)以形成具有比阻挡区更高的梯级水平的导电沟道芯(例如，与阻挡区相比，形成作为台面的导电沟道核芯)。过程900还可包括使具有多个非平坦化第二镜层的第二镜区生长，该第二镜层具有一个或更多个折射率(框970)，其中非平坦化第二镜层具有连接或断开的梯级。

此外，可以使用分子束外延(MBE)来产生VCSEL的有源区或整个半导体层。MBE期间的较低生长温度可用于制备VCSEL半导体层。通过MBE进行的这些结构的生长可以在＜(小于)500℃下进行。相比之下，用于MOCVD的温度可以＞(大于)600℃。另外，VCSEL可以通过可以产生所描述的区的类似于MBE的方法例如GSMBE(气体源MBE)和MOMBE(金属有机MBE)等制备。

注入和化学蚀刻可以是本领域中有用且已知的任何化学蚀刻。

在一个实施方案中，可以通过形成如图4所示的离子注入电流阻挡区来制备在阻挡区上方具有梯级升高的导电沟道芯的VCSEL。通过用光刻胶阻挡注入以形成导电沟道芯。导电沟道芯具有较高的折射率。

而且，来自浅蚀刻的较高有效折射率的区域允许导向模式形成。在没有蚀刻的情况下，该处理可以产生仅有注入物的结构，类似于所使用的第一商业化VCSEL。这些器件具有高阈值、不规则的光学模式，以及低速和低壁插头(wall plug)效率。本文描述的浅蚀刻可允许装置引导。浅边缘允许更高的折射率。

然后通过浅蚀刻缩短(经蚀刻以具有较短高度)阻挡区，如图5(在去除光刻胶之前)和图6(在去除光刻胶之后)所示。然后，如图7所示，使P-DBR镜在该结构的顶部再生长，以形成具有梯级提高的非平坦化镜层。该器件可使用标准MOCVD技术，和大批量VCSEL制造中采用的标准注入和蚀刻技术制造。

在一个实施方案中，有效的低剂量、高离子质量注入物工艺不会干扰再生长或严重损害器件性能。在一个示例中，可以在注入物期间使用Si离子以将阻挡层转换为N型，或者基于晶体损坏将氧用于阻挡。在一个示例中，与P型导电沟道芯相比，阻挡区可以是N型。在一个示例中，相对于未损坏的导电沟道芯，阻挡区可以是受损的。

注入物剂量、能量和种类的范围可以如本文所述变化。

在一个实施方案中，注入物可以是N掺杂剂。N掺杂剂可能需要激活。例如，Si最常用作N掺杂剂；然而，S和Se是其他可能性。在一个示例中，N注入物的实施需要高温退火，例如＞850℃以进行激活。在此过程中还消除了注入物损伤。当使用Si并将其激活为掺杂剂时，注入物通过形成反向偏压PN结来阻断电流。然而，半导体晶体不会被作为注入物的Si损坏，并且可能导致注入物区透射更强。当注入物质是Si时，则导电层中的GaAs或AlGaAs可以从P型半导体转换为N型半导体。

在另一个实施方案中，对于阻断方法，将在再生期间其损伤不发生退火的较重离子用于注入物。这种注入物的实例可包括O、B或F。使用O、B或F作为注入物会对半导体造成损害，从而将其变成绝缘体。在使用O、B或F作为注入物之后的一个方面，可以分析半导体以确定晶体是否过度损坏，并且如果没有过度损坏，则可以在注入区上方进行进一步的晶体生长(例如，再生长)。

在一个实施方案中，导电沟道芯与阻挡区之间的结可以不是异质结。阻挡区可以是注入区，然后蚀刻为与导电沟道芯相比更短或具有更小的厚度。蚀刻可导致导电沟道芯成为在阻挡区上方延伸的台面。

在一个实施方案中，隔离区和阻挡区中的注入物不是质子注入物。

应注意，相同的光刻胶可阻挡注入和阻挡蚀刻。

非平坦化层可以完全偏移或最小偏移。也就是说，偏移可以是10％、20％、30％、40％、50％、60％、70％、80％、90％或100％(完全偏移)。偏移提供了在梯级提高层上方的中心区域中引起光学引导。

在一个实施方案中，如本文所述制造的器件不是腔内接触器件。这可包括在中心没有显著掺杂以及伴随的高损耗的情况下制备的器件。本器件可以具有更高的散热性而不会发生腔内接触。

在一个实施方案中，图1和2至2C中的顶部镜的结构可包括在底部镜中。相应地，可以对底部镜进行图3至7的方法，其中改变在衬底而不是有源区上方所采用的方法。而且，图9中所述的方法可以被修改为在具有底部镜的衬底上实现，而不是在具有顶部镜的有源区上实现。

然而，应该认识到，该程序可以应用于顶部镜和底部镜二者以形成非平坦化层(P或N)。

在一个实施方案中，阻挡区可以仅在底部镜中、仅在顶部镜中，或者在底部和顶部镜二者中。

图10是制造如本文所述的VCSEL的方法的实施方案的另一过程1000的流程图。该过程可包括使具有多个第一镜层的第一镜区的一部分生长，所述第一镜层具有一个或更多个折射率，所述部分可以是导电的(框1010)。然后在第一镜区的部分区域(例如，导电区)上方形成抗蚀剂层(框1012)。执行不具有抗蚀剂层的第一镜区部分区域的注入物，其中注入物区变为阻挡区(框1014)。然后将阻挡区从第一厚度蚀刻至更短的第二厚度(框1016)。然后去除抗蚀剂层(框1018)以形成具有比阻挡区更高的梯级水平的导电沟道芯(例如，与阻挡区相比，形成作为台面的导电沟道芯)。工艺1000还可包括使具有多个非平坦化第二镜层的第一镜区的第二部分生长，所述非平坦化第二镜层具有一个或更多个折射率(框1020)，其中非平坦化第二镜层具有连接或断开的梯级。然后(任选地)使第一间隔区在第一镜区上方生长(框1022)。然后，使有源区在第一间隔区上方生长(框1024)(或者当第一间隔区没有生长时，在第一镜上方)。然后使导电区在有源区上方生长(框1026)。然后，在第二镜区中在形成或不形成阻挡区和导电沟道的情况下生长第二镜区(框1028)。

图11示出了在具有阻挡区427和中心导电沟道芯429的隔离区428上方的有源区122和限制层118和120。衬底114形成在底部触点112上并且掺杂有第一类型的杂质(即p型或n型掺杂剂)。底部镜叠层416或其一部分形成在衬底114上。隔离区428形成在底部镜叠层416或其一部分上或底部镜叠层416或其一部分中。阻挡区427形成外部电流阻挡区160，并且中心导电沟道芯429形成中心模式限制区162。

有源区122由一个或更多个量子阱138形成，所述量子阱138由量子阱势垒140分开。限制层118和120可任选地分别包括高铝含量区142和144。高铝含量区在有源区122中提供良好的载流子限制。

限制区120可包括位于有源区122和高铝含量区144之间的斜坡区146。如所讨论的，高铝含量区144和斜坡区146的组合提供了具有良好载流子限制和良好的电子注入的注入结构。

取决于VCSEL器件的设计和高铝含量区142和144的厚度，限制区118和120可任选地分别包括间隔层148和150。间隔层148和150的厚度可取决于正在制造的VCSEL器件的类型。在例如VCSEL的垂直腔谐振器件中，间隔层提供镜之间的共振间隔，并且如果需要，使有源区的量子阱以光场的峰为中心。

底部镜叠层416可包括梯级式的交替镜周期层，其中每个层是梯级式的并且连接。每个镜周期层包括侧向下部梯级424a和中央上部梯级424b，它们通过梯级连接424c连接。镜具有交替的层。这里，每层具有侧向下部梯级424a和中央上部梯级424b，它们通过梯级连接424c连接。

类似地，图2C中所示的隔离区可包括在底部镜中，如图11所示。另外，激光器可包括在顶部的隔离区(顶部隔离区)和在底部的隔离区(底部隔离区)，其可以通过组合不同附图中所示的实施方案来获得。

在一个实施方案中，处理可包括制造半导体以使半导体层在反应器中生长。然后，将半导体从反应器中取出，并如本文所述注入和蚀刻阻挡区。在注入和蚀刻之后，将注入的半导体放入反应器中以使半导体进一步生长，这导致在经注入和蚀刻的阻挡区和导电沟道上方的非平坦化半导体层。在经注入和蚀刻的阻挡区和导电沟道上的第二半导体生长可以被认为是再生长。无论具有经注入和蚀刻的阻挡区和导电沟道的隔离区是在有源区之下还是之上，都可以执行该再生长。例如，当隔离区在衬底上方并且在有源区下方时，可以执行再生长以形成下部非平坦化半导体层，例如非平坦化底部镜。在另一示例中，当隔离区在有源区上方时，可以执行再生长以形成上部非平坦化半导体层，例如非平坦化顶部镜。另外，可以执行这样的制造以在底部隔离区和顶部隔离区二者上具有非平坦化半导体层。

在一个实施方案中，无论非平坦化半导体层是在底部隔离区上方和/或在顶部隔离区上方，均可以制备平坦化层以使后面的平坦化层的结构变平(如果存在的话)。非平坦化半导体层可以具有放置在其上的平坦化层，或者非平坦化层的顶部区域可以选择性地蚀刻以变为平坦或选择性生长以便变得平坦化(例如，在不是为了平坦化而生长的层上方使用掩模或光刻胶)。

在一个实施方案中，当在非平坦化区域上生长时，包括有源区和其他的半导体可以是非平坦化的。这样，图中所示的非平坦化区域可以在非平坦化区域上形成的所有半导体层中连续。例如，当隔离区位于有源区下方时，隔离区上方的所有区域(包括有源区)可以是非平坦化的。

在一个实施方案中，阻挡区可以在被导电沟道围绕的中间，导电沟道在阻挡区周围是环形的。这样，可以倒转图2A和图2B中所示的阻挡区和导电沟道的取向。

在一个实施方案中，沟槽和氧化的缺少可以导致导电芯(或中心阻挡区)比现有器件更靠近在一起。在一个示例中，由于沟槽和氧化，现有器件可以具有相距约21微米到25微米的(导电或阻挡)芯。然而，因为当前器件省略了沟槽和氧化，所以(导电或阻挡)芯可能更靠近在一起，例如相距4微米、或2微米到6微米、或1微米到8微米(中心到中心)。

现在，例如，在芯中心到中心约4微米的情况下，可以实现高密度阵列。高密度可以允许具有相同相位的芯的相干阵列。此外，可以存在对相控阵中的相干的光束的一些控制，其可以向下聚焦到小光点以用于扫描。另外，对高密度阵列的更精确控制使得激光武器能够使用利用本技术所实现的高密度阵列。

该技术可以实现相干阵列，这意味着所有芯具有相同的相位或者你可以控制芯之间的相位，这可以提供可以指向期望位置的激光束而无需物理地转动激光器。在一个示例中，在机头中存在相控阵列的战斗机照射另一个战斗机，从而相控阵列可以指向任何地方。对相控阵列的光束的相干性的控制可以实现光束的向下聚焦到小点。这种控制使得本发明能够被用在扫描应用上。该控制在激光武器中也可以是有用的，因为这种布置可以在大面积上分布许多芯，这可以控制散热，并且所有芯的相位的控制可以使得它们能够例如通过聚焦被组合，使得在聚焦时所有芯协同工作以对其功率进行组合来获得每单位面积上非常大的功率。

通常，激光器包括相对于有源区的激光器上部的P区域和激光器下部的N区域。然而，相对于有源区，N区在上部而P区在下部可能是有利的。这样，本文描述的设备可以配置有这些取向中的任一种。在使上部区域在下部区域上方生长之前，使下部区域在衬底上生长。

在一个实施方案中，非平坦化VCSEL可包含：有源区；在有源区上方的阻挡区，阻挡区具有第一厚度；阻挡区中的一个或更多个导电沟道芯，所述一个或更多个导电沟道芯具有大于第一厚度的第二厚度，其中阻挡区限定为具有注入物，并且一个或更多个导电沟道芯没有注入物，其中阻挡区位于一个或更多个导电沟道芯的侧向，阻挡区和一个或更多个导电沟道芯成为隔离区；和隔离区上方的一个或更多个非平坦化半导体层的非平坦化半导体区。

在一个实施方案中，非平坦化VCSEL可包含：在有源区上方或下方的阻挡区，阻挡区具有第一厚度；阻挡区中的一个或更多个导电沟道芯，所述一个或更多个导电沟道芯具有大于第一厚度的第二厚度，其中阻挡区限定为具有注入物，并且一个或更多个导电沟道芯没有注入物，其中阻挡区位于一个或更多个导电沟道芯的侧向，阻挡区和一个或更多个导电沟道芯成为隔离区；和在隔离区上方的一个或更多个非平坦化半导体层的非平坦化半导体区。

在一个实施方案中，非平坦化VCSEL可包含：阻挡区，所述阻挡区具有第一厚度；在阻挡区中的一个或更多个导电沟道芯，所述一个或更多个导电沟道芯具有大于第一厚度的第二厚度，其中阻挡区限定为具有注入物，并且一个或更多个导电沟道芯没有注入物，其中阻挡区位于一个或更多个导电沟道芯的侧向，阻挡区和一个或更多个导电沟道芯成为隔离区；和隔离区上方的一个或更多个非平坦化半导体层的非平坦化半导体区。

因此，非平坦化VCSEL可具有多种配置。在一个方面，VCSEL可包括在有源区下方的平坦化底部镜区和在隔离区上方的非平坦化顶部镜区。在一个方面，VCSEL可包括在有源区下方的非平坦化底部镜区和在隔离区上方的非平坦化顶部镜区。在一个方面，VCSEL可包括在有源区下方的非平坦化底部镜区和在隔离区上方的平坦化顶部镜区。在一个方面，VCSEL可包括底部镜区和有源区之间的底部间隔区和/或有源区和隔离区之间的顶部间隔区。在一个方面，VCSEL可包括导电沟道芯，其延伸穿过阻挡区并接触有源区。在一个方面，导电沟道芯延伸穿过阻挡区并接触顶部间隔区。在一个方面，阻挡区的厚度为1nm至500nm、1nm至30nm、1nm至10nm、或1nm至3nm。在一个方面，导电沟道芯的厚度为1nm至1000nm、1nm至60nm、1nm至20nm、或1nm至6nm。在一个方面，导电沟道芯的直径为约1微米至约10微米，或至多约200微米(例如，对于大型高功率器件)。在一个方面，导电沟道芯的直径为约2微米至约6微米。

在一个实施方案中，VCSEL可以在公共阻挡区中包括一个导电沟道芯或多个导电沟道芯。在一个方面，VCSEL可包括单个导电沟道芯。在一个方面，VCSEL可以在单个阻挡区中包括单个导电沟道芯。在一个方面，VCSEL可以在公共阻挡区中包括五个导电沟道芯。在一个方面，VCSEL的阵列可包括多个VCSEL。

在一个实施方案中，导电沟道芯具有比阻挡区更高的折射率。在一个方面，阻挡区具有比导电沟道芯更低的折射率。在一个方面，导电沟道芯的折射率为约3.7至3。在一个方面，阻挡区的折射率为约3.7至3。在一个方面，导电沟道纤芯折射率和阻挡区指数的差异可以是0.1、0.2、0.5、0.7，或任何值之间的其间的任何范围。

在一个实施方案中，VCSEL可以没有VCSEL中常见的特征。在一个方面，VCSEL可以没有氧化物孔。在一个方面，VCSEL可以没有氧化。在一个方面，VCSEL可以没有其中具有隔离区的台面。

在一个实施方案中，阻挡区可具有多种类型的注入物。在一个方面，注入物是硅。在一个方面，注入物是氧。在一个方面，阻挡层包括其中添加注入物的导电沟道芯的基材。在一个方面，导电沟道芯是AlGaAs。

在一个实施方案中，非平坦化顶部镜中的镜层具有连接的梯级，使得第一非平坦化顶部镜层具有在阻挡区上方的下部区域，该下部区域连接至导电沟道芯上方的上部区域。

在一个实施方案中，VCSEL可包括非平坦化顶部镜中的镜层并且具有断开的梯级，使得第一非平坦化顶部镜层具有在阻挡区上方的下部区域，该下部区域与导电沟道芯上方的上部区域断开。

在一个实施方案中，制造VCSEL的方法可包括：形成具有有源区的VCSEL；在有源区上形成隔离区，隔离区具有带导电沟道芯的阻挡区；以及在隔离区上方形成一个或更多个半导体层的非平坦化半导体区。

在一个实施方案中，制造VCSEL的方法可包括：形成具有有源区的VCSEL；在有源区下方形成隔离区，所述隔离区具有带导电沟道芯的阻挡区；以及在隔离区上方形成一个或更多个半导体层的非平坦化半导体区。

在一个实施方案中，制造VCSEL的方法可包括：形成具有隔离区的VCSEL，所述隔离区具有带导电沟道芯的阻挡区；以及在隔离区上方形成一个或更多个半导体层的非平坦化半导体区。

在一个方面，该方法可包括在通过注入变为阻挡区的导电层区域和在一个或更多个没有注入的区域变为一个或更多个导电沟道芯的情况下，从导电层形成阻挡区和一个或更多个导电沟道芯。在一个方面，该方法可包括形成阻挡区并蚀刻阻挡区以具有小于一个或更多个导电沟道芯的第二厚度的第一厚度。在一个方面，该方法可包括用抑制注入和蚀刻的光刻胶涂覆导电层顶部的一个或更多个区域，其中具有光刻胶的一个或更多个区域限定了一个或更多个导电沟道芯，和没有光刻胶的区域限定了阻挡区。该方法还可包括注入没有光刻胶的区域以形成阻挡区。在一个方面，该方法可包括用抑制注入和蚀刻的光刻胶涂覆导电层顶部的一个或更多个区域，其中具有光刻胶的一个或更多个区域限定了一个或更多个导电沟道芯，没有光刻胶的区域限定了阻挡区；注入没有光刻胶的区域以形成阻挡区；以及部分地蚀刻阻挡区以留下更薄的阻挡区。

在一个方面，该方法可包括在蚀刻阻挡区之后去除光刻胶。在一个方面，该方法可包括在蚀刻阻挡区之后去除光刻胶并且在去除光刻胶之后形成非平坦化顶部镜区，其中阻挡区的蚀刻量限定了非平坦化顶部镜区的上镜层和下镜层的偏移。在一个方面，该方法可包括在蚀刻阻挡区之后去除光刻胶并且在去除光刻胶之后形成非平坦化半导体区，其中阻挡区的蚀刻量限定了非平坦化半导体区的层的偏移。

在一个实施方案中，该方法可包括在有源区下方形成平坦化底部镜区和在隔离区上方形成非平坦化顶部镜区。在一个方面，该方法可包括在有源区下方形成非平坦化底部镜区和在隔离区上方形成非平坦化顶部镜区。在一个方面，该方法可包括在有源区下方形成非平坦化底部镜区和在隔离区上方形成平坦化顶部镜区。在一个方面，该方法可包括在底部镜区和有源区之间形成底部间隔区，和在有源区和阻挡区之间形成顶部间隔区。

在一个方面，该方法可包括形成导电沟道芯和阻挡区，使得二者都接触有源区。在一个方面，该方法可包括形成导电沟道芯和阻挡区，使得二者都接触顶部间隔区。在一个方面，该方法可包括形成隔离区以在阻挡区中具有多个导电沟道芯。在一个方面，该方法可包括形成导电沟道芯以具有比阻挡区更高的折射率。在一个方面，该方法可包括形成阻挡区以具有比导电沟道芯更低的折射率。

在一个方面，该方法可包括使用MOCVD以形成隔离区。在一个方面，该方法可包括使用MOCVD以形成隔离区和非平坦化顶部镜区。在一个方面，该方法可包括使用MOCVD、注入和蚀刻以在一个或更多个导电沟道芯周围形成阻挡区。

在一个方面，该方法可以没有使顶部镜区平坦化。

在一个方面，该方法可包括形成VCSEL的阵列。

在一个方面，该方法可包括将VCSEL形成为没有氧化物孔。在一个方面，该方法可包括将VCSEL形成为没有氧化。在一个方面，该方法可包括将VCSEL形成为没有具有隔离区的台面。

在一个实施方案中，在形成半导体区之后，该方法可包括从反应器移除半导体区，执行半导体区的注入和蚀刻，然后将经注入和蚀刻的半导体区放入反应器中，并在经注入和蚀刻的半导体区上形成非平坦化半导体层。

在一个实施方案中，非平坦化VCSEL可包含：有源区；在有源区下方和在衬底上方的阻挡区，所述阻挡区具有第一厚度；和在阻挡区中的一个或更多个导电沟道芯，所述一个或更多个导电沟道芯具有大于第一厚度的第二厚度。在一个方面，阻挡区限定为具有注入物，并且一个或更多个导电沟道芯没有注入物，其中阻挡区位于一个或更多个导电沟道芯的侧向，阻挡区和一个或更多个导电沟道芯成为隔离区。VCSEL还可包括在隔离区上方的一个或更多个非平坦化半导体层的非平坦化半导体区。

在一个方面，VCSEL可包括在有源区上方的平坦化顶部镜区和在有源区下方并且在隔离区上方或者包括隔离区的非平坦化底部镜区。在一个方面，VCSEL可包括在有源区下方的非平坦化底部镜区和在隔离区上方的非平坦化顶部镜区。在一个方面，VCSEL可包括在有源区下方的非平坦化底部镜区和在隔离区上方的平坦化顶部镜区。

在一个方面，VCSEL可包括在顶部镜区和有源区之间的顶部间隔区和/或在有源区和底部隔离区之间的底部间隔区。

在一个方面，导电沟道芯延伸穿过阻挡区并接触衬底。在一个方面，导电沟道芯延伸穿过阻挡区并接触衬底上的底部镜的一部分。在一个方面，阻挡区的厚度为1nm至500nm、1nm至30nm、1nm至10nm、或1nm至3nm。在一个方面，导电沟道芯的厚度为1nm至1000nm、1nm至60nm、1nm至20nm，或1nm至6nm。在一个方面，导电沟道芯的直径为约1微米至约10微米，或至多约200微米(例如，对于大型高功率器件)。在一个方面，导电沟道芯的直径为约2微米至约6微米。在一个方面，VCSEL可以在公共阻挡区中包括多个导电沟道芯。在一个方面，VCSEL可包括单个导电沟道芯。在一个方面，VCSEL可以在单个阻挡区中包括单个导电沟道芯。在一个方面，VCSEL可在器件中包括单个导电沟道芯。

在一个实施方案中，非平坦化VCSEL可包含：有源区；在有源区上方的一个或更多个阻挡芯，所述阻挡芯具有第一厚度；围绕阻挡芯的一个或更多个导电沟道周界，所述一个或更多个导电沟道周界具有大于第一厚度的第二厚度，其中阻挡芯限定为具有注入物，并且所述一个或更多个导电沟道周界没有注入物，其中导电沟道周界位于一个或更多个阻挡芯的侧向，导电沟道周界和一个或更多个阻挡芯成为隔离区；和隔离区上方的一个或更多个非平坦化半导体层的非平坦化半导体区。

在一个实施方案中，非平坦化VCSEL可包含：有源区；在有源区下方和在衬底上方的一个或更多个阻挡芯，所述阻挡芯具有第一厚度；围绕阻挡芯的一个或更多个导电沟道周界，所述一个或更多个导电沟道周界具有大于第一厚度的第二厚度，其中阻挡芯限定为具有注入物，并且所述一个或更多个导电沟道周界没有注入物，其中导电沟道周界位于一个或更多个阻挡芯的侧向，导电沟道周界和一个或更多个阻挡芯成为隔离区；和在隔离区上方的一个或更多个非平坦化半导体层的非平坦化半导体区。

在一个实施方案中，VCSEL阵列可包括以有序图案布置的多个VCSEL，其中多个VCSEL包括多种不同类型的VCSEL，每种不同类型的VCSEL具有不同的特征。在一个方面，每种不同类型的VCSEL的不同特征在以下一个或更多个方面具有差异：光学孔尺寸、光学孔形状、光学孔取向或发散角。在一个方面，多个VCSEL包括发射器的子阵列，子阵列具有至少两种具有不同特征的不同类型的VCSEL。在一个方面，多个VCSEL包括3、4、5、6或其他整数个发射器的子阵列，子阵列具有至少两种具有不同特征的不同类型的VCSEL。在一个方面，多个VCSEL包括多个唯一的子阵列。在一个方面，多个VCSEL包括以多边形形状布置的发射器子阵列，子阵列具有至少两种具有不同特征的不同类型的VCSEL。在一个方面，多个VCSEL包括3、4、5或6个或更多个发射器的子阵列，子阵列具有至少两种具有不同特征的不同类型的VCSEL，其中3个发射器的子阵列是三角形的形状，4个发射器的子阵列是正方形的形状，5个发射器的子阵列是五边形的形状，或者6个发射器的子阵列是六边形的形状。在一个方面，多个VCSEL包括多边形形状的子阵列，多边形形状的每个角具有一个或更多个单独的发射器。在一个方面，多个VCSEL包括多边形形状的子阵列，多边形形状的每个角具有以子图案布置的一个或更多个单独发射器。在一个方面，多个VCSEL包括相邻发射器的子阵列，其包括至少两种不同类型的发射器。在一个方面，每种不同类型的VCSEL的不同特征具有光学孔尺寸的差异。在一个方面，每种不同类型的VCSEL的不同特征具有光学孔形状的差异。在一个方面，每种不同类型的VCSEL的不同特征在发射器之间具有相对光学孔取向角度的差异。在一个方面，每种不同类型的VCSEL的不同特征具有发散角的差异。在一个方面，阵列没有VCSEL发射器的随机分布。在一个方面，VCSEL阵列可包括一个或更多个不可操作的发射器，其可以是暂时不可操作的或永久不可操作的；但是，VCSEL发射器以常规图案(非随机)存在。

在一个实施方案中，发光方法包括从具有VCSEL的规则图案的VCSEL阵列中的多个VCSEL发光。这种方法可包括随机地接通一些发射器和转动其他发射器，或者可以对这种接通或断开进行编程，使得看起来VCSEL阵列中的随机发射器在其他发射器不发光的情况下发光。

本领域技术人员将理解的是，对于本文公开的这些和其他处理和方法，可以以不同的顺序来实现在处理和方法中执行的功能。此外，概述的步骤和操作仅作为示例提供，并且在不偏离所公开的实施方式的本质的情况下，一些步骤和操作可以是任选的、可以被组合成较少的步骤和操作或者可以被扩展成另外的步骤和操作。

本公开内容不限于该申请中所描述的特定实施方式的各方面，其意在作为对各个方面的说明。对于本领域技术人员将明显的是，在不偏离其精神和范围的情况下，可以进行许多修改和变化。根据前述描述，除了本文列举的那些方法和装置之外，本公开内容的范围内的在功能上等同的方法和装置对本领域技术人员将是明显的。这些修改和变化旨在落在所附权利要求书的范围内。本公开内容仅受所附权利要求书的条款以及这些权利要求书所赋予的等同物的全部范围的限制。可以理解的是在本文中使用的术语仅为了描述特定实施方式的目的，而不旨在限制。

本领域技术人员可以理解的是，在本文中使用的术语以及尤其是在所附权利要求书(例如，所附权利要求书的主体)中使用的术语通常意为“开放式”术语(例如，术语“包括”应当被解释为“包括并且不限于”，术语“具有”应当被解释为“至少具有”，术语“包含”应当被解释为“包含并且不限于”等)。本领域技术人员还将理解的是，如果意指所引入权利要求的记载中的具体数字，则在权利要求中将明确地陈述这种意图，并且在没有这样的叙述的情况下，不存在这样的意图。例如，为了帮助理解，所附权利要求书可以包括使用引导性短语“至少一个”和“一个或更多个”来引入权利要求叙述。然而，即使在相同的权利要求包括引导性短语“一个或更多个”或“至少一个”以及未指定数量的短语，这样的短语的使用也不应当被解释为暗示由不定冠词“一(a)”或“一个(an)”引入的对权利要求的列举将包含如此引入的权利要求列举的任何特定权利要求限制为包含仅一个这样的列举的实施方式；对于使用用于引入权利要求的记载的定冠词也是如此。此外，即使明确地列举了引入的权利要求列举的特定数目，本领域技术人员也要认识到，这样的列举应当被解释为意为至少所列举的数量(例如，仅有的“两个列举”的列举，在没有其他修饰语的情况下，意为至少两个列举、或两个或更多个列举)。此外，在使用类似于“A、B和C等中的至少一个”的惯用语的那些情况下，通常这样的结构旨在使用本领域技术人员应当理解的惯用语的含义(例如，“具有A、B和C中的至少一种的系统”包括但不限于单独具有A、单独具有B、单独具有C、具有A和C、具有A和C、具有B和C或者具有A、B和C的系统)。在使用类似于“A、B或C等中的至少一个”的惯用语的那些情况下，通常这样的结构意在本领域技术人员将理解该惯用语的意义(例如，“具有A、B或C中的至少一种的系统”包括但不限于单独具有A、单独具有B、单独具有C、具有A和B、具有A和C、具有B和C和/或具有A、B和C的系统)。本领域技术人员还可以理解的是，呈现两个或更多个可替选术语的任何分隔的词和/或短语，不论在说明书、权利要求书还是附图中，都应当被理解为考虑了包括所述术语中的一个、所述术语中的任一种或所述术语两者的可能性。例如，短语“A或B”将被理解为包括“A”或“B”或“A和B”的可能性。

另外，在按照马库什(Markush)组描述本公开内容的特征或各方面的情况下，本领域技术人员将认识到，本公开内容由此还按照马库什组的任何单独成员或子组成员进行描述。

如本领域技术人员将理解的，出于任何和所有目的，例如在提供书面描述方面，本文中公开的所有范围还涵盖任何和所有可能的子范围以及其子范围的组合。任何列出的范围可以容易地被识别为充分地描述并且使得相同的范围被分解为至少相等的一半、三分之一、四分之一、五分之一、十分之一等。作为非限制性示例，这里讨论的每个范围可以容易地被分解为下三分之一、中间的三分之一和上三分之一等。如本领域技术人员还将理解的，例如“至多”，“至少”等的所有语言包括所述的数字并且指代可以随后分解成如上所述的子范围的范围。最后，如本领域技术人员将理解的，范围包括每个单独的成员。因此，例如，具有1至3个单元格的组是指具有1、2或3个单元格的组。类似地，具有1至5个单元格的组是指具有1、2、3、4或5个单元格的组等。

根据前述内容可以理解，出于说明的目的，在本文中已经描述了本公开内容的多种实施方式，并且在不偏离本公开内容的范围和精神的情况下可以进行多种修改。因此，本文中所公开的多种实施方式并不意在限制，真正的范围和精神由所附权利要求书来指示。

本文引用的所有参考文献的全部内容通过特定引用并入本文。

Claims (24)

1.非平坦化垂直腔面发射激光器VCSEL，其包含：

有源区；

在所述有源区上方的阻挡层，所述阻挡层具有平坦底部面和平坦顶部蚀刻面，其具有在所述平坦底部面与平坦顶部蚀刻面之间的第一厚度，其中所述阻挡层是具有注入物的第一材料；以及

所述阻挡层中的导电沟道层，所述导电沟道层具有与所述阻挡层的平坦底部面连续的平坦底部面，所述导电沟道层具有从所述阻挡层的平坦顶部蚀刻面向所述导电沟道层的平坦顶部面延伸的侧方蚀刻面，以使得所述导电沟道层具有大于所述阻挡层的第一厚度的第二厚度，其中所述导电沟道层是没有所述注入物的第一材料，其中所述阻挡层侧向限制所述导电沟道层的底部区，其从所述阻挡层的平坦顶部蚀刻面延伸至所述阻挡层和/或导电沟道层的平坦底部面；和

具有多个非平坦化半导体层的非平坦化半导体区，每个非平坦化半导体层具有在所述阻挡层上方的下部梯级和在所述导电沟道层上方的上部阶梯，其中所述非平坦化半导体区侧向限制所述导电沟道层的侧方蚀刻面。

2.权利要求1所述的VCSEL，其包含：

在所述有源区下方的平坦化底部镜区；并且

所述非平坦化半导体区是在由所述阻挡层与导电沟道层形成的隔离区上方的非平坦化顶部镜区。

3.权利要求1所述的VCSEL，其中所述阻挡层厚度为1nm至500nm。

4.权利要求3所述的VCSEL，其中所述导电沟道层厚度为1nm至1000nm。

5.权利要求4所述的VCSEL，其中所述导电沟道层的直径为1微米至200微米。

6.权利要求4所述的VCSEL，其中所述导电沟道层的直径为2微米至6微米。

7.权利要求1所述的VCSEL，其包含在所述阻挡层中的彼此分别侧向布置的多个所述导电沟道层。

8.权利要求1所述的VCSEL，其中所述导电沟道层具有比所述阻挡层 更高的折射率。

9.权利要求1所述的VCSEL，其中所述VCSEL：

没有氧化物孔；

没有氧化；或

没有其中具有由所述阻挡层与导电沟道层形成的隔离区的台面。

10.权利要求1所述的VCSEL，其中所述注入物是硅或氧。

11.权利要求1所述的VCSEL，其中每个非平坦化半导体层具有连接的梯级，使得在所述阻挡层上方的下部阶梯连接至所述导电沟道层上方的上部阶梯，其中每个非平坦化半导体层在所述下部阶梯和上部阶梯中具有相同的材料。

12.权利要求1所述的VCSEL，其中每个非平坦化半导体层具有断开的梯级，使得在所述阻挡层上方的下部阶梯与所述导电沟道层上方的上部阶梯断开，其中每个非平坦化半导体层在所述下部阶梯和上部阶梯中具有相同的材料。

13.垂直腔面发射激光器VCSEL阵列，其包含：

在单个阻挡层中侧向布置有多个导电沟道层的权利要求1所述的多个VCSEL，所述多个VCSEL以有序图案布置，其中所述多个VCSEL包括多种不同类型的VCSEL，每种不同类型的VCSEL具有不同的特征。

14.制造权利要求1所述的VCSEL的方法，其包括：

形成所述有源区；

在所述有源区上方形成所述阻挡层和导电沟道层；以及

在所述阻挡层和导电层上方形成所述非平坦化半导体区。

15.权利要求14所述的方法，其包括：

通过注入变为所述阻挡层的所述导电层的区域并且在其中没有所述注入的一个或更多个侧向布置的导电层区域变为所述导电沟道层的情况下，从导电层形成阻挡层和导电沟道层。

16.权利要求15所述的方法，其包括：

形成所述阻挡层；以及

蚀刻所述阻挡层以具有小于所述导电沟道层的第二厚度的第一厚度。

17.权利要求16所述的方法，其包括：

用抑制注入和蚀刻的光刻胶涂覆所述导电层顶部的一个或更多个区域，其中具有所述光刻胶的所述一个或更多个区域限定了所述导电沟道层中的一个或更多个，并且没有所述光刻胶的区域限定了所述阻挡层；以及

注入没有所述光刻胶的所述区域以形成所述阻挡层。

18.权利要求14所述的方法，其包括：

用抑制注入和蚀刻的光刻胶涂覆所述导电层顶部的一个或更多个区域，其中具有所述光刻胶的所述一个或更多个区域限定了所述导电沟道层中的一个或更多个，并且没有所述光刻胶的区域限定了所述阻挡层 ；

注入没有所述光刻胶的所述区域以形成所述阻挡层 ；以及

部分地蚀刻所述阻挡层以留下更薄的阻挡层。

19.权利要求18所述的方法，其包括：

在蚀刻所述阻挡层之后去除所述光刻胶；以及

在去除所述光刻胶之后形成所述非平坦化半导体区，其中所述阻挡层的蚀刻量限定了所述上部阶梯和下部阶梯的偏移。

20.发光方法，所述方法包括：

提供权利要求1所述的VCSEL；以及

从所述VCSEL中发光。

21.发光方法，所述方法包括：

提供权利要求13所述的垂直腔面发射激光器VCSEL阵列；以及

从来自多个所述VCSEL的所述VCSEL阵列中发光。

22.权利要求21所述的方法，其包括：

选择性地禁用所述阵列中的多个VCSEL；以及

从未禁用的所述VCSEL中发光。

23.权利要求22所述的方法，其中所述选择性禁用的VCSEL是随机图案的。

24.非平坦化垂直腔面发射激光器VCSEL，其包含：

衬底；

在所述衬底上方的有源区；

在所述衬底上方并且在所述有源区下方的阻挡层，所述阻挡层具有平坦底部面和平坦顶部蚀刻面，其具有在所述平坦底部面与平坦顶部蚀刻面之间的第一厚度，其中所述阻挡层是具有注入物的第一材料；以及

所述阻挡层中的导电沟道层，所述导电沟道层具有与所述阻挡层的平坦底部面连续的平坦底部面，所述导电沟道层具有从所述阻挡层的平坦顶部蚀刻面向所述导电沟道层的平坦顶部面延伸的侧方蚀刻面，以使得所述导电沟道层具有大于所述阻挡层的第一厚度的第二厚度，其中所述导电沟道层是没有所述注入物的第一材料，其中所述阻挡层侧向限制所述导电沟道层的底部区，其从所述阻挡层的平坦顶部蚀刻面延伸至所述阻挡层和/或导电沟道层的平坦底部面；和

在所述有源区下方并且具有多个非平坦化半导体层的非平坦化半导体区，每个非平坦化半导体层具有在所述阻挡层上方的下部梯级和在所述导电沟道层上方的上部阶梯，其中所述非平坦化半导体区侧向限制所述导电沟道层的侧方蚀刻面。

Images