CN214149128U - 一种磁栅传感器 - Google Patents

Abstract

本实用新型实施例公开了一种磁栅传感器，该磁栅传感器包括：磁栅和磁栅传感组件，磁栅由N极和S极磁铁交替排布构成，且磁栅的磁场分布呈周期性，磁栅传感组件包括第一惠斯通全桥和第二惠斯通全桥；第一惠斯通全桥中，第一和第二磁敏元件构成第一半桥，第三和第四磁敏元件构成第二半桥；第二惠斯通全桥中，第五和第六磁敏元件构成第一半桥，第七和第八磁敏元件构成第二半桥；第一和第二惠斯通全桥并联连接并与磁栅相邻设置，第一和第二惠斯通全桥位于相同的位置，且第一和第三磁敏元件之间的间距等于第二和第四磁敏元件之间的间距，第五和第七磁敏元件之间的间距等于第六和第八磁敏元件之间的间距。本实用新型实施例，可提高检测精度。

Description

一种磁栅传感器

技术领域

本实用新型实施例涉及磁传感器技术领域，尤其涉及一种磁栅传感器。

背景技术

磁栅式传感器是一种利用磁栅与磁栅传感器的磁作用进行测量的位移传感器，其中，磁栅按其结构可分为长磁栅和圆磁栅两大类，长磁栅主要用于直线位移测量，圆磁栅主要用于角位移测量。磁栅式传感器制作简单，安装方便，对使用环境的条件要求低，同时，其抗磁场干扰能力强，在油污、粉尘较多的场合下使用稳定性好。

但在实际实施中，由于技术水平和制造工艺的限制，磁栅式传感器中磁敏元件的排布间距和磁栅间距不能完美匹配，而是存在一定偏差，这样会导致磁栅式传感器的输出结果存在误差，检测精度差。

实用新型内容

本实用新型实施例提供一种磁栅传感器，以解决现有磁栅式传感器的检测精度差的问题。

本实用新型实施例提供了一种磁栅传感器，包括：磁栅和磁栅传感组件，所述磁栅由N极磁铁和S极磁铁交替排布构成，且所述磁栅的磁场分布呈周期性，所述磁栅传感组件包括第一惠斯通全桥和第二惠斯通全桥；

所述第一惠斯通全桥具有第一至第四磁敏元件，第一磁敏元件和第二磁敏元件构成所述第一惠斯通全桥的第一半桥，第三磁敏元件和第四磁敏元件构成所述第一惠斯通全桥的第二半桥；

所述第二惠斯通全桥具有第五至第八磁敏元件，第五磁敏元件和第六磁敏元件构成所述第二惠斯通全桥的第一半桥，第七磁敏元件和第八磁敏元件构成所述第二惠斯通全桥的第二半桥；

所述第一惠斯通全桥和所述第二惠斯通全桥并联连接并与所述磁栅相邻设置，所述第一惠斯通全桥和所述第二惠斯通全桥位于相同的位置，且所述第一磁敏元件和所述第三磁敏元件之间的间距等于所述第二磁敏元件和所述第四磁敏元件之间的间距，所述第五磁敏元件和所述第七磁敏元件之间的间距等于所述第六磁敏元件和所述第八磁敏元件之间的间距。

进一步的，构成所述第一惠斯通全桥的各磁敏元件和构成所述第二惠斯通全桥的各磁敏元件具有相同的磁场敏感方向。

进一步的，构成所述第一惠斯通全桥的各磁敏元件和构成所述第二惠斯通全桥的各磁敏元件沿着所述磁栅的磁极交替方向依次排列。

进一步的，每相邻两个所述磁敏元件构成一磁敏单元，所述磁敏单元内两个所述磁敏元件位于不同惠斯通全桥；

所述磁敏单元内两个所述磁敏元件的间距为第一预设间距，相邻两个所述磁敏单元的间距为第二预设间距。

进一步的，还包括：信号处理电路，所述信号处理电路用于处理所述第一惠斯通全桥的输出信号和所述第二惠斯通全桥的输出信号，并消除二者输出信号的相位偏移误差。

进一步的，所述信号处理电路包括：第一归一化部，加减运算部，第二归一化部和三角函数运算部；

所述第一归一化部用于调整所述第一惠斯通全桥的输出电压和所述第二惠斯通全桥的输出电压，以使二者输出电压的幅值相同且偏移电压为零，再得到二者的修正后输出电压信号；

所述加减运算部用于对所述第一归一化部的输出结果进行加减计算，再输出加减计算后的输出电压信号；

所述第二归一化部用于对所述加减运算部的输出结果进行调整，以使二者输出电压信号的幅值相同且偏移电压为零，再输出二次修正后的输出电压信号；

所述三角函数运算部用于所述第二归一化部的输出结果进行反正切计算。

进一步的，所述磁敏元件为霍尔元件、各向异性磁阻AMR元件、巨磁阻GMR元件或隧道磁阻TMR元件。

进一步的，所述磁栅为长条形磁栅或者圆形磁栅。

本实用新型实施例提供的磁栅传感器，该磁栅传感器包含第一惠斯通全桥和第二惠斯通全桥，分别输出正弦信号V1和余弦信号V2，通过求取V1和V2的反正切值，可获得磁栅和磁栅传感组件相对位移值。本实用新型实施例中，通过设计惠斯通全桥中磁敏元件的排布，不再需要磁敏元件排布间距和磁栅间距完全匹配，能降低由于磁敏元件间距和磁栅距不匹配带来的相位误差，由此无需进行补偿即可提升磁栅传感器的检测精度，能更好的适用于精密仪器上。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图做一简单地介绍，显而易见地，下面描述中的附图虽然是本实用新型的一些具体的实施例，对于本领域的技术人员来说，可以根据本实用新型的各种实施例所揭示和提示的器件结构，驱动方法和制造方法的基本概念，拓展和延伸到其它的结构和附图，毋庸置疑这些都应该是在本实用新型的权利要求范围之内。

图1是本实用新型实施例提供的一种磁栅传感器的示意图；

图2是本实用新型实施例提供的另一种磁栅传感器的示意图；

图3是本实用新型实施例提供的又一种磁栅传感器的示意图；

图4是本实用新型实施例提供的一种磁栅传感组件的示意图；

图5为磁敏元件排布间距与磁栅间距不匹配的磁栅传感组件的示意图；

图6是本实用新型实施例提供的一种磁栅传感组件的电路示意图；

图7是本实用新型实施例公开的磁栅传感器补偿前后角度误差对比图。

具体实施方式

为使本实用新型的目的、技术方案和优点更加清楚，以下将参照本实用新型实施例中的附图，通过实施方式清楚、完整地描述本实用新型的技术方案，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例所揭示和提示的基本概念，本领域的技术人员所获得的所有其他实施例，都属于本实用新型保护的范围。

参考图1所示，为本实用新型实施例提供的一种磁栅传感器的示意图。如图1所示，本实用新型实施例提供的磁栅传感器包括：磁栅1和磁栅传感组件2，磁栅1由N极磁铁和S极磁铁交替排布构成，且磁栅1的磁场分布呈周期性，磁栅传感组件2包括第一惠斯通全桥和第二惠斯通全桥；第一惠斯通全桥具有第一至第四磁敏元件，第一磁敏元件和第二磁敏元件构成第一惠斯通全桥的第一半桥，第三磁敏元件和第四磁敏元件构成第一惠斯通全桥的第二半桥；第二惠斯通全桥具有第五至第八磁敏元件，第五磁敏元件和第六磁敏元件构成第二惠斯通全桥的第一半桥，第七磁敏元件和第八磁敏元件构成第二惠斯通全桥的第二半桥；第一惠斯通全桥和第二惠斯通全桥并联连接并与磁栅1相邻设置，第一惠斯通全桥和第二惠斯通全桥位于相同的位置，且第一磁敏元件和第三磁敏元件之间的间距等于第二磁敏元件和第四磁敏元件之间的间距，第五磁敏元件和第七磁敏元件之间的间距等于第六磁敏元件和第八磁敏元件之间的间距。

本实施例中，磁栅1由N极磁铁和S极磁铁交替排布构成，例如磁栅1由依次排布的N、S、N、S、N、S极磁铁构成，那么磁栅1的磁场分布呈现周期性的规律。可选磁栅1为长条形磁栅，即磁栅1由沿第一方向依次排布的N、S、N、S、N、S极磁铁构成，该第一方向可以理解为磁栅1的延伸方向、长度方向或磁极交替排布方向。

磁栅传感组件2与磁栅1相邻设置，磁栅传感组件2包括多个磁敏元件3，多个磁敏元件3构成第一惠斯通全桥和第二惠斯通全桥。当磁栅传感组件2沿着磁栅1的磁极交替排布方向运行时，磁栅传感组件2中磁敏元件3能够感应到磁栅1的周期性变化的磁场，由此磁敏元件3根据周期性变化的磁场信号可以生成相对应的正余弦变化信号，磁栅传感组件2根据各磁敏元件3的正余弦变化信号进行计算，可得到长度位移矢量值，实现直线位移检测。

可以理解，磁栅传感组件与磁栅相邻设置，在保证磁栅传感组件中磁敏元件可以感应磁栅的周期性变化磁场的基础上，则磁栅传感组件可以位于磁栅的上方、下方、左侧、右侧、前侧或后侧。图1中磁栅1为长条形磁栅结构，设置磁栅传感组件2位于磁栅1的上方，且磁栅传感组件2的延伸方向与磁栅1的延伸方向相同，则磁栅传感组件2沿着磁栅1的延伸方向运行，任一磁敏元件3能够感应到磁栅1的周期性变化的磁场。

在其他实施例中，还可选磁栅为圆形磁栅。磁栅传感器中磁栅为圆磁栅，即磁栅由沿圆周方向交替排布的N极磁铁和S极磁铁构成，任意一个N极磁铁的两侧分别为S极磁铁，任意一个S极磁铁的两侧分别为N极磁铁。

参考图2所示，为本实用新型实施例提供的另一种磁栅传感器的示意图，如图2所示，可选磁栅1固定于圆盘的顶面或底面。例如圆盘为一圆柱体，构成磁栅1的各磁铁固定在圆柱体的顶表面或底表面，且N极磁铁和S极磁铁沿圆周方向依次交替排布。以此对应的，磁栅传感组件2位置也分别位于圆盘的顶面或底面，且磁栅传感组件2与磁栅1相邻设置。当圆盘转动时，磁栅传感组件2位置处的磁场发生周期性变化，磁栅传感组件2内部的磁敏元件感应到相应磁场变化，输出相对应的电压正余弦变化信号，由此通过计算可得到角度位移矢量值，实现角位移检测。

参考图3所示，为本实用新型实施例提供的又一种磁栅传感器的示意图。如图3所示，可选磁栅1固定于圆盘的侧面。例如圆盘为一圆柱体，构成磁栅1的各磁铁固定在圆柱体的侧表明，且N极磁铁和S极磁铁沿圆周方向依次交替排布。以此对应的，磁栅传感组件2位置位于圆盘的侧方。当圆盘转动时，N、S极磁铁交替靠近磁栅传感组件2，磁栅传感组件2位置处的磁场发生周期性变化，磁栅传感组件2内部的磁敏元件感应到相应磁场变化，输出相对应的电压正余弦变化信号，由此通过计算得到角度位移矢量值，实现角位移检测。

参考图4所示，为本实用新型实施例提供的一种磁栅传感组件的示意图。如图4所示，磁栅传感组件2中包含8个磁敏元件3，依次标记为R1～R8，每两个磁敏元件3构成一磁敏单元，则四个磁敏单元分别为R1和R5，R2和R6，R3和R7，R4和R8。在理想情况下，磁栅间距和磁敏元件排布间距相对应时，即相邻磁敏单元的间距为1/4磁栅距，这样相邻磁敏单元中磁敏元件3之间的相位差为1/4周期。可选磁敏元件3为霍尔元件、各向异性磁阻AMR元件、巨磁阻GMR元件或隧道磁阻TMR元件。

具体而言，以磁敏元件3为AMR说明，R2的阻值相位与R1的阻值相位相差45°，R3的阻值相位与R1的阻值相位相差90°，R4的阻值相位与R1的阻值相位相差135°。

参考图5所示，为磁敏元件排布间距与磁栅间距不匹配的磁栅传感组件的示意图。结合图4和图5所示，磁栅传感组件中8个磁敏元件构成两个惠斯通全桥，分别为第一惠斯通全桥41和第二惠斯通全桥51。

R1，R3，R5和R7构成第一惠斯通全桥41。第一惠斯通全桥41输出差分信号V1，R1和R3构成第一惠斯通全桥41的第一半桥，R7和R5构成第一惠斯通全桥41的第二半桥，R1和R3之间的间距等于R7和R5之间的间距。

R2，R4，R6和R8构成第二惠斯通全桥51。第二惠斯通全桥51输出差分信号V2，R2和R4构成第二惠斯通全桥51的第一半桥，R8和R6构成第二惠斯通全桥51的第二半桥，R2和R4之间的间距等于R8和R6之间的间距。

对V1和V2进行归一化处理，并计算V1/V2的反正切值，可以得出位移量。其中，V1＝(V1+)-(V1-)，V2＝(V2+)-(V2-)。

但是实际实施过程中，由于装配过程中存在一些误差，会导致磁敏元件排布时相邻磁敏单元的间距并不等于1/4磁栅距，因此二者存在一定的偏差，即磁敏元件排布间距和磁栅间距不匹配，那么V1和V2信号的实际相位差也不再为90°，这时再利用反正切求解位移量时必然会导致较大误差。具体分析过程如下所示。

对于磁敏元件排布间距均匀，但与磁栅距不匹配，而是存在一定差异的情况，以AMR磁敏元件为例，磁敏元件的阻值可以写为R＝A+Bsin2θ，其中，A和B均为常数。

那么结合图4和图5所示磁栅传感组件，其中各磁敏元件的阻值可以写为，

R1＝R5＝A+Bsin2θ，

其中，θ为位移量相位差，

为实际相邻磁敏单元的相位差，

理想值为45°。

若外加电压Vb值为V，可以计算得到V1和V2信号，

由于

远小于A/B的值，V1的值可以约等于，

同理，V2的值可以约等于，

计算V1/V2的正切值，可以得到，

显然，若这样直接求取反正切值得到角度值θ'，该角度值θ'与实际角度值θ存在较大的误差，导致位移量存在较大误差，需要后续进行一些补偿处理以减弱位移量误差。

基于此，本实用新型实施例提供了一种磁栅传感组件，参考图6所示，为本实用新型实施例提供的一种磁栅传感组件的电路示意图。结合图4和图6所示，磁栅传感组件中8个磁敏元件构成两个惠斯通全桥，分别为第一惠斯通全桥4和第二惠斯通全桥5。

第一惠斯通全桥4包含第一磁敏元件R1、第二磁敏元件R2，第三磁敏元件R3和第四磁敏元件R4，即R1，R2，R3和R4构成第一惠斯通全桥4。第一惠斯通全桥4输出差分信号V1，R1和R2构成第一惠斯通全桥4的第一半桥，R3和R4构成第一惠斯通全桥4的第二半桥，R1和R3之间的间距等于R2和R4之间的间距。R1的一端子连接到供电端Vb，R2的一端子连接到地端，R1的另一端子和R2的另一端子连接并构成第一惠斯通全桥4的第一输出端V1+，R3的一端子连接到供电端Vb，R4的一端子连接到地端，R3的另一端子和R4的另一端子连接并构成第一惠斯通全桥4的第二输出端V1-，第一惠斯通全桥电路4的第一输出端和第二输出端的输出电压差(V1+)-(V1-)为第一惠斯通全桥电路4的输出信号V1。

第二惠斯通全桥5包含第五磁敏元件R5、第六磁敏元件R6、第七磁敏元件R7和第八磁敏元件R8，即R5，R6，R7和R8构成第二惠斯通全桥5。第二惠斯通全桥5输出差分信号V2，R5和R6构成第二惠斯通全桥5的第一半桥，R7和R8构成第二惠斯通全桥5的第二半桥，R5和R7之间的间距等于R8和R6之间的间距。R5的一端子连接到供电端Vb，R6的一端子连接到地端，R5的另一端子和R6的另一端子连接并构成第二惠斯通全桥5的第一输出端V2+，R7的一端子连接到供电端Vb，R8的一端子连接到地端，R7的另一端子和R8的另一端子连接并构成第二惠斯通全桥5的第二输出端V2-，第二惠斯通全桥电路5的第一输出端和第二输出端的输出电压差(V2+)-(V2-)为第二惠斯通全桥电路5的输出信号V2。

第一惠斯通全桥4和第二惠斯通全桥5并联连接在电源电势Vb之间，并与磁栅1相邻设置。第一惠斯通全桥4和第二惠斯通全桥5位于相同的位置，具体的，R1和R5位于磁栅传感组件中相同的物理位置a，R2和R6位于磁栅传感组件中相同的物理位置b，R3和R7位于磁栅传感组件中相同的物理位置c，R4和R8位于磁栅传感组件中相同的物理位置d。物理位置a和物理位置c之间的间距等于物理位置b和物理位置d的间距。

对V1和V2进行归一化处理，并计算V1/V2的反正切值，可以得出位移量。其中，V1＝(V1+)-(V1-)，V2＝(V2+)-(V2-)。

磁栅传感组件采用图4和图6所示的结构，可以减少磁敏元件排布间距与磁栅间距不匹配装配导致的误差，因此本实用新型实施例提供的磁栅传感器能直接有效得降低误差，提高检测精度。具体分析过程如下所示。

根据第一惠斯通电桥4的磁敏元件连接方式，可以得到V1信号的值，

根据第二惠斯通电桥5的磁敏元件连接方式，可以得到V2信号的值，

和

的值相对于A来说很小，可以忽略进行近似计算。

在此基础上，计算V1/V2的正切值，可以得到，

其中，

为一常数，所以在获得第一、二惠斯通全桥输出的正余弦信号后，只需进行一次归一化处理，即可得到修正后信号V1'和V2'，由此再计算得到

从此可知，本实用新型实施例提供的磁栅传感器，求取反正切值得到的角度值θ'与实际角度值θ几乎不存在误差，以此可消除相位偏移的误差，提高磁栅传感器的检测精度。

本实用新型实施例提供的磁栅传感器，该磁栅传感器包含第一惠斯通全桥和第二惠斯通全桥，分别输出正弦信号V1和余弦信号V2，通过求取V1和V2的反正切值，可获得磁栅和磁栅传感组件相对位移值。本实用新型实施例中，通过设计惠斯通全桥中磁敏元件的排布，不再需要磁敏元件排布间距和磁栅间距完全匹配，能降低由于磁敏元件间距和磁栅距不匹配带来的相位误差，由此无需进行补偿即可提升磁栅传感器的检测精度，能更好的适用于精密仪器上。

示例性的，参考图4所示，可选构成第一惠斯通全桥的各磁敏元件3和构成第二惠斯通全桥的各磁敏元件3具有相同的磁场敏感方向。其中，R1、R2、R3和R4构成第一惠斯通全桥，R5、R6、R7和R8构成第二惠斯通全桥，R1、R2、R3、R4、R5、R6、R7和R8具有相同的磁场敏感方向。

示例性的，参考图4所示，可选构成第一惠斯通全桥的各磁敏元件3和构成第二惠斯通全桥的各磁敏元件3沿着磁栅的磁极交替方向依次排列。其中，磁栅的磁极交替方向平行于图4中磁栅传感组件的延伸方向，即R1指向R2的方向为磁栅的磁极交替方向。在磁栅的磁极交替方向上，R1、R2、R3和R4顺序排布，R5、R6、R7和R8顺序排布，且第一惠斯通全桥的各磁敏元件3和第二惠斯通全桥的各磁敏元件3交替排布，即第一惠斯通全桥中一磁敏元件3最近邻的磁敏元件3为构成第二惠斯通全桥的磁敏元件3。

示例性的，参考图4所示，可选每相邻两个磁敏元件3构成一磁敏单元，磁敏单元内两个磁敏元件3位于不同惠斯通全桥；磁敏单元内两个磁敏元件3的间距为第一预设间距，相邻两个磁敏单元的间距为第二预设间距。

沿着磁栅的磁极交替方向，R1、R2、R3和R4顺序排布，R5、R6、R7和R8顺序排布，同一惠斯通全桥内，相邻两个磁敏元件3的间距相同，例如，R1和R2的间距等于R2和R3的间距。

沿着磁栅的磁极交替方向，R1和R5相邻，R2和R6相邻，R3和R7相邻，R4和R8相邻，每相邻两个磁敏元件3构成一磁敏单元，故磁栅传感组件包括4个顺序排布的磁敏单元，分别为，R1和R5构成的磁敏单元，R2和R6构成的磁敏单元，R3和R7构成的磁敏单元，R4和R8构成的磁敏单元。磁敏单元内两个磁敏元件3位于不同惠斯通全桥，且磁敏单元内两个磁敏元件3的间距为第一预设间距，即R1和R5之间的间距，R2和R6之间的间距，R3和R7之间的间距，R4和R8之间的间距，均相同。相邻两个磁敏单元的间距为第二预设间距，即任意相邻两个磁敏单元的间距保持为同一间距，均为第二预设间距。

示例性的，可选磁栅传感器还包括：信号处理电路，信号处理电路用于处理第一惠斯通全桥的输出信号和第二惠斯通全桥的输出信号，并消除二者输出信号的相位偏移误差。在获得初始输出信号V1和V2后可以通过信号处理电路对信号进行优化，对初始信号进行进一步处理，得到更为精确的相对位移值，则磁栅传感器能应用于精度要求更高的场合。

可选信号处理电路包括：第一归一化部，加减运算部，第二归一化部和三角函数运算部；第一归一化部用于调整第一惠斯通全桥的输出电压和第二惠斯通全桥的输出电压，以使二者输出电压的幅值相同且偏移电压为零，再得到二者的修正后输出电压信号；加减运算部用于对第一归一化部的输出结果进行加减计算，再输出加减计算后的输出电压信号；第二归一化部用于对加减运算部的输出结果进行调整，以使二者输出电压信号的幅值相同且偏移电压为零，再输出二次修正后的输出电压信号；三角函数运算部用于第二归一化部的输出结果进行反正切计算。

第一归一化部调整V1和V2的幅值和偏移电压，使V1和V2的幅值相等，偏移电压为0，调整后的输出信号记为V1'和V2'。加减运算部实现V3＝V1'+V2'，V4＝V1'-V2'。第二归一化部再调整V3和V4的幅值和偏移电压，使V3和V4的幅值相等，偏移电压为0，调整后的输出信号记为V3'和V4'。三角函数运算部实现V3'和V4'的反正切运算。

可选第一归一化部可复用为第二归一化部。

经过信号处理电路的优化处理后，磁栅传感器的相位误差可以得到进一步的补偿，其精度大幅提高，使其能用于对精度要求极高的应用场所。

示例性的，假设磁敏元件AMR的阻值定义为R＝100+1.5sin2θ，分别计算补偿前后的角度误差，其结果见图7。图7中横轴匹配度定义为相位差和1/4周期比值，即

通过对比图7的数据，曲线6和7分别是补偿前后的角度误差，其中，补偿前的角度误差曲线6未采用信号处理电路处理，补偿后的角度误差曲线7采用了信号处理电路进行处理。如图7所示，可以清晰的发现曲线6的角度误差大，曲线7的角度误差小，即补偿后的曲线7相对于补偿前的曲线6的角度误差下降明显，那么根据曲线7得到的位移量被消除了大部分的误差，极大的提高检测精度，使其在精密仪器测试领域泛用性得到大大提升。

本实用新型实施例提供的一种磁栅传感器，通过电路中磁敏元件的特殊连接方式，可以大大降低由于栅距不匹配带来的误差，检测精度大幅提升，使其能更好得适用于各种精密仪器。

注意，上述仅为本实用新型的较佳实施例及所运用技术原理。本领域技术人员会理解，本实用新型不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本实用新型的保护范围。因此，虽然通过以上实施例对本实用新型进行了较为详细的说明，但是本实用新型不仅仅限于以上实施例，在不脱离本实用新型构思的情况下，还可以包括更多其他等效实施例，而本实用新型的范围由所附的权利要求范围决定。

Claims (8)

1.一种磁栅传感器，其特征在于，包括：磁栅和磁栅传感组件，所述磁栅由N极磁铁和S极磁铁交替排布构成，且所述磁栅的磁场分布呈周期性，所述磁栅传感组件包括第一惠斯通全桥和第二惠斯通全桥；

所述第一惠斯通全桥具有第一至第四磁敏元件，第一磁敏元件和第二磁敏元件构成所述第一惠斯通全桥的第一半桥，第三磁敏元件和第四磁敏元件构成所述第一惠斯通全桥的第二半桥；

所述第二惠斯通全桥具有第五至第八磁敏元件，第五磁敏元件和第六磁敏元件构成所述第二惠斯通全桥的第一半桥，第七磁敏元件和第八磁敏元件构成所述第二惠斯通全桥的第二半桥；

所述第一惠斯通全桥和所述第二惠斯通全桥并联连接并与所述磁栅相邻设置，所述第一惠斯通全桥和所述第二惠斯通全桥位于相同的位置，且所述第一磁敏元件和所述第三磁敏元件之间的间距等于所述第二磁敏元件和所述第四磁敏元件之间的间距，所述第五磁敏元件和所述第七磁敏元件之间的间距等于所述第六磁敏元件和所述第八磁敏元件之间的间距。

2.根据权利要求1所述的磁栅传感器，其特征在于，构成所述第一惠斯通全桥的各磁敏元件和构成所述第二惠斯通全桥的各磁敏元件具有相同的磁场敏感方向。

3.根据权利要求1所述的磁栅传感器，其特征在于，构成所述第一惠斯通全桥的各磁敏元件和构成所述第二惠斯通全桥的各磁敏元件沿着所述磁栅的磁极交替方向依次排列。

4.根据权利要求3所述的磁栅传感器，其特征在于，每相邻两个所述磁敏元件构成一磁敏单元，所述磁敏单元内两个所述磁敏元件位于不同惠斯通全桥；

所述磁敏单元内两个所述磁敏元件的间距为第一预设间距，相邻两个所述磁敏单元的间距为第二预设间距。

5.根据权利要求1所述的磁栅传感器，其特征在于，还包括：信号处理电路，所述信号处理电路用于处理所述第一惠斯通全桥的输出信号和所述第二惠斯通全桥的输出信号，并消除二者输出信号的相位偏移误差。

6.根据权利要求5所述的磁栅传感器，其特征在于，所述信号处理电路包括：第一归一化部，加减运算部，第二归一化部和三角函数运算部；

所述第一归一化部用于调整所述第一惠斯通全桥的输出电压和所述第二惠斯通全桥的输出电压，以使二者输出电压的幅值相同且偏移电压为零，再得到二者的修正后输出电压信号；

所述加减运算部用于对所述第一归一化部的输出结果进行加减计算，再输出加减计算后的输出电压信号；

所述第二归一化部用于对所述加减运算部的输出结果进行调整，以使二者输出电压信号的幅值相同且偏移电压为零，再输出二次修正后的输出电压信号；

所述三角函数运算部用于所述第二归一化部的输出结果进行反正切计算。

7.根据权利要求1所述的磁栅传感器，其特征在于，所述磁敏元件为霍尔元件、各向异性磁阻AMR元件、巨磁阻GMR元件或隧道磁阻TMR元件。

8.根据权利要求1所述的磁栅传感器，其特征在于，所述磁栅为长条形磁栅或者圆形磁栅。

Images