CN214069905U

CN214069905U - 一种多电源芯片控制电路和电子设备

Info

Publication number: CN214069905U
Application number: CN202023243402.4U
Authority: CN
Inventors: 孙立致; 葛祥军
Original assignee: Goertek Techology Co Ltd
Current assignee: Goertek Techology Co Ltd
Priority date: 2020-12-29
Filing date: 2020-12-29
Publication date: 2021-08-27
Anticipated expiration: 2030-12-29

Abstract

本实用新型公开了一种多电源芯片控制电路，包括：开关器件，所述开关器件具有开关通路，所述开关通路的第一端连接电源输入端，所述开关通路的第二端分别连接若干个电源芯片的输入引脚，所述开关器件的控制端连接处理芯片；其中一个所述电源芯片的使能引脚连接所述开关通路的第二端且供电输出引脚连接所述处理芯片，其余电源芯片的使能引脚分别与所述处理芯片的若干个使能输出端一一对应连接。同时还提供一种电子设备。本实用新型可以有效避免系统级产品中电源芯片逻辑错误导致系统电源紊乱，出现死机、死循环等不可预知的问题。

Description

一种多电源芯片控制电路和电子设备

技术领域

本实用新型属于电子设备技术领域，尤其涉及一种多电源芯片控制电路，以及一种电子设备。

背景技术

随着半导体技术的不断发展，芯片的性能和复杂度越来越高，为了降低电子产品的整体功耗，提高稳定性，芯片普遍采用多电源供电技术。以处理器芯片为例，一般按内核、外设、模拟电路、数字电路等模块设计不同的电源。这些电源的电压等级不同，例如内核的电源功耗大，电压较低，而外设则需要和接口匹配，电压设计为3.3V或者2.5V等等。芯片设计对各路电源的上下电顺序有严格的要求，忽视该要求会导致芯片不能正常工作甚至会被烧坏。

许多系统级产品中采用多个电源芯片，随着多电源供电技术的应用原来越广泛，这种封装设计对于电源上电时序的要求更为严格，任何一种电源芯片逻辑出现问题都会导致整个系统电源的紊乱，从而导致系统出现死机、死循环等不可预知的问题。

发明内容

为避免系统级产品中电源芯片逻辑问题导致系统电源紊乱，出现死机、死循环等不可预知的问题，本实用新型设计并提出一种多电源芯片控制电路。

为实现上述实用新型目的，本实用新型采用下述技术方案予以实现：

多电源芯片控制电路，包括：开关器件，所述开关器件具有开关通路，所述开关通路的第一端连接电源输入端，所述开关通路的第二端分别连接若干个电源芯片的输入引脚，所述开关器件的控制端连接处理芯片；其中一个所述电源芯片的使能引脚连接所述开关通路的第二端且供电输出引脚连接所述处理芯片，其余电源芯片的使能引脚分别与所述处理芯片的若干个使能输出端一一对应连接。

进一步的，所述电源芯片包括主供电芯片，所述主供电芯片的使能引脚连接所述开关通路的第二端；所述主供电芯片具有供电输出引脚和输出状态指示引脚，当所述供电输出引脚触发过流保护时，所述输出状态指示引脚输出过流保护信号至所述处理芯片，所述处理芯片输出驱动信号至所述开关器件的控制端以切换截止所述开关器件的开关通路。

进一步的，当所述主供电芯片的供电输出引脚输出供电信号时，所述输出状态指示引脚输出供电反馈信号至所述处理芯片。

优选的，所述过流保护信号和所述供电反馈信号中的一者为高电平信号，另一者为低电平信号。

进一步的，所述电源芯片还包括若干个并行供电芯片，若干个并行供电芯片的使能引脚与所述处理芯片的多个使能输出端一一对应连接，所述处理芯片的多个使能输出端分时输出选通信号至一个或多个并行供电芯片的使能引脚。

进一步的，所述并行供电芯片具有反馈引脚；当所述并行供电芯片接收到所述处理芯片输出的选通信号时，所述反馈引脚输出第一反馈信号至所述处理芯片，当所述并行供电芯片未接收到所述处理芯片输出的选通信号时，所述反馈引脚输出第二反馈信号至所述处理芯片。

优选的，所述第一反馈信号和所述第二反馈信号中的一者为高电平信号，另一者为低电平信号。

优选的，所述开关器件为三极管或场效应管。

优选的，所述电源芯片为线性稳压器。

本实用新型的另一个方面提供一种电子设备，包括多电源芯片控制电路，所述多电源芯片控制电路，包括：开关器件，所述开关器件具有开关通路，所述开关通路的第一端连接电源输入端，所述开关通路的第二端分别连接若干个电源芯片的输入引脚，所述开关器件的控制端连接处理芯片；其中一个所述电源芯片的使能引脚连接所述开关通路的第二端且供电输出引脚连接所述处理芯片，其余电源芯片的使能引脚分别与所述处理芯片的若干个使能输出端一一对应连接。

与现有技术相比，本实用新型的优点和积极效果是：

本实用新型可以有效避免系统级产品中电源芯片逻辑错误导致系统电源紊乱，出现死机、死循环等不可预知的问题。

结合附图阅读本实用新型的具体实施方式后，本实用新型的其他特点和优点将变得更加清楚。

附图说明

为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1 为本实用新型所提供的多电源芯片控制电路的电路原理框图。

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，以下将结合附图和实施例，对本实用新型作进一步详细说明。

需要说明的是，在本实用新型的描述中，术语“上”、“下”、“左”、“右”、“竖”、“横”、“内”、“外”等指示的方向或位置关系的术语是基于附图所示的方向或位置关系，这仅仅是为了便于描述，而不是指示或暗示所述装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。

为避免系统级产品中电源芯片逻辑错误导致系统电源紊乱，出现死机、死循环等不可预知的问题，一种多电源芯片控制电路如图1所示。多电源芯片控制电路包括处理芯片12、若干个电源芯片（21、22、…、2n）以及开关器件11等组成部分。其中，电源芯片可以产生经过调解的输出电压，以满足不同后级负载对电性能的要求。具体来说，参见图1所示，在本实施例所提供的多电源芯片控制电路中，开关器件11具有开关通路。开关通路的第一端电连接电源输入端Vin，开关通路的第二端分别连接若干个电源芯片（21、22、…、2n）的输入引脚（IN1、IN2、…、INn）。开关器件11的控制端Ctrl连接处理芯片12。根据控制端Ctrl的信号不同，开关器件11的开关通路可操作地切换导通或截止，以断开或导通电源输入端Vin和若干个电源芯片（21、22、…、2n）之间的供电回路。在若干个电源芯片中，其中一个电源芯片的使能引脚连接开关通路的第二端，同时，这个电源芯片的供电输出引脚也连接处理芯片12；而其余电源芯片的使能引脚分别与处理芯片12的若干个使能输出端一一对应连接。采用此种连接方式，当开关器件11的开关通路导通时，至少一个电源芯片的使能引脚即可以接收到有效信号并开始工作，开始工作的电源芯片旋即为整个多电源芯片控制电路供电，处理芯片12的若干个使能输出端即可以向多个电源芯片的使能引脚分时输出信号，驱动其中的一个或多个电源芯片按照一定的时序工作。处理芯片12可以由一颗MCU芯片实现，也可以由具有处理能力以及独立的多路I/O接口的电源管理芯片实现，还可以由其它的可以实现同样功能的集成电路实现，在此不对处理芯片12的型号进行进一步限定。处理芯片12的时序可以由其内部的晶振实现，也可以由外部匹配的时钟电路实现。由于其中一个电源芯片的使能引脚与输入引脚均与开关器件11的开关通路的第二端连接。采用这一设计，当电源输入接入。例如连接开关电源的输出且正常运行时，导通的开关通路可以确保有一个电源芯片自动为系统正常供电，进一步由处理芯片12按照既定时序驱动其余电源芯片工作，避免系统级产品中电源芯片逻辑错误导致系统电源紊乱，出现死机、死循环等不可预知的问题。

在一种优选的实施方式中，电源芯片包括主供电芯片21和若干个并行供电芯片（22、…、2n）。主供电芯片21除了作为系统供电芯片之外，还具有过流保护的功能。具体来说，主供电芯片21的使能引脚EN1连接开关通路的第二端，主供电芯片21具有供电输出引脚OUT1和输出状态指示引脚FB1, 供电输出引脚OUT1连接处理芯片12。作为系统供电芯片，主供电芯片21是负载相对较大的电源。当主供电芯片21的输出电流过大时，主供电芯片21的供电输出引脚OUT1触发过流保护。当主供电芯片21的供电输出引脚OUT1触发过流保护时，输出状态指示引脚FB1即输出过流保护信号至处理芯片12，处理芯片12输出驱动信号至开关器件11的控制端Ctrl，切断开关器件11的开关通路，对系统进行保护。过流保护可以由集成在主供电芯片21的内部电路生成，即优选选用一颗具有过流保护功能的LDO（线性稳压器）作为主供电芯片21。

相应的，电源芯片还包括若干个并行供电芯片（22、…、2n），若干个并行供电芯片（22、…、2n）的使能引脚（EN2、…、ENn）与处理芯片12的多个使能输出端(IO_EN1、…、IO_ENn)一一对应连接，处理芯片12的多个使能输出端(IO_EN1、…、IO_ENn)分时输出选通信号至一个或多个并行供电芯片（22、…、2n）的使能引脚（EN2、…、ENn）。如图1所示，当电源输入端Vin，例如开关电源的输出接入至系统中时，默认开关器件11的开关通路导通。此时，主供电芯片21的输入引脚IN1和使能引脚EN1均连接开关通路的第二端，主供电芯片21的供电输出引脚OUT1正常输出，处理芯片12正常供电。并行供电芯片的输入引脚(IN2、…、INn）分别连接开关通路的第二端，即连接至电源输入端Vin，处理芯片12旋即生成并输出选通信号至一个或多个并行供电芯片（22、…、2n）的使能引脚（EN2、…、ENn），每一个选通信号（即并行供电芯片的使能信号）的先后顺序是可以通过时钟电路设定的。选通后，并行供电芯片（22、…、2n）的电压正常输出。每一个并行供电芯片均可以由LDO（线性稳压器）芯片实现。

作为系统中负载相对较大的电源芯片，如果检测到主供电芯片21有过流现象，即主供电芯片21的供电输出引脚OUT1输出过流保护时，主供电芯片21的输出状态指示引脚FB1输出过流保护信号至处理芯片12，处理芯片12输出驱动信号至开关器件11的控制端Ctrl，切断开关器件11的开关通路，同时处理芯片12不再向并行供电芯片（22、…、2n）输出有效选通信号，对系统进行保护。

对于主供电芯片21来说，优选的，过流保护信号和供电反馈信号的一者为高电平信号，另一者为低电平信号。例如，可以设定过流保护信号为低电平信号，而供电反馈信号为高电平信号。

由于并行供电芯片（22、…、2n）按照时序选通工作，为了确保并行供电芯片的运行状态与设定状态相同，每一个并行供电芯片均设计有反馈引脚（FB2、…、FBn）。当并行供电芯片（22、…、2n）接收到处理芯片12输出的选通信号时，反馈引脚（FB2、…、FBn）输出第一反馈信号至处理芯片12，当并行供电芯片（22、…、2n）未接收到处理芯片12输出的选通信号时，反馈引脚（FB2、…、FBn）输出第二反馈信号至处理芯片12。优选的，第一反馈信号和第二反馈信号的一者为高电平信号，另一者为低电平信号，例如设定第一反馈信号为高电平信号，代表并行供电芯片正常输出，而第二反馈信号为低电平信号，代表并行供电芯片未输出。在一种可选的硬件设计中，第一反馈信号和第二反馈信号均可以由集成在并行供电芯片中的跟随器生成，即使得反馈引脚的输出跟随选通信号。跟随器的型号在此不作限定。

在本实施例所提供的多电源芯片控制电路中，开关器件11可以是场效应管或者三级管。例如，选择场效应管作为开关器件11，其栅极连接处理芯片12，源极和漏极一者连接电源输入端Vin，另一者连接主供电芯片以及并行供电芯片的输入引脚。或者三极管作为开关器件11，其基极连接处理芯片12，集电极和发射极一者连接电源输入端Vin，另一者连接主供电芯片以及并行供电芯片的输入引脚。开关器件11还可以采用其它的型号的开关管或者开关管的组合，在此不作进一步限定。

本实用新型的另一个方面提供一种电子设备，包括多电源芯片控制电路。多电源芯片控制电路的具体电路设计参见上述实施例的详细描述以及说明书附图的详细记载，在此不再赘述。具有此种多电源芯片控制电路的电子设备可以实现同样的技术效果。

以上实施例仅用以说明本实用新型的技术方案，而非对其进行限制；尽管参照前述实施例对本实用新型进行了详细的说明，对于本领域的普通技术人员来说，依然可以对前述实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或替换，并不使相应技术方案的本质脱离本实用新型所要求保护的技术方案的精神和范围。

Claims

1.多电源芯片控制电路，其特征在于，包括：

开关器件，所述开关器件具有开关通路，所述开关通路的第一端连接电源输入端，所述开关通路的第二端分别连接若干个电源芯片的输入引脚，所述开关器件的控制端连接处理芯片；

其中一个所述电源芯片的使能引脚连接所述开关通路的第二端且供电输出引脚连接所述处理芯片，其余电源芯片的使能引脚分别与所述处理芯片的若干个使能输出端一一对应连接。

2.根据权利要求1所述的多电源芯片控制电路，其特征在于，

所述电源芯片包括主供电芯片，所述主供电芯片的使能引脚连接所述开关通路的第二端；所述主供电芯片具有供电输出引脚和输出状态指示引脚，当所述供电输出引脚触发过流保护时，所述输出状态指示引脚输出过流保护信号至所述处理芯片，所述处理芯片输出驱动信号至所述开关器件的控制端以切换截止所述开关器件的开关通路。

3.根据权利要求2所述的多电源芯片控制电路，其特征在于，

当所述主供电芯片的供电输出引脚输出供电信号时，所述输出状态指示引脚输出供电反馈信号至所述处理芯片。

4.根据权利要求3所述的多电源芯片控制电路，其特征在于，

所述过流保护信号和所述供电反馈信号中的一者为高电平信号，另一者为低电平信号。

5.根据权利要求2所述的多电源芯片控制电路，其特征在于，

所述电源芯片还包括若干个并行供电芯片，若干个并行供电芯片的使能引脚与所述处理芯片的多个使能输出端一一对应连接，所述处理芯片的多个使能输出端分时输出选通信号至一个或多个并行供电芯片的使能引脚。

6.根据权利要求5所述的多电源芯片控制电路，其特征在于，

所述并行供电芯片具有反馈引脚；当所述并行供电芯片接收到所述处理芯片输出的选通信号时，所述反馈引脚输出第一反馈信号至所述处理芯片，当所述并行供电芯片未接收到所述处理芯片输出的选通信号时，所述反馈引脚输出第二反馈信号至所述处理芯片。

7.根据权利要求6所述的多电源芯片控制电路，其特征在于，

所述第一反馈信号和所述第二反馈信号中的一者为高电平信号，另一者为低电平信号。

8.根据权利要求1至7任一项所述的多电源芯片控制电路，其特征在于，所述开关器件为三极管或场效应管。

9.根据权利要求1至7任一项所述的多电源芯片控制电路，其特征在于，所述电源芯片为线性稳压器。

10.一种电子设备，其特征在于，包括如权利要求1至9任一项所述的多电源芯片控制电路。