CN213693671U - 一种与温度工艺角无关的时钟产生电路 - Google Patents
一种与温度工艺角无关的时钟产生电路 Download PDFInfo
- Publication number
- CN213693671U CN213693671U CN202022891778.XU CN202022891778U CN213693671U CN 213693671 U CN213693671 U CN 213693671U CN 202022891778 U CN202022891778 U CN 202022891778U CN 213693671 U CN213693671 U CN 213693671U
- Authority
- CN
- China
- Prior art keywords
- transistor
- switch
- current source
- circuit
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Manipulation Of Pulses (AREA)
Abstract
本实用新型公开了一种与温度工艺角无关的时钟产生电路,包括参考电压、参考电流、比较器、放大器、第一电流源、第二电流源、第二电容及放电晶体管,第二电容及放电晶体管均连接比较器的第一输入端,还包括时钟参考电路及开关电容电路,所述开关电容电路包括第一电容、第一开关及第二开关,第一电容的一端连接第一开关及第二开关的一端,第一开关另一端连接比较器第二输入端,第一电容另一端及第二开关另一端均接地,所述时钟参考电路与第一开关及第二开关连接。本实用新型用开关电容代替RC振荡电路中的电阻,使其与温度工艺角无关,精度较高,电路简单成本低。
Description
技术领域
本实用新型涉及到集成电路设计领域,具体涉及一种与温度工艺角无关的时钟产生电路结构。
背景技术
传统时钟产生电路主要有锁相环电路和有源RC振荡电路。传统锁相环电路如图1所示,由参考时钟模块Fref,鉴频鉴相器,电荷泵,低通滤波器,压控振荡器和分频器电路产生,输出时钟频率Fout=N*Fref,N为整数或者分数。虽然锁相环电路可以产生精确的倍频时钟,但是结构较为复杂,需要较大的硬件开销。传统的有源RC振荡电路如图2所示,由2个电流源、一个比较器、一个电阻、一个电容和放电晶体管组成,当vx小于vy时,比较器输出为低,放电晶体管关闭,电流源给电容充电,vy上升,当vx大于vy时,比较器输出为高,放电晶体管打开,电容放电,从而比较器输出端产生周期性时钟,假设比较器延时为Td,则虽然传统的有源RC振荡电路简单,硬件相比锁相环电路硬件开销少,但是电阻R,电容C,比较器延时Td随着工艺角和温度的变化而变化,所以输出频率也会随工艺角和温度发生变化,在精度要求高的场合难以应用。
发明内容
发明目的:为了解决现有技术中有源RC振荡电路精确度低且锁相环成本又高的问题,本实用新型提供一种与温度工艺角无关的时钟产生电路。
技术方案:一种与温度工艺角无关的时钟产生电路,包括参考电压、参考电流、比较器、放大器、第一电流源、第二电流源、第二电容及放电晶体管,第二电容及放电晶体管均连接比较器的第一输入端,还包括时钟参考电路及开关电容电路,所述开关电容电路包括第一电容、第一开关及第二开关,第一电容的一端连接第一开关及第二开关的一端,第一开关另一端连接比较器第二输入端,第一电容另一端及第二开关另一端均接地,所述时钟参考电路与第一开关及第二开关连接。
进一步地,所述参考电流采用第三电流源,所述第三电流源为可变电流源;比较器包括晶体管M1、晶体管M2、晶体管M3、晶体管M4、晶体管M5、晶体管M6、晶体管M7、晶体管M8及第三电容,晶体管M1与晶体管M2的栅极为比较器的两个输入端,晶体管M1的源极和晶体管M2的源极连接晶体管M5的漏极,晶体管M5栅极与晶体管M6栅极连接,晶体管M6的漏极连接第三电流源的漏端,晶体管M3的栅极与晶体管M4栅极连接并连接晶体管M3的漏极,晶体管M3的漏极与晶体管M4的漏极分别连接晶体管M1的漏极、晶体管M2的漏极,晶体管M4的漏极连接第三电容的一端,第三电容另一端接地,晶体管M7的源极、晶体管M3的源极、晶体管M4的源极均连接电源,晶体管M7的栅极、晶体管M8的栅极均连接晶体管M4的漏极,晶体管M7的漏极连接晶体管M8的漏极并作为比较器的输出端。
进一步地,所述放大器的输出端连接第一电流源、第二电流源的栅极,放大器的同相输入端连接第一电流源的漏端,放大器的反相输入端连接参考电压。
进一步地,所述放大器的输出端连接第一电流源、第二电流源、第三电流源的栅极,放大器的同相输入端连接第一电流源的漏端,放大器的反相输入端连接参考电压。
进一步地,设第三电流源I3=K*I1,I1为第一电流源的电流值,K为常数,时钟参考电路的参考频率为Fref,C1、C2、C3分别为第一电容、第二电容及第三电容的电容值,则输出的时钟频率为:
有益效果:相比较现有技术,针对传统的锁相环电路时钟产生电路结构复杂,硬件开销大,有源RC振荡时钟产生电路精度偏差大的缺点,本实用新型提供一种与温度工艺角无关的时钟产生电路,相比较RC振荡电路,结构简单,精度较高,与温度工艺角无关的时钟产生电路,利用开关电容电路的特性,补偿了传统有源RC时钟产生电路工艺温度偏差大的问题。相比较锁相环电路成本较高,结构复杂,本专利电路简单,成本低。
附图说明
图1是传统的锁相环时钟产生电路结构原理图;
图2是传统的有源RC时钟产生电路结构原理图;
图3是本实施例的时钟产生电路结构原理图;
图4是本实施例的比较器电路结构原理图。
具体实施方式
下面结合附图和具体实施例对本实用新型做进一步解释说明。
如图3所示,一种与温度工艺角无关的时钟产生电路,包括参考电压vref、参考电流iref、比较器、放大器amp、第一电流源I1、第二电流源I2、第二电容C2及放电晶体管Q1,第二电容C2及放电晶体管Q1均连接比较器的第一输入端(+端),还包括时钟参考电路Fref及开关电容电路,所述开关电容电路包括第一电容C1、第一开关K1及第二开关K2,第一电容C1的一端连接第一开关K1及第二开关K2的一端,第一开关K1另一端连接比较器第二输入端(-端),第一电容C1另一端及第二开关K2另一端均接地,所述时钟参考电路Fref与第一开关K1及第二开关K2连接,时钟参考电路Fref提供互补时钟,分别控制第一开关K1及第二开关K2。本实施例用第一电容C1、第一开关K1及第二开关K2组成的开关电容代替了现有的时钟产生电路中的电阻。
所述放大器amp的输出端连接第一电流源I1、第二电流源I2、第三电流源I3的栅极,放大器的同相输入端连接第一电流源的漏端,放大器的反相输入端连接参考电压vref。
为了弥补比较器延时,还对参考电流进行了改进,第三电流源I3为参考电流,所述第三电流源I3为可变电流源,第三电流源I3的栅极与放大器输出端连接,第三电流源I3的漏极连接比较器,为比较器提供参考电流。
如图4所示,比较器包括晶体管M1、晶体管M2、晶体管M3、晶体管M4、晶体管M5、晶体管M6、晶体管M7、晶体管M8及第三电容,晶体管M1与晶体管M2的栅极为比较器的两个输入端,晶体管M1的源极和晶体管M2的源极连接晶体管M5的漏极,晶体管M5栅极与晶体管M6栅极连接,晶体管M6的漏极连接第三电流源I3的漏端,晶体管M3的栅极与晶体管M4栅极连接并连接晶体管M3的漏极,晶体管M3的漏极与晶体管M4的漏极分别连接晶体管M1的漏极、晶体管M2的漏极,晶体管M4的漏极连接第三电容C3的一端,第三电容C3另一端接地,晶体管M7的源极、晶体管M3的源极、晶体管M4的源极均连接电源,晶体管M7的栅极、晶体管M8的栅极均连接晶体管M4的漏极,晶体管M7的漏极连接晶体管M8的漏极并作为比较器的输出端。晶体管5、晶体管6、晶体管8的源极均接地。
图3为本实用新型中不随工艺角和温度发生变化的时钟电路结构原理图,放大器amp使V1=Vref,由第一电容C1,第一开关K1、第二开关K2和互补时钟组成的开关电容电路等效电阻表达式为:
电流表达式为:
令I1=I2,当V1大于V2,比较器输出为低,放电晶体管关闭,电流源I2对C2充电,V2升高,当V1小于V2,比较器输出为高,放电晶体管打开,电容放电,从而比较器输出端产生周期性时钟,假设比较器延时为为Td,假设比较器延时约等于比较器大信号建立时间,且I3=K*I1,K为常数则:
时钟输出频率Fout为:
由(1)(2)(3)(4)得出时钟输出频率的最终表达式为
由式(5)可以看出,时钟输出频率主要决定于电容之比,同类型电容随着工艺温度的变化基本一致,所以时钟输出频率Fout不随温度工艺角的变化,很好的解决了传统有源RC时钟产生电路的缺点,相比于锁相环电路,虽然输出频率精度没有锁相环时钟产生电路精度高,本实施例的频率输出精度主要决定于电容的失配,以及一些非理想寄生电容对C1,C2,C3的影响,但是本实施例利用简易电路克服了锁相环电路的硬件开销大的缺点,降低了成本。
Claims (5)
1.一种与温度工艺角无关的时钟产生电路,包括参考电压、参考电流、比较器、放大器、第一电流源、第二电流源、第二电容及放电晶体管,第二电容及放电晶体管均连接比较器的第一输入端,其特征在于,还包括时钟参考电路及开关电容电路,所述开关电容电路包括第一电容、第一开关及第二开关,第一电容的一端连接第一开关及第二开关的一端,第一开关另一端连接比较器第二输入端,第一电容另一端及第二开关另一端均接地,所述时钟参考电路与第一开关及第二开关连接。
2.根据权利要求1所述的与温度工艺角无关的时钟产生电路,其特征在于,所述参考电流采用第三电流源,所述第三电流源为可变电流源;比较器包括晶体管M1、晶体管M2、晶体管M3、晶体管M4、晶体管M5、晶体管M6、晶体管M7、晶体管M8及第三电容,晶体管M1与晶体管M2的栅极为比较器的两个输入端,晶体管M1的源极和晶体管M2的源极连接晶体管M5的漏极,晶体管M5栅极与晶体管M6栅极连接,晶体管M6的漏极连接第三电流源的漏端,晶体管M3的栅极与晶体管M4栅极连接并连接晶体管M3的漏极,晶体管M3的漏极与晶体管M4的漏极分别连接晶体管M1的漏极、晶体管M2的漏极,晶体管M4的漏极连接第三电容的一端,第三电容另一端接地,晶体管M7的源极、晶体管M3的源极、晶体管M4的源极均连接电源,晶体管M7的栅极、晶体管M8的栅极均连接晶体管M4的漏极,晶体管M7的漏极连接晶体管M8的漏极并作为比较器的输出端。
3.根据权利要求1所述的与温度工艺角无关的时钟产生电路,其特征在于,所述放大器的输出端连接第一电流源、第二电流源的栅极,放大器的同相输入端连接第一电流源的漏端,放大器的反相输入端连接参考电压。
4.根据权利要求2所述的与温度工艺角无关的时钟产生电路,其特征在于,所述放大器的输出端连接第一电流源、第二电流源、第三电流源的栅极,放大器的同相输入端连接第一电流源的漏端,放大器的反相输入端连接参考电压。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202022891778.XU CN213693671U (zh) | 2020-12-05 | 2020-12-05 | 一种与温度工艺角无关的时钟产生电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202022891778.XU CN213693671U (zh) | 2020-12-05 | 2020-12-05 | 一种与温度工艺角无关的时钟产生电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN213693671U true CN213693671U (zh) | 2021-07-13 |
Family
ID=76738135
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202022891778.XU Active CN213693671U (zh) | 2020-12-05 | 2020-12-05 | 一种与温度工艺角无关的时钟产生电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN213693671U (zh) |
-
2020
- 2020-12-05 CN CN202022891778.XU patent/CN213693671U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103199857B (zh) | 基于电流控制振荡器(cco)的pll | |
CN112234957B (zh) | 一种具有负反馈调节功能的模拟振荡器电路 | |
CN103036422A (zh) | 一种用于电荷泵锁相环的电荷泵电路 | |
CN111697947B (zh) | 一种对温度不敏感的高精度宽范围张弛振荡器 | |
JPH021620A (ja) | 電圧制御発振回路 | |
CN100334804C (zh) | 一种时钟发生器及相关的偏置电路 | |
CN114785340A (zh) | 一种基于可编程电容阵列的频带锁相环 | |
CN108494384B (zh) | 一种用于振荡器的修调电路 | |
Chen et al. | A 0.13 um low phase noise and fast locking PLL | |
CN213693671U (zh) | 一种与温度工艺角无关的时钟产生电路 | |
CN103036423B (zh) | 一种用于锁相环的电荷泵电路 | |
CN104065344A (zh) | 低功耗振荡器 | |
CN107317580B (zh) | 一种高稳定性振荡器电路及其实现方法 | |
CN101527566A (zh) | 应用于锁相回路的电流装置及其方法 | |
CN108123715B (zh) | 倍频电路 | |
CN111181491B (zh) | 一种时钟产生电路 | |
US8970311B2 (en) | Voltage-controlled oscillator with amplitude and frequency independent of process variations and temperature | |
CN111224621B (zh) | 自动幅度控制振荡电路及无晶体高精度时钟生成器 | |
CN113315509A (zh) | 锁相环电路及通信芯片 | |
CN114650035A (zh) | 一种高精度电压型张弛振荡器 | |
CN107689774A (zh) | 一种高频低温漂rc振荡器 | |
CN112713858A (zh) | 振荡器 | |
CN112104361A (zh) | 一种基于张弛振荡器的时钟产生电路 | |
Zhang et al. | A Low Spur Injection Locking Oscillator with Secondary Injection Circuit | |
Jandhyala et al. | A 1.3 V–1.8 V configurable phase locked loop with an adaptive charge pump |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |