CN213660407U - 显示面板、阵列基板及薄膜晶体管 - Google Patents
显示面板、阵列基板及薄膜晶体管 Download PDFInfo
- Publication number
- CN213660407U CN213660407U CN202023332009.2U CN202023332009U CN213660407U CN 213660407 U CN213660407 U CN 213660407U CN 202023332009 U CN202023332009 U CN 202023332009U CN 213660407 U CN213660407 U CN 213660407U
- Authority
- CN
- China
- Prior art keywords
- layer
- gate
- gate insulating
- insulating layer
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 76
- 239000000758 substrate Substances 0.000 title claims abstract description 69
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 14
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 12
- 229910052593 corundum Inorganic materials 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 229910001845 yogo sapphire Inorganic materials 0.000 claims description 12
- 229910052681 coesite Inorganic materials 0.000 claims description 10
- 229910052906 cristobalite Inorganic materials 0.000 claims description 10
- 239000000377 silicon dioxide Substances 0.000 claims description 10
- 229910052682 stishovite Inorganic materials 0.000 claims description 10
- 229910052905 tridymite Inorganic materials 0.000 claims description 10
- 239000011787 zinc oxide Substances 0.000 claims description 7
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052733 gallium Inorganic materials 0.000 claims description 5
- 229910052738 indium Inorganic materials 0.000 claims description 5
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical group [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 5
- 239000010408 film Substances 0.000 abstract description 33
- 229910004205 SiNX Inorganic materials 0.000 abstract description 23
- 238000009413 insulation Methods 0.000 abstract description 15
- 238000000034 method Methods 0.000 abstract description 14
- 230000015556 catabolic process Effects 0.000 abstract description 10
- 230000005684 electric field Effects 0.000 abstract description 10
- 230000000694 effects Effects 0.000 abstract description 8
- 230000007547 defect Effects 0.000 description 18
- 239000010949 copper Substances 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 238000002161 passivation Methods 0.000 description 13
- 239000010936 titanium Substances 0.000 description 10
- 239000000463 material Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 239000000969 carrier Substances 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 230000002265 prevention Effects 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 239000002131 composite material Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- -1 Polyethylene terephthalate Polymers 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 229920000139 polyethylene terephthalate Polymers 0.000 description 3
- 239000005020 polyethylene terephthalate Substances 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229920002457 flexible plastic Polymers 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- XZWYZXLIPXDOLR-UHFFFAOYSA-N metformin Chemical compound CN(C)C(=N)NC(N)=N XZWYZXLIPXDOLR-UHFFFAOYSA-N 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 125000004430 oxygen atom Chemical group O* 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910008051 Si-OH Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910006358 Si—OH Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
本实用新型提供一种显示面板、阵列基板及薄膜晶体管，薄膜晶体管通过将栅极绝缘层的第一栅极绝缘层设置为CuO层或者Al2O3层，并覆盖在栅极层的表面上，以替代传统薄膜晶体管中的SiNx膜层，不仅具有较高的介电常数，防静电击穿作用，且绝缘性能好，并能够保证栅极层外部的水汽等进入栅极层上方的各个膜层内部。同时该CuO层或者Al2O3层相比于SiNx膜层，减少了栅极绝缘层的缺陷，从而提高了栅极绝缘层捕获有源层中的电子的难度，确保栅极绝缘层不会屏蔽栅极电场，从而避免阈值电压发生正向偏移而影响TFT器件的性能的情况发生。
Description
技术领域
本实用新型涉及显示面板技术领域，尤其涉及一种显示面板、阵列基板及薄膜晶体管。
背景技术
现有的氧化物薄膜晶体管(Thin Film Transistor，简称TFT)如基于ZnO形成的铟镓锌氧化物(indium gallium zinc oxide，简称IGZO)TFT技术与其传统的非晶硅和多晶硅TFT相比具有高迁移率、均匀性好等特点，而且化物薄膜晶体管的薄膜可实现低温制备、衬底可以选择柔性的塑料，以制备柔性显示器件，是近年来备受业界关注并得到大力发展的新型TFT背板技术。
TFT器件中的栅极绝缘层的形成材料是影响TFT器件性能的重要因素之一。目前显示器中通常使用的TFT器件结构为底栅顶接触结构，例如，传统的TFT器件包括从上至下依次叠层设置的栅极层、栅极绝缘层和有源层，其中，栅极绝缘层主要包括SiNx膜层，该SiNx膜层主要作用为绝缘、防水汽及防静电击穿，从而保证TFT器件的结构及性能不受影响。
然而，栅极绝缘层的SiNx膜层中缺陷位较多，且该缺陷位极易捕获有源层中的电子，使得栅极绝缘层形成空间电荷区，屏蔽了部分栅极电场，造成阈值电压正向偏移，从而影响了TFT器件的性能。
实用新型内容
本实用新型提供一种显示面板、阵列基板及薄膜晶体管，以解决传统的薄膜晶体管的栅极绝缘层极易捕获电子，而屏蔽了部分栅极电场，造成阈值电压正向偏移，从而影响了TFT器件的性能。
本实用新型第一方面提供一种薄膜晶体管，包括栅极层、形成在所述栅极层表面上的栅极绝缘层、形成在所述栅极绝缘层表面的有源层及形成在所述有源层上的源极层和漏极层；
所述栅极绝缘层包括第一栅极绝缘层和第二栅极绝缘层，所述第一栅极绝缘层覆盖在所述栅极层上，所述第二栅极绝缘层位于所述第一栅极绝缘层与所述有源层之间；
所述第一栅极绝缘层为CuO层或者Al2O3层，所述第二栅极绝缘层为SiO2层。
本实用新型提供的薄膜晶体管，通过将栅极绝缘层的第一栅极绝缘层设置为CuO层或者Al2O3层，并覆盖在栅极层的表面上，以替代传统薄膜晶体管中的SiNx膜层，不仅具有较高的介电常数，防静电击穿作用，且绝缘性能好，并能够保证栅极层外部的水汽等进入栅极层上方的各个膜层内部。同时，该CuO层或者Al2O3层相比于SiNx膜层，减少了栅极绝缘层的缺陷，从而提高了栅极绝缘层捕获有源层中的电子的难度，确保栅极绝缘层不会屏蔽栅极电场，避免了阈值电压发生正向偏移而影响TFT器件的性能的情况发生。另外，本实用新型通过将栅极绝缘层的第二栅极绝缘层设置为SiO2层，提高了栅极绝缘层的致密性，从而进一步提高了栅极绝缘层的绝缘性能。
在一种可选的实现方式中，所述栅极层包括第一表面、第二表面及侧面；
所述第一表面和所述第二表面沿所述栅极层的厚度方向相背设置，且所述第一表面朝向所述栅极绝缘层，所述侧面环绕在所述第一表面与所述第二表面的边缘之间，所述第一栅极绝缘层覆盖在所述第一表面和所述侧面上。
在一种可选的实现方式中，所述第二栅极绝缘层包括第一部分和位于第一部分外周的第二部分；
所述第一部分覆盖在所述第一栅极绝缘层的表面上，所述第二部分往远离所述栅极层的轴线的方向延伸，所述有源层覆盖在所述第一部分的部分区域上，所述源极层和所述漏极层的一部分覆盖在所述有源层上，所述源极层和所述漏极层的另一部分覆盖在所述第一部分和所述第二部分上。
在一种可选的实现方式中，所述第二部分的外缘齐平于所述源极层和所述漏极层的外缘；
或者，所述第二部分的外缘伸出所述源极层和所述漏极层的外缘。
在一种可选的实现方式中，所述有源层为铟镓锌氧化物层，且所述有源层覆盖在所述第二栅极绝缘层的部分区域。
在一种可选的实现方式中，所述第一栅极绝缘层的厚度为1000埃-1500埃。
在一种可选的实现方式中，所述栅极层包括第一栅极层和第二栅极层；
所述第二栅极层覆盖在所述第一栅极层上，所述第一栅极绝缘层位于所述第二栅极层背离所述第一栅极层的一侧，所述第一栅极层为黏附层。
在一种可选的实现方式中，所述黏附层包括Ti层或MoNb层，所述第二栅极层包括Cu层或Al层。
本申请实施例通过将第二栅极层设置为Cu层或Al层，这样，第一栅极绝缘层可以是通过对第二栅极层的表面进行氧化所得，从而节约了薄膜晶体管的材料，降低了薄膜晶体管的制作成本。
本实用新型第二方面提供一种阵列基板，包括衬底基板和如上所述的薄膜晶体管；
所述薄膜晶体管的栅极层覆盖在所述衬底基板上。
本实用新型第三方面提供一种显示面板，包括如上所述的阵列基板。
本实用新型提供一种显示面板、阵列基板及薄膜晶体管，其中，薄膜晶体管包括栅极层、形成在栅极层表面上的栅极绝缘层、形成在栅极绝缘层表面的有源层及形成在有源层上的源极层和漏极层；栅极绝缘层包括第一栅极绝缘层和第二栅极绝缘层，第一栅极绝缘层覆盖在栅极层上，第二栅极绝缘层位于第一栅极绝缘层与有源层之间，第一栅极绝缘层为CuO层或者Al2O3层，第二栅极绝缘层为SiO2层。本实用新型通过将栅极绝缘层的第一栅极绝缘层设置为CuO层或者Al2O3层，并覆盖在栅极层的表面上，以替代传统薄膜晶体管中的SiNx膜层，不仅具有较高的介电常数，防静电击穿作用，且绝缘性能好，并能够保证栅极层外部的水汽等进入栅极层上方的各个膜层内部。同时，该CuO层或者Al2O3层相比于SiNx膜层，减少了栅极绝缘层的缺陷，从而提高了栅极绝缘层捕获有源层中的电子的难度，确保栅极绝缘层不会屏蔽栅极电场，从而避免阈值电压发生正向偏移而影响TFT器件的性能的情况发生。另外，本实用新型通过将栅极绝缘层的第二栅极绝缘层设置为SiO2层，提高了栅极绝缘层的致密性，从而进一步提高了栅极绝缘层的绝缘性能。
附图说明
为了更清楚地说明本实用新型或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本申请一实施例提供的薄膜晶体管的第一种结构示意图；
图2是本申请一实施例提供的薄膜晶体管的第二种结构示意图；
图3是本申请一实施例提供的阵列基板的结构示意图；
图4是本申请一实施例提供的薄膜晶体管的第三种结构示意图。
附图标记：
10-薄膜晶体管；
100-栅极层；
110-第一栅极层；
120-第二栅极层；
101-第一表面；
102-第二表面；
103-侧面；
200-栅极绝缘层；
210-第一栅极绝缘层；
211-第三部分；
212-第四部分；
220-第二栅极绝缘层；
221-第一部分；
222-第二部分；
300-有源层；
400-漏极层；
500-源极层；
600-钝化层；
610-第一钝化层；
620-第二钝化层；
700-导电层；
20-阵列基板；
21-衬底基板。
具体实施方式
为使本实用新型的目的、技术方案和优点更加清楚，下面将结合本实用新型中的附图，对本实用新型中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
现有的氧化物薄膜晶体管(Thin Film Transistor，简称TFT)如基于ZnO形成的铟镓锌氧化物(indium gallium zinc oxide，简称IGZO)TFT技术与其传统的非晶硅和多晶硅TFT相比具有高迁移率、均匀性好等特点，而且化物薄膜晶体管的薄膜可实现低温制备、衬底可以选择柔性的塑料，以制备柔性显示器件，是近年来备受业界关注并得到大力发展的新型TFT背板技术。
TFT器件中的栅极绝缘层的形成材料是影响TFT器件性能的重要因素之一。目前许多研究发现，TFT的载流子主要在有源层(即半导体层)与绝缘层界面之间的2-6个单分子层传输，这表面绝缘层的性能对有源层的结构产生直接影响，进而影响器件的综合性能，具体影响TFT器件的阈值电压(Vth)、开关电流比，同时也影响载流子在有源层的分布以及TFT器件的迁移率等。
通常来说，衡量TFT器件优劣的主要性能参数如迁移率和阈值电压都受绝缘层表面的成膜质量、绝缘层的介电常数以及绝缘层与有源层界面的性能影响。因此选用不同参数绝缘材料就可能得到不同的载流子迁移率大小和阈值电压。绝缘材料的第一最基本的参数要求是较高的介电常数，一方面有利于感应出更大的沟道载流子浓度，另一方面还可提高载流子迁移率，综合起来都可大幅降低TFT器件的阈值电压。绝缘材料的另一个要求是较好的绝缘层膜质量及具有尽可能少的缺陷。
人们除了要获得薄膜晶体管优越静态电学性能外，其性能稳定性也是人们追求的目标之一。而薄膜晶体管的不稳定性主要以TFT器件的阈值电压漂移作为主要特征，而阈值电压漂移为特征的器件性能不稳定性是由电荷被陷阱捕获引起的，俘获载流子后绝缘层形成空间电荷区导致栅电场屏蔽效果。经研究得知阈值电压漂移主要是因为栅极绝缘层内的陷阱对载流子的俘获，这表明通过完善和提高绝缘层的质量就可抑制薄膜晶体管的阈值电压漂移，从而提高器件的稳定性。
目前显示器中通常使用的TFT器件结构为底栅顶接触结构，例如，传统的TFT器件包括从上至下依次叠层设置的栅极层、栅极绝缘层和有源层，其中，栅极绝缘层主要包括SiNx膜层，该SiNx膜层主要作用为绝缘、防水汽及防静电击穿，从而保证TFT器件的结构及性能不受影响。
然而，栅极绝缘层的SiNx膜层中Si-H和Si-OH结合较多，使得SiNx膜层中生成较多的缺陷位，且该缺陷位极易捕获有源层中的电子，该电子被俘获进入有源层与栅极绝缘层的界面，或者该缺陷位直接将有源层的电子俘获进入栅极绝缘层的SiNx膜层内，使得栅极绝缘层形成空间电荷区，屏蔽了部分栅极电场，造成阈值电压正向偏移，从而影响了TFT器件的性能，使得TFT器件出现漏电流及稳定性差等问题。
为了解决上述问题，本申请实施例提供一种显示面板、阵列基板及薄膜晶体管，其中，通过将栅极绝缘层的第一栅极绝缘层设置为CuO层或者Al2O3层，并覆盖在栅极层的表面上，以替代传统薄膜晶体管中的SiNx膜层，不仅具有较高的介电常数，防静电击穿作用，且绝缘性能好，并能够保证栅极层外部的水汽等进入栅极层上方的各个膜层内部，而且该CuO层或者Al2O3层相比于SiNx膜层，减少了栅极绝缘层的缺陷，从而提高了栅极绝缘层捕获有源层中的电子的难度，确保栅极绝缘层不会屏蔽栅极电场，从而避免阈值电压发生正向偏移而影响TFT器件的性能的情况发生。另外，本申请实施例通过将栅极绝缘层的第二栅极绝缘层设置为SiO2层，提高了栅极绝缘层的致密性，从而进一步提高了栅极绝缘层的绝缘性能。
以下具体通过几个实施例对本申请实施例的显示面板、阵列基板及薄膜晶体管的具体结构进行详细说明。
实施例一
图1是本申请一实施例提供的薄膜晶体管的第一种结构示意图；图2是本申请一实施例提供的薄膜晶体管的第二种结构示意图；图3是本申请一实施例提供的阵列基板的结构示意图。参照图1至图3所示，本申请实施例提供一种薄膜晶体管10，包括栅极层100、形成在栅极层100表面上的栅极绝缘层200、形成在栅极绝缘层200表面的有源层300及形成在有源层300上的源极层500和漏极层400。
参照图3所示，本申请实施例的薄膜晶体管10应用于阵列基板20。其中，薄膜晶体管10设置在阵列基板20的衬底基板21上。例如，薄膜晶体管10的栅极层100覆盖在衬底基板21上，在栅极层100背离衬底基板21的一侧表面依次覆盖栅极绝缘层200、有源层300及源极层500和漏极层400。其中，源极层500和漏极层400位于同层。
本申请实施例的衬底基板21可以是常规的基板，例如该衬底基板21可以是石英基板或者玻璃基板，具体可根据实际显示器的生产需要进行调整。示例性地，当通过该阵列基板20生产柔性显示器件时，该衬底基板21可选用柔性基板。该柔性基板的形成材料可以包括但不限于聚酰亚胺(Polyimide，简写为PI)、聚对苯二甲酸乙二醇酯(Polyethyleneterephthalate，简称PET)、聚萘二甲酸乙二醇酯(Polyethylene naphthalate two formicacid glycol ester，简称PEN)中的任意一种或者多种的组合。
例如，柔性基板可以采用聚酰亚胺材料形成，也可采用聚酰亚胺以及聚对苯二甲酸乙二醇酯两种材料混合形成，本申请实施例对柔性基板的形成材料不做限制。
本申请实施例的栅极层100可以是覆盖在衬底基板21上的导电膜，该导电膜可以由低电阻率且不透明的导电材料制成。其中，该导电材料可以包括但不限于铜(Cu)、钼(Mo)、钛(Ti)、银(Ag)、金(Au)、钽(Ta)、钨(W)、铬(Cr)、铝(Al)及铝合金中的任意一种或者多种。
参照图2所示，具体设置时，栅极层100可以包括两层金属结构，例如，栅极层100包括第一栅极层110和第二栅极层120。其中，第二栅极层120覆盖在第一栅极层110上，栅极绝缘层200覆盖在第二栅极层120背离第一栅极层110的一侧，也即是说，第二栅极层120位于栅极绝缘层200与第一栅极层110之间。
其中，第一栅极层110为黏附层。当薄膜晶体管10设置在衬底基板21上时，薄膜晶体管10的第一栅极层110覆盖在衬底基板21上，这样，薄膜晶体管10通过该第一栅极层110稳定地附着在衬底基板21上，有效提高了薄膜晶体管10与衬底基板21之间的连接紧密性。
本申请实施例的黏附层可以包括但不限于Ti层及MoNb层中的任意一者。例如，黏附层可以是Ti层，也可以是MoNb层，以提高黏附层的粘附力，从而提高了第二栅极层120与衬底基板21之间的附着力。
本申请实施例的第二栅极层120可以包括但不限于Cu层和Al层中的任意一者。例如，该第二栅极层120可以为Cu层，也可以是Al层。当然，在一些示例中，该第二栅极层120还可以为Cu金属与Al金属形成的合金层。
参照图1所示，本申请实施例的栅极绝缘层200覆盖在栅极层100的表面，具体地，该栅极绝缘层200覆盖在第二栅极层120背离第一栅极层110的表面上。该栅极绝缘层200用于保护薄膜晶体管10的内部膜层免受外界环境的侵扰。
其中，栅极绝缘层200包括第一栅极绝缘层210和第二栅极绝缘层220，第一栅极绝缘层210覆盖在栅极层100上，例如，该第一栅极绝缘层210覆盖在第二栅极层120上，第二栅极绝缘层220位于第一栅极绝缘层210与有源层300之间，也即是说，第二栅极绝缘层220覆盖在第一栅极绝缘层210背离第二栅极层120的一侧表面上。
本申请实施例的第一栅极绝缘层210为CuO层或者Al2O3层，也即是说，第一栅极绝缘层210的组成材料可以是CuO，也可以是Al2O3。其中，CuO的介电常数为18左右，Al2O3的介电常数为9左右，这样，该第一栅极绝缘层210具有较高的介电常数，从而利于感应出更大的沟道载流子浓度，还可提高载流子迁移率，从而大幅降低TFT器件的阈值电压。同时，CuO层或者Al2O3层内的缺陷相较于SiNx膜层少，则不易捕获电子，有利于TFT器件特性稳定。
第二栅极绝缘层220可以为SiO2层，也即是说，第二栅极绝缘层220的组成材料可以是致密性佳的SiO2层。
本申请实施例通过将栅极绝缘层200的第一栅极绝缘层210设置为CuO层或者Al2O3层，并覆盖在栅极层100的表面上，以替代传统薄膜晶体管中的SiNx膜层，不仅具有较高的介电常数，防静电击穿作用，且绝缘性能好，并能够保证栅极层100外部的水汽等进入栅极层100上方的各个膜层内部。
同时，该CuO层或者Al2O3层相比于SiNx膜层，减少了栅极绝缘层200的缺陷，从而提高了栅极绝缘层200捕获有源层300中的电子的难度，确保栅极绝缘层200不会屏蔽栅极电场，从而避免阈值电压发生正向偏移而影响TFT器件的性能的情况发生。
另外，本申请实施例通过将栅极绝缘层200的第二栅极绝缘层220设置为SiO2层，提高了栅极绝缘层200的致密性，从而进一步提高了栅极绝缘层200的绝缘性能。
参照图1和图3所示，本申请实施例的栅极层100包括第一表面101、第二表面102及侧面103。其中，第一表面101和第二表面102沿栅极层100的厚度方向(例如图1中a箭头所示的方向)相背设置，且第一表面101朝向栅极绝缘层200。参照图3所示，当本申请实施例的薄膜晶体管10设置在阵列基板20的衬底基板21上时，第二表面102朝向该衬底基板21。
栅极层100的侧面103环绕在第一表面101与第二表面102的边缘之间，换句话说，该侧面103绕栅极层100的轴线l设置，其中，第一表面101位于侧面103的顶端，第二表面102位于侧面103的底端。
继续参照图3所示，栅极层100覆盖在衬底基板21的部分表面，例如，栅极层100的第二表面102覆盖在衬底基板21的上表面的部分区域。其中，第二表面102的面积可大于第一表面101的面积，以保证第二表面102与衬底基板21之间的接触面积，从而确保栅极层100与衬底基板21之间的连接强度。
本申请实施例中，栅极层100在具体制作时，是先通过在衬底基板21的整个表面上沉积导电膜，继而通过光刻工艺选择性地构图该导电膜而形成，例如，通过光刻工艺将沉积在衬底基板21上的栅极层100刻蚀成上述结构。
可以理解的是，当栅极层100包括第一栅极层110和第二栅极层120时，上述第一表面101为第二栅极层120朝向栅极绝缘层200的表面，侧面103包括第二栅极层120的侧面和第一栅极层110的侧面，第二表面102为第一栅极层110朝向衬底基板21的表面，也即是说，该第二表面102为第一栅极层110背离第二栅极层120的表面。
继续参照图1和图3所示，本申请实施例的第一栅极绝缘层210覆盖在第一表面101和侧面103上。其中，该第一栅极绝缘层210为栅极层100表面的氧化层，例如，该第一栅极绝缘层210为栅极层100的第一表面101和侧面103上的氧化层。
当栅极层100例如第二栅极层120为Cu层时，第一栅极绝缘层210为栅极层100的第一表面101和侧面103上形成的氧化层即CuO层。当栅极层100例如第二栅极层120为Al层时，第一栅极绝缘层210为栅极层100的第一表面101和侧面103上形成的氧化层即Al2O3层。
本申请实施例的第一栅极绝缘层210在具体制作时，是将形成好的栅极层100的第一表面101和侧面103通过氧化处理工艺进行表面氧化，使得该栅极层100的外表面例如第一表面101和侧面103上形成稳定的氧化层例如CuO层或者Al2O3层。该氧化层介电常数较高，绝缘性较好，同时缺陷较少，可以起到同SiNx一样的绝缘、防水汽、防静电击穿的作用，同时由于缺陷较少，不容易捕获电子，有利于TFT器件特性稳定。
另外，本申请实施例通过将第二栅极层120设置为Cu层或Al层，这样，第一栅极绝缘层210可以是通过对第二栅极层120的表面进行氧化所得，从而节约了薄膜晶体管10的材料，降低了薄膜晶体管10的制作成本。
具体设置时，第一栅极绝缘层210的厚度可以为1000埃-1500埃，例如，第一栅极绝缘层210的厚度可以是1000埃、1100埃、1200埃、1300埃、1400埃或1500埃等合适的厚度值，该第一栅极绝缘层210的具体厚度可以根据实际的TFT器件的实际需要进行调整。
本申请实施例通过将第一栅极绝缘层210的厚度设置在上述范围内，一方面确保第一栅极绝缘层210的绝缘性能以及防静电击穿能力，并能够保证栅极层100外部的水汽等进入栅极层100上方的各个膜层内部，另一方面也避免第一栅极绝缘层210过厚而增大薄膜晶体管10甚至整个阵列基板20的厚度方向上的占用尺寸。
继续参照图2所示，本申请实施例的第二栅极绝缘层220包括第一部分221和位于第一部分221外周的第二部分222，其中，第一部分221覆盖在第一栅极绝缘层210的表面上，第二部分222位于第一部分221的外端，且该第二部分222往远离栅极层100的轴线l的方向延伸，有源层300覆盖在第一部分221的部分区域上，源极层500和漏极层400的一部分覆盖在有源层300上，源极层500和漏极层400的另一部分覆盖在第二部分222上。
例如，当本申请实施例的薄膜晶体管10应用在阵列基板20上时，第二栅极绝缘层220在具体制作时，可采用旋涂法将第二栅极绝缘层220例如SiO2涂覆在第一栅极绝缘层210的表面和衬底基板21的表面上。其中，第一栅极绝缘层210的表面上涂覆的是第二栅极绝缘层220的第一部分221，衬底基板21的表面上涂覆的是第二栅极绝缘层220的第二部分222。其中，旋涂法的具体过程可直接参照现有技术，此处不再赘述。
另外，本申请实施例可通过磁控溅射法将有源层300沉积在第一部分221的部分区域上。其中，磁控溅射法可直接参照现有技术，此处不再赘述。
其中，该有源层300可以为铟镓锌氧化物(indium gallium zinc oxide，简称IGZO)层，以提高薄膜晶体管10的迁移率和稳定性。
因有源层300具体沉积在栅极绝缘层200的第二绝缘层220的表面，则通过将第二栅极绝缘层220设置为SiO2层，该SiO2层中游离的氧原子会对IGZO层中的缺陷进行补偿，即氧原子会直接填充在IGZO层中的缺陷，从而减少IGZO层中的缺陷位，避免该缺陷位捕获IGZO中的载流子(游离的电子)而导致阈值电压右移，进而保证薄膜晶体管10的性能。
继续参照图2所示，漏极层400和源极层500位于薄膜晶体管10的同层，具体而言，漏极层400和源极层500分别位于栅极层100的轴线l的两侧，其中漏极层400的一部分覆盖在有源层300的部分区域，漏极层400的另一部分从有源层300的外缘延伸至第二栅极绝缘层220的第一部分221和第二部分222上，相应地，源极层500的一部分覆盖在有源层300的部分区域，源极层500的另一部分从有源层300的外缘延伸至第二栅极绝缘层220的第一部分221和第二部分222上。
本申请实施例的有源层300由栅极电压控制生成反型层，作为导电沟道。漏极层400和源极层500之间通过有源层300作为导电沟道，进行漏极层400和源极层500的串联连接，以进行电子的高速迁移。
其中，漏极层400和源极层500可以是沉积在有源层300和第二栅极绝缘层220上的的导电膜，该导电膜可以由低电阻率且不透明的导电材料制成。其中，该导电材料可以包括但不限于铜(Cu)、钼(Mo)、钛(Ti)、银(Ag)、金(Au)、钽(Ta)、钨(W)、铬(Cr)、铝(Al)及铝合金中的任意一种或者多种。
另外，漏极层400和源极层500均可包括第一金属层(图中未示出)和第二金属层，其中，第一金属层作为黏附层，附着在有源层300和第二栅极绝缘层220的部分表面上，第二金属层沉积在第一金属层上，这样，第二金属层通过第一金属层附着在有源层300和第二栅极绝缘层220的表面上，提高了第二金属层在有源层300和第二栅极绝缘层220的表面上的附着力。
其中，作为黏附层的第一金属层的组成材料可包括但不限于Ti及MoNb层中的至少一者。例如，黏附层的组成材料可以是Ti，也可以是MoNb，当然，该黏附层的组成材料还可以是Ti和MoNb混合材料组成，以提高黏附层的粘附力，从而提高了第二金属层在有源层300和第二栅极绝缘层220的表面上的附着力。
第二金属层的组成材料可以包括但不限于Cu和Al中的至少一者。例如，该第二金属层的组成材料为Cu，也可以是Al，还可以是Cu和Al的合金材料组成。
在一些示例中，第二部分222的外缘还可伸出源极层500和漏极层400的外缘。例如，第二部分222的一部分外缘伸出源极层500的外缘，第二部分222的另一部分外缘伸出漏极层400的外缘，以进一步提高第二栅极绝缘层220对源极层500和漏极层400的保护作用。
需要说明的是，第二部分222的外缘是指该第二部分222远离第一部分221的一端，源极层500的外缘是指该源极层500远离栅极层100的轴线l的一端，同样地，漏极层400的外缘是指该漏极层400远离栅极层100的轴线l的一端。
继续参照图1所示，本申请实施例的薄膜晶体管10还包括形成在有源层300、源极层500和漏极层400上的钝化层600。示例性的，钝化层600可以为硅基钝化层，钝化层600可以包括相互层叠的第一钝化层610和第二钝化层620，第一钝化层610覆盖在有源层300、源极层500和漏极层400上。其中，第一钝化层610为致密性较佳的SiOx膜层，第二钝化层620为防水性较佳的SiNx膜层。
参照图1所示，本申请实施例的薄膜晶体管10还包括形成在钝化层600的导电过孔上的导电层700。该导电层700通过导电过孔与漏极层400电连接。其中，该导电层700可以为氧化铟锡(Indium tin oxide，简称ITO)层。其中，导电层700的制作过程可直接参照现有技术，此处不再赘述。
实施例二
图4是本申请一实施例提供的薄膜晶体管的第三种结构示意图。参照图4所示，与实施例一不同的是，本申请实施例的第一栅极绝缘层210包括第三部分211和位于第三部分211外缘的第四部分212。其中，第三部分211覆盖在栅极层100的第一表面101和侧面103上，第四部分212从第三部分211的外缘往远离栅极层100的轴线l的方向延伸。
本申请实施例的第二栅极绝缘层220覆盖在第一栅极绝缘层210的第三部分211和第四部分212上。例如，第二栅极绝缘层220的第一部分221覆盖在第三部分211的表面上，第二栅极绝缘层220的第二部分222覆盖在第四部分212的表面上。
当本申请实施例的薄膜晶体管10应用于阵列基板20时，该第一栅极绝缘层210的第四部分212覆盖在衬底基板21的部分表面上。
例如，在制作阵列基板20时，可在形成有栅极层100的衬底基板21上以及栅极层100的表面上通过旋涂法涂覆第一栅极绝缘层210。其中，第三部分211沉积在栅极层100的第一表面101和侧面103上，第四部分212沉积在衬底基板21上，且位于栅极层100的外周。
本申请实施例通过将第一栅极绝缘层210设置为第三部分211和从第三部分211的外端往外延伸的第四部分212，并将第二栅极绝缘层220覆盖在第三部分211和第四部分212上，不仅对第二栅极绝缘层220起到保护作用，而且进一步提高了栅极绝缘层200的防静电击穿能力、防水性以及对源极层500和漏极层400的绝缘性，进而确保薄膜晶体管10免受外部环境的侵扰。
参照图3所示，本申请实施例还提供一种阵列基板20，该阵列基板20包括衬底基板21和上述任意一个实施例所述的薄膜晶体管10。其中，薄膜晶体管10的栅极层100覆盖在衬底基板21上。
本申请实施例还提供一种显示面板，该显示面板包括如上所述的阵列基板20。需要说明的是，本申请实施例的显示面板但不限于手机、平板电脑、笔记本电脑、超级移动个人计算机(ultra-mobile personal computer，UMPC)、手持计算机、对讲机、上网本、POS机、个人数字助理(personal digital assistant，PDA)、可穿戴设备、虚拟现实设备等移动或固定终端中的显示面板。
本申请实施例提供一种显示面板、阵列基板及薄膜晶体管，其中，薄膜晶体管包括栅极层、形成在栅极层表面上的栅极绝缘层、形成在栅极绝缘层表面的有源层及形成在有源层上的源极层和漏极层；栅极绝缘层包括第一栅极绝缘层和第二栅极绝缘层，第一栅极绝缘层覆盖在栅极层上，第二栅极绝缘层位于第一栅极绝缘层与有源层之间，第一栅极绝缘层为CuO层或者Al2O3层，第二栅极绝缘层为SiO2层。本实用新型通过将栅极绝缘层的第一栅极绝缘层设置为CuO层或者Al2O3层，并覆盖在栅极层的表面上，以替代传统薄膜晶体管中的SiNx膜层，不仅具有较高的介电常数，防静电击穿作用，且绝缘性能好，并能够保证栅极层外部的水汽等进入栅极层上方的各个膜层内部，而且该CuO层或者Al2O3层相比于SiNx膜层，减少了栅极绝缘层的缺陷，从而提高了栅极绝缘层捕获有源层中的电子的难度，确保栅极绝缘层不会屏蔽栅极电场，从而避免阈值电压发生正向偏移而影响TFT器件的性能的情况发生。另外，本实用新型通过将栅极绝缘层的第二栅极绝缘层设置为SiO2层，提高了栅极绝缘层的致密性，从而进一步提高了栅极绝缘层的绝缘性能。
在本实用新型的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。
在本实用新型的描述中，需要理解的是，本文中使用的术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等应做广义理解，例如可以是固定连接，也可以是可拆卸连接，或成为一体；可以是直接相连，也可以通过中间媒介间接相连，可以使两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本实用新型中的具体含义。此外，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。
最后应说明的是：以上各实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述各实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的范围。
Claims (10)
1.一种薄膜晶体管，其特征在于，包括栅极层、形成在所述栅极层表面上的栅极绝缘层、形成在所述栅极绝缘层表面的有源层及形成在所述有源层上的源极层和漏极层；
所述栅极绝缘层包括第一栅极绝缘层和第二栅极绝缘层，所述第一栅极绝缘层覆盖在所述栅极层上，所述第二栅极绝缘层位于所述第一栅极绝缘层与所述有源层之间；
所述第一栅极绝缘层为CuO层或者Al2O3层，所述第二栅极绝缘层为SiO2层。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述栅极层包括第一表面、第二表面及侧面；
所述第一表面和所述第二表面沿所述栅极层的厚度方向相背设置，且所述第一表面朝向所述栅极绝缘层，所述侧面环绕在所述第一表面与所述第二表面的边缘之间，所述第一栅极绝缘层覆盖在所述第一表面和所述侧面上。
3.根据权利要求2所述的薄膜晶体管，其特征在于，所述第二栅极绝缘层包括第一部分和位于第一部分外周的第二部分；
所述第一部分覆盖在所述第一栅极绝缘层的表面上，所述有源层覆盖在所述第一部分的部分区域上，所述源极层和所述漏极层的一部分覆盖在所述有源层上，所述源极层和所述漏极层的另一部分覆盖在所述第一部分和所述第二部分上。
4.根据权利要求3所述的薄膜晶体管，其特征在于，所述第二部分的外缘伸出所述源极层和所述漏极层的外缘。
5.根据权利要求1所述的薄膜晶体管，其特征在于，所述有源层为铟镓锌氧化物层，且所述有源层覆盖在所述第二栅极绝缘层的部分区域。
6.根据权利要求1-5任一项所述的薄膜晶体管，其特征在于，所述第一栅极绝缘层的厚度为1000埃-1500埃。
7.根据权利要求1-5任一项所述的薄膜晶体管，其特征在于，所述栅极层包括第一栅极层和第二栅极层；
所述第二栅极层覆盖在所述第一栅极层上，所述第一栅极绝缘层覆盖在所述第二栅极层背离所述第一栅极层的一侧，所述第一栅极层为黏附层。
8.根据权利要求7所述的薄膜晶体管，其特征在于，所述黏附层包括Ti层或MoNb层，所述第二栅极层包括Cu层或Al层。
9.一种阵列基板，其特征在于，包括衬底基板和权利要求1-8任一项所述的薄膜晶体管；
所述薄膜晶体管的栅极层覆盖在所述衬底基板上。
10.一种显示面板，其特征在于，包括如权利要求9所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202023332009.2U CN213660407U (zh) | 2020-12-30 | 2020-12-30 | 显示面板、阵列基板及薄膜晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202023332009.2U CN213660407U (zh) | 2020-12-30 | 2020-12-30 | 显示面板、阵列基板及薄膜晶体管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN213660407U true CN213660407U (zh) | 2021-07-09 |
Family
ID=76690637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202023332009.2U Active CN213660407U (zh) | 2020-12-30 | 2020-12-30 | 显示面板、阵列基板及薄膜晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN213660407U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023206621A1 (zh) * | 2022-04-24 | 2023-11-02 | 广州华星光电半导体显示技术有限公司 | 阵列基板及其制备方法、显示面板 |
-
2020
- 2020-12-30 CN CN202023332009.2U patent/CN213660407U/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023206621A1 (zh) * | 2022-04-24 | 2023-11-02 | 广州华星光电半导体显示技术有限公司 | 阵列基板及其制备方法、显示面板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7863607B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| US8476627B2 (en) | Thin-film transistor, method of fabricating the thin-film transistor, and display substrate using the thin-film transistor | |
| US9502570B2 (en) | Thin film transistor and manufacturing method thereof, an array substrate and a display device | |
| US20210343757A1 (en) | Array substrate and manufacturing method therefor, and display device | |
| CN111446295A (zh) | 薄膜晶体管、阵列基板及显示面板 | |
| WO2015010431A1 (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN109686794B (zh) | 薄膜晶体管及其制造方法、显示装置 | |
| CN105097948A (zh) | 薄膜晶体管、阵列基板及其制作方法、显示面板和装置 | |
| CN104779302A (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| CN112490254B (zh) | 一种阵列基板、显示面板及其制备方法 | |
| CN108873526B (zh) | 阵列基板及其制造方法、显示装置 | |
| CN213660407U (zh) | 显示面板、阵列基板及薄膜晶体管 | |
| CN107331698A (zh) | 一种薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| CN111244110B (zh) | 一种显示面板以及电子装置 | |
| TW201324740A (zh) | 半導體元件及其製造方法 | |
| US10204924B2 (en) | Thin film transistor, manufacturing method thereof, display substrate and display device | |
| US10468537B2 (en) | Metal oxide thin-film transistor and manufacturing method for the same | |
| CN113421886B (zh) | 显示面板及其制备方法 | |
| CN111739841B (zh) | 一种顶栅结构的In-cell触控面板及制作方法 | |
| KR102043082B1 (ko) | 어레이 기판, 디스플레이 패널 및 이를 갖는 디스플레이 장치, 및 그 제조 방법 | |
| JP7074683B2 (ja) | 導電パターン構造及びその製造方法、アレイ基板、表示装置 | |
| TWI590426B (zh) | 光感測陣列之光感測單元的製造方法及其結構 | |
| CN104934442B (zh) | 阵列基板及其制作方法、显示面板及显示装置 | |
| CN112038289A (zh) | 一种阵列基板、显示面板以及阵列基板的制作方法 | |
| CN106711155B (zh) | 一种阵列基板、显示面板及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: No. 1778, Qinglan Road, Huangjia Street, Shuangliu District, Chengdu, Sichuan 610200 Patentee after: Chengdu BOE Display Technology Co.,Ltd. Country or region after: China Address before: No. 1778, Qinglan Road, Gongxing street, Shuangliu District, Chengdu, Sichuan 610200 Patentee before: CHENGDU ZHONGDIAN PANDA DISPLAY TECHNOLOGY Co.,Ltd. Country or region before: China |
|
| CP03 | Change of name, title or address |