CN213547830U - 用于电路部件的自适应动态元件匹配的装置 - Google Patents

用于电路部件的自适应动态元件匹配的装置 Download PDF

Info

Publication number
CN213547830U
CN213547830U CN201822155739.6U CN201822155739U CN213547830U CN 213547830 U CN213547830 U CN 213547830U CN 201822155739 U CN201822155739 U CN 201822155739U CN 213547830 U CN213547830 U CN 213547830U
Authority
CN
China
Prior art keywords
dem
signal
circuit elements
algorithm
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201822155739.6U
Other languages
English (en)
Inventor
H·亚萨
T·戴格尔
A·乔丹
G·马希尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Application granted granted Critical
Publication of CN213547830U publication Critical patent/CN213547830U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
    • H03M1/0665—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using data dependent selection of the elements, e.g. data weighted averaging
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
    • H03M1/0673—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using random selection of the elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/664—Non-linear conversion not otherwise provided for in subgroups of H03M1/66
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/464—Details of the digital/analogue conversion in the feedback path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B15/00—Suppression or limitation of noise or interference
    • H04B15/02—Reducing interference from electric apparatus by means located at or near the interfering apparatus
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H03H7/40—Automatic matching of load impedance to source impedance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
    • H03M3/502—Details of the final digital/analogue conversion following the digital delta-sigma modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

本揭露涉及用于电路部件的自适应动态元件匹配的装置。在一般方面，本实用新型公开了一种装置，该装置可包括：信号分析器，该信号分析器被配置为分析与处理流水线相关联的信号；以及动态元件匹配DEM选择模块，该DEM选择模块被配置为基于由信号分析器执行的分析来从多个DEM算法中选择DEM算法。该装置可包括：一组电路元件，其中来自所述组电路元件的每个电路元件具有相同逻辑配置；以及电路元件选择模块，该电路元件选择模块被配置为基于所选择的DEM算法来选择所述组电路元件的子组。

Description

用于电路部件的自适应动态元件匹配的装置
技术领域
该说明书涉及音频硬件系统内的电路部件的自适应动态元件匹配。
背景技术
由例如硅制造的多个电路元件可被包括在例如被配置为产生声音的音频系统的流水线中。音频系统可以是硬件系统，该硬件系统包括多个部件诸如扬声器、外壳、硬件处理器等。当多个电路元件用于处理音频系统内的信号时，由于例如制造变化而造成的多个电路元件的失配特性可导致由系统的扬声器产生的音频信号中的不期望噪声。因此，需要系统、方法和装置来解决现有技术的不足并提供其他新颖且创新的特征。
实用新型内容
在本揭露的一般方面，一种用于电路部件的自适应动态元件匹配的装置可包括：信号分析器，该信号分析器被配置为分析与处理流水线相关联的信号；以及动态元件匹配(DEM)选择模块，该DEM选择模块被配置为基于由信号分析器执行的分析来从多个DEM算法中选择DEM算法。该装置可包括：一组电路元件，其中来自该组电路元件的每个电路元件具有相同逻辑配置；以及电路元件选择模块，该电路元件选择模块被配置为基于所选择的DEM算法来选择该组电路元件的子组。
在本揭露的另一方面，一种用于电路部件的自适应动态元件匹配的装置包括：一组电路元件，来自所述组电路元件的每个电路元件具有相同配置以用于处理信号；动态元件匹配DEM处理器，所述DEM处理器被配置为基于第一DEM算法来使用所述组电路元件；信号分析器，所述信号分析器被配置为分析信号；和动态元件匹配DEM选择模块，所述DEM选择模块被配置为基于由所述信号分析器执行的所述分析以及统计条件来从多个DEM算法中选择第二DEM算法，所述第二DEM算法与所述第一DEM算法不同。
附图说明
图1示出根据实施方式的被配置为控制电路元件的示例性动态组件匹配(DEM)处理器。
图2示出图1中所示的实施方式的包括反馈信号的变型形式。
图3示出根据实施方式的被配置为控制与信号流水线相关联的电路元件的DEM处理器。
图4是示出包括DEM处理器的数/模转换器(DAC)的信号处理流水线的示意图。
图5是示出用于使用DEM处理器来选择DEM算法的方法的流程图。
图6A和图6B是示出示例性DEM算法的行为的曲线图。
图7A和图7B是示出对DEM算法之间的切换的信号的影响的曲线图。
图8是示出实现多个版本的DEM算法的设备的模型的功率谱密度与频率的示意图。
图9A和图9B是进一步支持图8中示出的结果的曲线图。
图10A至图10C示出用于DEM算法的变型形式的电路元件选择。
图11A至图11C示出受到示于图10A至图10C中的实施方式影响的各种参数。
具体实施方式
在信号处理流水线中，信号处理流水线的一部分内的一组电路元件可用于处理输入信号(或其衍生物)以产生输出信号。在一些实施方式中，电路元件中的每个可称为处理单元、处理元件，或称为量子。在一些实施方式中，(数字信号处理器(DSP)的)信号处理流水线可包括例如模数(AD)或数模(DA)转换处理流水线。在一些实施方式中，信号处理流水线可与例如音频信号处理相关联。
信号处理流水线内的一组电路元件可被配置为使得来自该组电路元件中的每个电路元件是来自该组的其他电路元件中的每个电路元件的相同实例。即使电路元件中的每个电路元件被配置为相同实例，但因为由于例如制造变化、环境因素等而造成的失配(也可称为变化)，电路元件中的至少一些可以以与电路元件中的其他电路元件不同(例如，略微不同)的方式起作用。换句话讲，即使来自该组电路元件的所有电路元件具有相同配置，但在实践中(例如，当在硬件中实现时)，与该组电路元件中的其他电路元件相比，该组电路元件中的至少一些在功能上可略微改变。当处理信号时，电路元件之间的这些轻微失配可导致误差(例如，随机误差、信号处理噪声、非线性等)。特别是当使用多个电路元件时，在处理信号时可能会混淆误差。
作为具体示例，来自DAC内的一组电路元件的每个电路元件可以是电流源的相同实例。多个电流源可相加地用于从数字信号的一部分产生一定幅度的模拟信号。如果电流源失配(由于例如制造变化)，则模拟信号的幅度可以是不正确的(例如，略高或略低)。如本文所述，动态元件匹配(DEM)处理器(及其部件)可用于选择DEM算法，该DEM算法减小(例如，最小化)由电流源的失配导致的误差。
如果上述DAC用于音频处理上下文中，则DEM处理器可减小例如使用多个电流源产生的模拟音频信号中的噪声。具体地讲，DEM处理器可被配置为自适应地选择DEM算法，该DEM算法在DAC中实现电流源，使得例如减小模拟音频信号中的噪声。
在一些实施方式中，由于来自一组电路元件的电路元件之间的失配(例如，变化)，DEM处理器可被配置为选择多个电路元件的子组以基于从DEM算法库选择的DEM算法来处理输入信号。DEM算法可各自被配置为减小电路元件之间的失配的影响。来自DEM算法库的DEM算法中的每个DEM算法可被配置为以指定方式(例如，指定选择顺序、指定选择方案)使用该组电路元件以在处理输入信号时减轻失配问题。
在一些实施方式中，可自适应地选择DEM算法的DEM处理器在处理例如DSP内的信号时可具有期望的益处。基于例如信号统计的DEM算法之间的自适应切换可导致由一组电路元件得出的期望的总输出结果。在音频信号处理上下文中，例如，DEM处理器可被配置为在一些情况下自适应地选择具有期望的(例如，低)噪声基底特性的DEM算法，并且可被配置为在其他情况下自适应地选择表现出期望的谐波/音调性能的另一个DEM算法。可例如在低信号电平(例如，低幅度电平，零)下评估DEM算法的噪声基底特性，并且可在例如高信号电平(例如，高幅度电平)下表征谐波失真性能。因此，DEM处理器可通过自适应地选择减少不期望的输出结果的DEM算法来改善例如DSP的功能。
图1示出根据实施方式的被配置为控制(例如，选择)一组电路元件140的示例性DEM处理器120。如图1所示，该组电路元件140可被配置为接受输入信号IN并且产生输出信号OUT。DEM处理器120被配置为选择包括在该组电路元件140中的电路元件的全部或子组以用于处理输入信号IN以产生输出信号OUT。
该组电路元件140可被配置为使得该组电路元件的每个电路元件(标记为U1至UN)是来自该组的其他电路元件140中的每个电路元件的相同实例(例如，相同布局、相同配置、匹配)。换句话讲，该组电路元件中的每个电路元件可具有相同处理配置、相同布局、相同处理等。例如，电路元件U1在配置上可与电路元件U2相同或等同，并且电路元件U2可在配置上与电路元件UN相同。电路元件140可用于例如温度计加权方案中，其中电路元件140中的每个电路元件具有相同或等同的权重。
即使该组电路元件140是各自相同的实例，它们也可各自包括各种元件。在一些实施方式中，该组电路元件140可包括例如电压源、电流源、比较器、电流镜、电阻器、电容器、包括逻辑门(例如，与非门、与门、异或门)的逻辑元件等。例如，该组电路元件140中的每个可包括电流源、比较器、以及相同逻辑配置。
即使电路元件140中的每个被配置为相同实例，由于由例如制造变化、环境因素等(其可共同或单独称为变化)造成的失配，电路元件140中的至少一些可以以与电路元件140中的其他电路元件略微不同的方式起作用。例如，即使电路元件140中的每个被配置为(例如，具有一定配置)响应于输入而产生1.0mA的电流，电路元件U1可响应于输入而产生0.9999mA，并且电路元件UN可响应于相同输入而产生1.0001mA。
电路元件140之间的失配可导致输出信号OUT中出现的各种问题，包括诸如随机误差、非线性、失真、信号处理噪声等的误差。当使用多个电路元件140来例如并行处理信号的部分时，电路元件140之间的失配可以是相加的(或相乘的)。例如，用以处理信号的第一部分的电路元件U1中的误差可与用以处理信号的第二部分的电路元件U2中的误差相加。在一些实施方式中，当输出信号OUT被放大、用于高动态范围处理、以其他方式进行高增益处理等时，由电路元件140之间的失配引起的误差可被放大。
即使理论上DEM处理器120可选择电路元件140的任何组合以产生输出信号OUT，但因为它们是等效配置的，所以实际上，DEM处理器120在考虑到等效配置的电路元件140之间的失配的可能性的情况下控制电路元件140。具体地讲，DEM处理器120被配置为基于输入信号IN的分析从DEM算法10的库选择DEM算法(包括DEM算法A1至AN)。DEM算法10的库可被称为DEM算法或称为DEM算法A。
DEM算法10中的每个DEM算法可被配置为触发电路元件140的选择，使得由于失配(例如，由制造变化导致)造成的与电路元件140中的每个电路元件相关联的误差减小(例如，在统计学上减小，过度减小)。换句话讲，来自DEM算法10的库的DEM算法中的每个DEM算法可被配置为以不同方式使用该组电路元件140以处理输入信号IN。例如，DEM算法A1可被配置为选择电路元件140的第一子组，并且由此在处理输入信号IN时减小由特定类型的失配引起的误差。DEM算法A2可被配置为选择电路元件140的第二子组(与第一子组不同)，并且从而在处理输入信号IN时减小由特定类型的失配引起的误差。结合图10A-图10C更详细地举例说明和描述电路元件的选择的具体示例。
在一些实施方式中，DEM算法10中的一个或多个DEM算法可被配置为将误差从信号的第一部分(例如，信号的相对重要的部分)移动到信号的第二部分(例如，信号的相对不太重要的部分)。例如，DEM算法可被配置为将误差从信号的带内部分(例如，音频信号)在频谱上移动到信号的带外部分(或信号的频谱)(例如，在频谱内移动误差)。在音频上下文中，例如，可由电路元件140表现出的误差可被移动到音频信号的高频部分(例如，大于20kHz)，其中误差可不被听到音频信号的人察觉到。
在一些实施方式中，DEM算法10中的一个或多个DEM算法可以示基于方程的(例如，线性方程、非线性方程)。结合至少图6A-图11C描述基于方程的DEM算法的示例。在一些实施方式中，DEM算法10中的一个或多个DEM算法可基于随机选择、逻辑结构或网络、实验式等。在一些实施方式中，DEM算法可在硬件和/或软件中实现。在一些实施方式中，DEM算法10可各自为相对低功率(例如，低功耗)和/或相对小的区域(当在硬件中实现时)，同时仍提供期望的性能。
如图1所示，DEM处理器120包括信号分析器122、DEM选择模块124和电路元件选择模块126。DEM处理器120的这些部件可被配置为共同选择DEM算法10中的一个或多个DEM算法，该DEM算法可用于通过电路元件140触发输入信号IN的处理。
一般来讲，DEM处理器120的部件可如下起作用。信号分析器122可被配置为分析输入信号IN。基于由信号分析器122执行的分析，DEM处理器120的DEM选择模块124可被配置为从DEM算法10的库选择DEM算法中的至少一个DEM算法，该DEM算法对于处理输入信号IN将是期望的。电路元件选择模块126可被配置为然后基于所选择的DEM算法来选择该组电路元件的子组(或触发对其的选择)。例如，信号分析器122可被配置为分析输入信号IN，并且DEM选择模块124可被配置为基于分析来选择DEM算法A1以用于处理输入信号IN。电路元件选择模块126可被配置为然后基于DEM算法A1来触发对电路元件U1和U3的选择。
在一些实施方式中，信号分析器122可被配置为分析输入信号IN的一个或多个特性，诸如信号的幅度(例如，信号电平)、信号频率(例如，信号频率内容)等。在一些实施方式中，信号分析器122可被配置为计算与输入信号IN相关的一个或多个统计值(例如，平均数、平均值(例如，移动窗口平均值)、最大值、最小值、变化率)。统计值中的一者或多者可与上文提到的特性中的一者或多者相关。
在一些实施方式中，与输入信号IN的处理不直接相关的其他特性(例如，非信号相关特性)可用于选择DEM算法10。例如，特性可包括例如电路的温度(例如，处理流水线的一部分的温度)、电路类型(例如，DAC、ADC)、电路的使用模式(例如，在特定应用中的使用)等。
在一些实施方式中，DEM算法10中的一个或多个DEM算法可具有这样的区域，其中性能(例如，误差的减少)对于特定信号统计(例如，特性)签名是理想的。在一些实施方式中，DEM算法10中的一个或多个DEM算法可具有这样的区域，其中性能对于特定信号统计可能是不期望的。可基于特性(例如，特定特性的统计)，基于期望性能的位置来选择一个或多个DEM算法10。基于期望或不期望的性能的这些选择可使用下文描述的条件来实现。
DEM选择模块124可被配置为基于信号分析器122的分析和一个或多个条件12(也可以称为DEM条件或称为统计条件)来选择DEM算法10中的一个或多个DEM算法。条件12可包括例如阈值、逻辑条件(例如，与条件、异或条件)等。DEM选择模块124可基于由信号分析器122产生的特性和/或统计值中的一者或多者与条件12中的一者或多者的比较来选择DEM算法10中的一个DEM算法。换句话讲，DEM选择模块124可基于由信号分析器122产生的满足条件12中的至少一个满足条件的特性和/或统计值中的一者或多者来选择DEM算法10中的至少一个EM算法。
作为具体示例，DEM选择模块124可被配置为基于与对于选择一个DEM算法指示的特性匹配的特性来选择DEM算法10中的一个DEM算法(如在条件12之一中指定)。作为另一个具体示例，DEM选择模块124可被配置为基于超过或低于阈值的输入信号IN的特性中的一者的统计值来选择DEM算法10中的一个DEM算法(如在条件12之一中指定)。
电路元件选择模块126被配置为实现由DEM选择模块124选择的DEM算法。在一些实施方式中，电路元件选择模块126被配置为基于由DEM选择模块124选择的DEM算法中的一个DEM算法来产生并发送DEM控制信号以选择电路元件140(或其子组)。
在一些实施方式中，DEM处理器120可被配置为基于在不同时间(或在不同时间帧期间)对输入信号INT的分析来从DEM算法10的库自适应地选择DEM算法。在一些实施方式中，DEM处理器120可被配置为基于对输入信号INT的分析随时间推移的变化来从DEM算法10的库自适应地选择DEM算法。
例如，DEM处理器120可被配置为基于在第一时间(或在第一时间帧期间)对输入信号INT的分析来从DEM算法10的库选择第一DEM算法，并且可被配置为基于在第二时间(或在第二时间帧期间)对输入信号INT的分析来从DEM算法10的库中选择第二DEM算法(与第一DEM算法不同)。以这种方式，DEM算法10的库可用于在各种处理时间(例如，处理时间帧)中的每个处理时间处以期望的方式处理输入信号INT。
在一些实施方式中，DEM处理器120可被配置为实时地从DEM算法10的库自适应地选择DEM算法。换句话讲，当正在接收输入信号IN时，一个或多个DEM算法10可被选择并且用于处理输入信号IN(使用电路元件140)。不需要或可以消除用于处理输入信号IN的电路元件140的先前表征，因为DEM处理器120的处理可在正在接收输入信号IN时执行。
在一些实施方式中，DEM控制信号可被认为是前馈信号(或者可以是包括DEM处理器120的前馈路径的一部分)。在该实施方式中，DEM控制信号可由DEM处理器120基于输入信号IN的一部分(其也可为前馈路径的一部分)产生。在一些实施方式中，DEM控制信号可以以及时的方式发送到电路元件140以用于处理输入信号IN。换句话讲，输入信号IN的用于产生DEM控制信号的一部分可响应于DEM控制信号在电路元件140处处理。在一些实施方式中，在电路元件140处处理之前，输入信号IN的该部分可通过其他处理(在处理流水线内)延迟。结合至少图3和图4示出和描述信号处理流水线实施方式。
图2示出图1中所示的实施方式的包括反馈信号FB的变型形式。如图2所示，DEM处理器120可被配置为从电路元件140的输出接收反馈信号FB。例如，输出信号OUT的至少一部分可被DEM处理器120接收作为反馈信号FB。因此，在此类实施方式中，DEM处理器120(例如，信号分析器122、DEM选择模块124、电路元件选择模块126)可使用反馈信号FB来自适应地选择DEM算法10中的一个或多个DEM算法。
虽然在图1或图2中未示出，但反馈信号FB处理和前馈信号处理(例如，其中示于图1中的DEM控制信号被认为是前馈信号)可由DEM处理器120用来(在实施方式中)选择(并且实现)DEM算法10中的一个或多个DEM算法。例如，在一些实施方式中，反馈信号FB可结合前馈信号(如图1所示)使用以使用前馈信号来改善(例如，修改、改变)DEM处理器120的选择。
在一些实施方式中，反馈信号FB和前馈信号可以是不同类型的信号。例如，反馈信号FB可以是模拟信号，并且前馈信号可以是数字信号(或反之亦然)。
返回参见图1，在一些实施方式中，部件的功能可被包括在与所示的那些模块和/或部件不同的模块和/或部件中。在一些实施方式中，DEM处理器120的部件的功能和处理可被分配到信号处理流水线的若干部件。结合至少图3和图4描述此类信号处理流水线实施方式。
在一些实施方式中，DEM处理器120(或其部分)可以是或者可包括各种电路类型。例如，DEM处理器120可以是微处理器、逻辑模块、数字信号处理器(DSP)、逻辑门、专用集成电路(ASIC)、现场可编程门阵列(FPGA)等。在一些实施方案中，DEM处理器120可以是或者可包括数字电路和模拟电路的任何组合。
在一些实施方式中，DEM处理器120的部件(例如，模块、分析器)可被配置为基于一个或多个平台(例如，一个或多个相似或不同的平台)来操作，该平台可包括一种或多种类型的硬件、软件、固件、操作系统、运行时间库等。DEM处理器120的部件可以是或者可包括被配置为处理属性的任何类型的硬件和/或软件。在一些实施方式中，本文所述的DEM处理器120的部件中示出的部件中的一个或多个部分可以是或者可包括基于硬件的模块(例如，数字信号处理器(DSP)、现场可编程门阵列(FPGA)、存储器)、固件模块、和/或基于软件的模块(例如，计算机代码的模块、可在计算机处执行的一组计算机可读指令)。例如，在一些实施方式中，DEM处理器120的部件的一个或多个部分可以是或者可包括被配置用于由至少一个处理器(未示出)执行的软件模块。换句话讲，DEM处理器120的部件中的一个或多个部件可以是或者可包括处理器，该处理器被配置为处理存储在存储器中的指令。
在一些实施方式中，存储器130可以是任何类型的存储器，诸如随机存取存储器、磁盘驱动存储器、闪速存储器等。在一些实施方式中，存储器130可被实现为与DEM处理器120的部件相关联的多于一个存储器部件(例如，多于一个RAM部件或磁盘驱动存储器)。在一些实施方式中，存储器130可以是或者可包括非本地存储器。例如，存储器130可以是或者可包括由多个设备(未示出)共享的存储器。
图3示出根据实施方式的被配置为控制与信号流水线150相关联的电路元件的DEM处理器120。信号处理流水线150包括信号处理器110和电路元件140。信号处理器110被配置为处理(例如，接收)输入信号IN并且产生中间信号S1。中间信号S1由电路元件140处理并且用于产生输出信号OUT。
如图所示，在该实施方式中，DEM处理器120被配置为基于输入信号IN和中间信号S1来选择和实现DEM算法10中的一个或多个DEM算法。具体地讲，信号分析器122可被配置为分析信号IN、S1。基于由信号分析器122执行的分析，DEM处理器120的DEM选择模块124可被配置为从DEM算法10的库选择DEM算法中的至少一个DEM算法，该DEM算法对于信号处理流水线150将是期望的，以处理输入信号IN并且产生输出信号OUT。虽然在图3中未示出，但反馈信号也可由DEM处理器120使用(代替已由DEM处理器处理的信号，或结合已由DEM处理器处理的信号)。在一些实施方式中，中间信号S1可由DEM处理器120单独使用(没有输入信号IN)以产生DEM控制信号。
在该示例性实施方式中，信号处理流水线150一般被示为表示可结合DEM处理器120使用的通用部件。在一些实施方式中，DEM处理器120的部件中的一个或多个部件可被包括在例如信号处理器110中。
在该示例性实施方式中，信号处理器110可表示，或者可以是被配置为处理信号的任何类型的信号处理器110。信号处理器110可包括一个或多个模块、电路等。在一些实施方式中，信号处理流水线150可包括各种信号处理部件。例如，信号处理流水线150可以是或者包括数模转换(DAC)处理流水线或模数转换(ADC)处理流水线。在一些实施方式中，信号处理流水线150可与例如音频信号处理相关联。在至少图4中示出和描述包括在DAC处理流水线中的DEM处理器120的示例。
图4是示出包括上述DEM处理器120的变型形式的DAC的信号处理流水线450(可称为DAC流水线)。DAC流水线450包括数字信号处理器(DSP)410、调制器412(例如，∑-Δ调制器)、DEM处理器120、以及DAC转换器414。应当注意，信号分析器122和DEM选择模块124被包括在DSP 410中，而不是包括在DEM处理器120中。包括在DSP 410中的存储器411存储条件12，该条件可由DEM选择模块124访问。
因为DAC 414的电路元件140(例如，单元组件)中的误差可将其自身表现为数模转换循环(例如，沿着DAC流水线450的转换循环)中的非线性，所以DEM处理器120(和DEM算法选择过程)被实现。转换(在DAC 414处)可包括由电路元件140产生的值的总和。非线性可被表现为例如噪声基底和/或谐波失真的增加。结合下图描述关于噪声基底和谐波失真的更多细节。
DSP 410中的信号分析器122可确定输入信号IN的一个或多个特性(例如，方面)，诸如信号的幅度(例如，信号电平)、信号频率(例如，信号频率内容)等。信号分析器122可被配置为计算与输入信号IN相关的一个或多个统计值(例如，平均数、平均值(例如，移动窗口平均值)、最大值、最小值)。DEM选择模块124可被配置为基于信号分析器122的分析以及条件12中的一个或多个来选择DEM算法10中的一个或多个DEM算法(并且发送DEM选择信号)。电路元件选择模块126被配置为产生DEM控制信号并且将DEM控制信号发送到DAC 414以选择电路元件140。
在一些实施方式中，DSP 410可被配置为串行地接收输入信号IN。DSP 410可被配置为将串行数据转换为可通过DAC流水线450处理的并行数据(例如，n位字(例如，20位字、8位字))。虽然在图4中未示出，但DAC流水线450的输出可为例如放大器(用以驱动扬声器)、扬声器等。
虽然未示出，但多个不同时钟信号可与DSP 410相关联。主时钟MCLK可用作DAC流水线450的主要时钟，LR时钟可用于限定采样速率，位时钟BCLK可用于串行地记录数字数据等。
虽然在图4中未示出，但反馈信号可被包括在DAC 414的输出上。在一些实施方式中，反馈信号可用于感测DAC 414的输出上的扬声器负载。反馈信号可被提供给DSP 410(和信号分析器122)以用于选择DEM算法。
图5是示出用于使用DEM处理器(例如，DEM处理器120)来选择DEM算法的方法的流程图。如图5所示，该方法可包括在信号分析器处分析与处理流水线相关联的信号(框510)。处理流水线可与音频信号的处理相关联。在一些实施方式中，信号可以是与处理流水线的输入侧相关联的前馈信号。在一些实施方式中，信号可以是与处理流水线的输出侧相关联的反馈信号。
该方法可包括基于分析和统计条件从多个DEM算法选择DEM算法(框520)。统计条件可与信号电平、信号频率内容等相关联。
该方法还可包括基于所选择的DEM算法来选择一组电路元件的子组(框530)。该组电路元件中的每个可被等效地配置。在一些实施方式中，DEM算法可被实现为方程(例如，传递函数)，该方程将与该组电路元件相关联的误差移动(例如，推动、处理)到信号的频谱的带外部分(例如，在特定应用中可容忍失真的一部分)。
下文结合图6A至图11C描述与示例性DEM DEM算法相关联的各个方面和权衡的示例。图6A至图11C共同示出第一DEM算法(例如，第一模式的DEM方程)在涉及较低幅度信号(并且次谐波音调可被容忍)的情况下是期望的，并且第二DEM(例如，第二模式的DEM方程)在涉及较高幅度信号(并且较高噪声基底可被容忍)时可以是期望的。与图6A至图11C相关联的示例和描述基于用于由DEM算法进行处理的电路元件之间0.1％失配的假设。
图6A和图6B是示出示例性DEM算法的行为的曲线图。在曲线图中的每个曲线图中，以分贝(dB)计的输出信号(例如，DAC输出信号)在y轴上示出，并且频率(例如，Fs*6.144MHz)在x轴上示出。在一些实施方式中，输出信号可以是调制器(例如，示于图4中的调制器412，Δ-∑调制器)的输出。
示例性DEM算法可以是数据加权平均(DWA)DEM算法(称为DWA算法)，该算法由以下DEM方程1表示：
Hmismatch＝1-z-D (1)
其中D可具有任何值。在一些实施方式中，D可具有最大值2。DEM方程1是可用于处理电路元件(例如，电路元件140)的失配误差的传递函数。当D＝1时，DEM方程1可用作第一DEM算法(例如，一阶DEM算法、第一模式的DEM算法)，并且当D＝2时，DEM方程1可用作第二DEM算法(例如，二阶DEM算法、第二模式的DEM算法)。
当D＝1时，DEM方程1的成形特性示于图6A中，并且当D＝2时，DEM方程1的成形特性示于图6B中。函数Hmismatch将电路元件的失配误差移动(例如，推动)出目标频带(例如，所关注的频带)。在该实施方式中，所关注的目标频带通常低于例如Fs/128(在曲线图中的每个的最左侧上)。因此，Hmismatch将电路元件的失配误差移动(例如，推动)到曲线图中的右侧。如果在音频信号处理上下文中，则目标频带可以是目标音频频带。
图7A和图7B是示出对DEM算法之间的切换的信号(例如，输入信号)的影响的曲线图。具体地讲，图7A和图7B示出由DEM方程1表示的DEM算法的D＝1和D＝2之间的切换以及与切换点相关联的折衷。图7A示出以dBV计的噪声基底与以dBFS(分贝全标度)计的输入信号(例如，数字输入信号)，并且图7B示出全谐波失真(THD)和以dB计的噪声(N)与输入信号(示于图7A中)。在两个曲线图中，在约-40dBFS处示出D＝1和D＝2之间的切换。
图7A示出在较低信号电平(例如，信号幅度)(曲线图的左侧，其中D＝1)处，噪声基底比在较高信号电平(曲线图的右侧，其中D＝2)处更低(性能更好)。噪声基底测量可在以下情况下执行：在低信号(例如，数字静音(ZERO输入))处，在-60dBFS输入处等。通频带的噪声基底可在这些条件下评估。
图7B示出THD+N随着信号电平增加而减小。THD+N可在显着较高的信号电平下，例如在-20dBFS至0dBFS的范围内评估。在该情况下，将预期输入信号的谐波，但很少或没有次谐波音调(或尖峰)可以是可见的。结合至少图8至图9B示出和描述示出不期望的次谐波音调的曲线图。
使用示于图7A和图7B中的这些关系，可基于输入信号电平选择和更改DEM顺序。这可以在较低信号电平下产生期望的噪声基底测量，其中在较高信号电平下具有很少或没有次谐波音调。作为示例，切换点可被包括在例如条件(例如，图1中所示的条件12)中的一个或多个中，并且可用于触发DEM方程1的D＝1和D＝2之间的切换。
图8是示出实现多个版本的DEM算法的设备的模型的功率谱密度(PSD)(dB)与频率(Hz)的示意图。在该实施方式中，对于DEM方程1，比较DEM算法的结果，其中D＝1(数据801)和D＝2(数据802)。对于D＝1和D＝2，在相同较高功率电平(7.2kHz)下DEM方程1的性能的比较示出其中D＝2的DEM方程1消除了次谐波音调803(例如，通频带内的音调被消除)，这是对其中D＝1的DEM算法的显着改善。次谐波音调(例如，尖峰)803仅与其中D＝1的DEM算法相关联。然而，使用其中D＝2的DEM方程1的权衡在于积分噪声基底比使用其中D＝1的DEM方程1高。由通过数据801和数据802的虚线之间的斜率差来说明积分噪声基底的差异。在一些实施方式中，其中高信号为例如约-14dBFS，附加放大级中的谐波可支配性能。
在一些实施方式中，DEM处理器(例如，DEM处理器120)可被配置为选择DEM算法配置，该DEM算法配置利用诸如图8中所示的那些权衡之类的权衡。例如，当涉及较低幅度信号(并且次谐波音调可被容忍)时可使用其中D＝1的DEM方程，并且当涉及较高幅度信号(并且较高噪声基底可被容忍)时可使用其中D＝2的DEM方程。在音频上下文中，例如，动态范围可以是音频放大器的关键规格之一。如本文所述，DEM方程(D＝1和D＝2)的选择可允许如在低信号条件下测量的增加的动态范围性能，并且可允许在较高信号电平下的无音调噪声基底。
图9A和图9B是进一步支持图8中示出的结果的曲线图。图9A是示出用于使用DEM算法(DEM方程1，其中D＝1)评估样品设备实施方式的快速傅里叶变换(FFT)频谱的曲线图。与7.2kHz信号(数据901)相关联的数据示于图9A中。图9B是示出在高信号电平(在该实施方式中为7.2kHz)下使用DEM算法(DEM方程1，其中D＝1)的设备实施方式的模型的功率谱密度(PSD)(dB)与频率(Hz)。在该图中示出了数字调制器911(例如，Δ-Σ调制器(例如，调制器412))的输出和DEM处理器912(例如，DEM处理器120)的输出。如图9A和图9B所示，次谐波音调(或尖峰)(在图9A中标记为903，并且在图9B中标记为913)表现在测量中。音调行为，尤其是次基调，在系统中可能是不期望的。在数字调制器911的输出中不表现出不期望的音调。在一些实施方式中，次谐波音调生成至少在某种程度上是输入信号频率和幅度的函数。
图10A至图10C示出用于DEM算法的变型形式的电路元件选择。具体地讲，图10A至图10C示出分别对于没有DEM算法、其中D＝1的DEM方程、其中D＝2的DEM方程的电路元件选择。电路元件被标记为A至H，并且样品数量从1到44向右侧1增加(例如，从左到右随时间增加)。
对于特定样品数选择的电路元件的数量在图10A至图10C中的每一者上相同，以示出当不存在DEM算法时，当对于DEM方程1D＝1并且对于DEM方程1D＝2时的差异。在样品号处选择的电路元件的数量可以是在特定采样时间所需的电路元件的数量。在该示例中，电路元件选择在样品号中的每个样品号处在3和4个电路元件之间切换。例如，在样品号1处，选择总共4个电路元件。作为另一个示例，在样品号9处，选择总共3个电路元件。
如图10A所示，当不应用DEM算法时，不使用电路元件E至H。例如，在样品号1处，选择电路元件A至D，并且在样品号2处，选择电路元件A至C。
如图10B所示，当D＝1时，使用所有电路元件。例如，在样品号1处，选择电路元件A、B、C和H；在样品号2处，选择电路元件D至F；并且在样品号3处，选择电路元件A、G和H。
如图10C所示，当D＝2时，使用所有电路元件，但使用模式与D＝1时图10B中所示不同。例如，在样品号1处，选择电路元件A、B、C和H(这与图10B所示相同)；在样品号2处，选择电路元件A、B和H(这与图10B所示不同)；并且在样品号3处，选择电路元件D至F(这与图10B所示不同)。
具体地讲，图10B至图10C示出DEM算法可选择电路元件(例如，随时间推移以特定模式或顺序选择电路元件)以随时间推移处理信号的不同方式。
图11A至图11C示出受到示于图10A至图10C中的实施方式影响的各种参数。图11A示出与其中D＝1的DEM方程和其中D＝2的DEM方程相比，对于没有DEM算法的PSD。图11B示出与其中D＝1的DEM方程和其中D＝2的DEM方程相比，对于没有DEM算法的积分噪声基底。图11C是示于图11B中的曲线图的缩放版本，以突出显示对于其中D＝1的DEM方程和其中D＝2的DEM方程的积分噪声基底之间的差异。
如该图所示，对于没有DEM的积分噪声基底比对于D＝1和D＝2的积分噪声基底高得多。对于D＝2的积分噪声基底比对于D＝1的积分噪声基底略微较高，这与上述曲线图一致。在非常高的噪声基底的情况下，DEM处理不具有不利的失配效应。D＝1和D＝2算法对于减少(或消除)带内失配噪声均是期望的。D＝1的情况具有更好的噪声基底性能，在D＝2的情况下施加小信号，噪声基底改善为约3dB。
在一个一般方面，装置可包括信号分析器，该信号分析器被配置为分析与处理流水线相关联的信号；以及动态组件匹配(DEM)选择模块，该动态组件匹配选择模块被配置为基于由信号分析器执行的分析来从多个DEM算法中选择DEM算法。装置可包括一组电路元件，其中来自该组电路元件的每个电路元件可具有相同逻辑配置。装置可包括电路元件选择模块，该电路元件选择模块被配置为基于所选择的DEM算法来选择该组电路元件的子组。装置可包括以下各项中的任一项的组合。
在一些实施方式中，DEM算法是第一DEM算法，信号分析器在第一时间处分析信号。信号分析器可被进一步配置为在第二时间处分析信号，并且DEM选择模块被进一步配置为基于在第二时间处对信号的分析来选择第二DEM算法。在一些实施方式中，子组是第一子组，并且电路元件选择模块可被配置为基于第二DEM算法来选择该组电路元件的第二子组。在一些实施方式中，信号分析器被配置为分析信号的信号电平或信号频率中的至少一者。
在一些实施方式中，DEM选择模块被配置为基于对信号的分析和存储在存储器中的条件来选择DEM算法。在一些实施方式中，装置可包括数字信号处理器，并且信号分析器或DEM选择模块中的至少一者可被包括在数字信号处理器中。在一些实施方式中，装置可包括数/模转换器(DAC)处理流水线，并且该组电路元件可被包括在DAC处理流水线中。
在一些实施方式中，信号是输入模拟信号，并且信号分析器被配置为分析输入模拟信号。装置可包括数/模转换器(DAC)，该数/模转换器被配置为使用所选择的电路元件的子组来产生输出数字信号。在一些实施方式中，电路元件中的至少一个电路元件包括电流源。在一些实施方式中，来自该组电路元件的每个电路元件在配置上是相同的。
在又一方面，装置可包括一组电路元件，来自该组电路元件的每个电路元件具有相同配置以用于处理信号；以及动态组件匹配(DEM)处理器，该动态组件匹配处理器被配置为基于第一DEM算法来使用该组电路元件。装置可包括信号分析器，该信号分析器被配置为分析信号；以及动态元件匹配(DEM)选择模块，该动态元件匹配选择模块被配置为基于由信号分析器执行的分析来从多个DEM算法中选择第二DEM算法。第二DEM算法可与第一DEM算法不同。装置可包括以下各项中的任一项的组合。
在一些实施方式中，装置可包括电路元件选择模块，该电路元件选择模块被配置为基于第二DEM算法来选择该组电路元件的子组。在一些实施方式中，DEM选择模块可被配置为基于信号的分析和统计条件来选择第二DEM算法。
在又一个一般方面，方法可包括在第一时间周期期间在信号分析器处分析与处理流水线相关联的信号，基于在第一时间周期期间的分析以及统计条件来从多个DEM算法选择第一DEM算法，以及基于所选择的DEM算法来选择一组电路元件的子组。该方法可包括在第二时间周期期间在信号分析器处分析与处理流水线相关联的信号，以及基于在第二时间周期期间的分析以及统计条件来从多个DEM算法中选择第二DEM算法。装置可包括以下各项中的任一项的组合。
在一些实施方式中，信号是与处理流水线的输入侧相关联的前馈信号。在一些实施方式中，信号是与处理流水线的输出侧相关联的反馈信号。在一些实施方式中，第一DEM算法是方程，该方程将与该组电路元件相关联的误差移动到信号的频谱的带外部分。在一些实施方式中，分析包括分析信号的信号电平或信号频率中的至少一者，选择可包括根据基于所选择的DEM算法的模式来修改一组电路元件的子组。在一些实施方式中，信号是输入模拟信号。该方法可包括使用所选择的电路元件的子组来产生输出数字信号。在一些实施方式中，选择第一DEM算法包括在第一时间周期期间进行选择。
在至少一个方面，用于选择DEM算法的方法可包括：在第一时间周期期间在信号分析器处分析与处理流水线相关联的信号；基于在第一时间周期期间的分析以及统计条件来从多个DEM算法选择第一DEM算法；基于所选择的第一DEM算法来选择一组电路元件的子组，选择包括根据基于所选择的DEM算法的模式来修改一组电路元件的子组；在第二时间周期期间在信号分析器处分析与处理流水线相关联的信号，分析包括分析信号的信号电平或信号频率中的至少一者；以及基于在第二时间周期期间的分析以及统计条件来从多个DEM算法中选择第二DEM算法。
在一些实施方式中，信号是与处理流水线的输入侧相关联的前馈信号。
在一些实施方式中，信号是与处理流水线的输出侧相关联的反馈信号。
在另一个一般方面，方法可包括在第一时间周期期间在信号分析器处分析与处理流水线相关联的信号；基于在第一时间周期期间的分析以及统计条件来从多个DEM算法选择第一DEM算法；基于所选择的第一DEM算法选择一组电路元件的子组，该第一DEM算法是方程，该方程将与该组电路元件相关联的误差移动到信号的频谱的带外部分；在第二时间周期期间在信号分析器处分析与处理流水线相关联的信号；以及基于在第二时间周期期间的分析以及统计条件来从多个DEM算法中选择第二DEM算法。
在一些实施方式中，信号是输入模拟信号，并且该方法包括使用所选择的电路元件的子组产生输出数字信号。
在一些实施方式中，对第一DEM算法的选择包括在第一时间周期期间进行选择。
在一些实施方式中，信号是与处理流水线的输入侧相关联的前馈信号或与处理流水线的输出侧相关联的反馈信号。
应当理解，在前面的描述中，当组件被提及在另一个元件上，连接到另一个元件，电连接到另一个元件，耦接到另一个元件，或电耦合到另一个元件上时，该元件可直接在另一个元件上，连接或耦接到另一个元件上，或者可以存在一个或多个中间元件。相反，当元件被提及直接在另一个组件或层上、直接连接到另一个元件、或直接耦接到另一个元件或层时，不存在中间元件。虽然在整个详细描述中可能不会通篇使用术语直接在…上、直接连接到…、或直接耦接到…，但是被示为直接在元件上、直接连接或直接耦接的元件可以此类方式提及。本申请的权利要求(如果存在的话)可被修订以叙述在说明书中描述或者在附图中示出的示例性关系。
如在本说明书中所使用的，除非根据上下文明确地指出特定情况，否则单数形式可包括复数形式。除了附图中所示的取向之外，空间相对术语(例如，在…上方、在…上面、在…之上、在…下方、在…下面、在…之下、在…之以下等等)旨在涵盖器件在使用或操作中的不同取向。在一些实施方式中，在…上面和在…下面的相对术语可分别包括竖直地在…上面和竖直地在…下面。在一些实施方式中，术语邻近可包括横向邻近或水平邻近。
本文所述的各种技术的实施方式可在数字电子电路中、计算机硬件、固件、软件中或它们的组合中实现(例如，包括在其中)。方法的部分也可通过专用逻辑电路例如FPGA(现场可编程门阵列)或ASIC(专用集成电路)进行，并且装置可实现为该专用逻辑电路。
一些实施方式可使用各种半导体处理和/或封装技术来实现。一些实施方式可使用与半导体衬底相关联的各种类型的半导体处理技术来实现，该半导体衬底包括但不限于例如硅(Si)、砷化镓(GaAs)、氮化镓(GaN)、碳化硅(SiC)等。
虽然所描述的实施方式的某些特征已经如本文所述进行了说明，但是本领域技术人员现在将想到许多修改形式、替代形式、变化形式和等同形式。因此，应当理解，所附权利要求旨在涵盖落入实施方式的范围内的所有此类修改形式和变化形式。应当理解，这些修改形式和变化形式仅仅以示例的方式呈现，而不是限制，并且可以进行形式和细节上的各种改变。除了相互排斥的组合以外，本文所述的装置和/或方法的任何部分可以任意组合进行组合。本文所述的实施方式可包括所描述的不同实施方式的功能、部件和/或特征的各种组合和/或子组合。

Claims (5)

1.一种用于电路部件的自适应动态元件匹配的装置，其特征在于所述装置包括：
数字信号处理器；
信号分析器，所述信号分析器被包括在所述数字信号处理器中；
动态元件匹配DEM选择模块，所述DEM选择模块被包括在所述数字信号处理器中且连接至所述信号分析器；
一组电路元件，所述组电路元件包括在处理流水线中，来自所述组电路元件的每个电路元件具有相同配置；和
电路元件选择模块，所述电路元件选择模块被包括在DEM处理器中且连接到所述数字信号处理器以及所述组电路元件。
2.根据权利要求1所述的装置，其特征在于所述装置进一步包括：
数/模转换器DAC处理流水线，所述组电路元件被包括在所述DAC处理流水线中。
3.根据权利要求1所述的装置，其特征在于所述装置进一步包括：
数/模转换器DAC，所述DAC连接到所选择的所述组电路元件的子组。
4.根据权利要求1所述的装置，其特征在于来自所述组电路元件的每个电路元件包括电流源。
5.一种用于电路部件的自适应动态元件匹配的装置，其特征在于所述装置包括：
数字信号处理器；
一组电路元件，来自所述组电路元件的每个电路元件具有相同配置以用于处理信号；
动态元件匹配DEM处理器，所述DEM处理器连接到所述组电路元件以及所述数字信号处理器；
信号分析器，所述信号分析器被包括在所述数字信号处理器中；和
动态元件匹配DEM选择模块，所述DEM选择模块被包括在所述数字信号处理器中。
CN201822155739.6U 2018-01-12 2018-12-21 用于电路部件的自适应动态元件匹配的装置 Active CN213547830U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/869,757 US10200054B1 (en) 2018-01-12 2018-01-12 Adaptive dynamic element matching of circuit components
US15/869,757 2018-01-12

Publications (1)

Publication Number Publication Date
CN213547830U true CN213547830U (zh) 2021-06-25

Family

ID=65200230

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201822155739.6U Active CN213547830U (zh) 2018-01-12 2018-12-21 用于电路部件的自适应动态元件匹配的装置

Country Status (3)

Country Link
US (1) US10200054B1 (zh)
CN (1) CN213547830U (zh)
TW (1) TWM578057U (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI690164B (zh) * 2019-04-24 2020-04-01 智原科技股份有限公司 差和式類比數位轉換器及其操作方法
CN116073825B (zh) * 2023-03-27 2023-06-23 上海韬润半导体有限公司 一种动态元件匹配电路和数模转换器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6577258B2 (en) 2001-10-01 2003-06-10 Nokia Corporation Adaptive sigma-delta data converter for mobile terminals
JP4836736B2 (ja) * 2006-09-29 2011-12-14 株式会社東芝 デジタル・アナログ変換回路
KR100911427B1 (ko) * 2007-11-08 2009-08-11 한국전자통신연구원 동적 소자 정합 방법 및 이를 이용한 멀티-비트디지털-아날로그 변환기, 상기 멀티-비트 디지털-아날로그변환기를 구비한 델타-시그마 변조기 및 델타-시그마디지털-아날로그 변환기
US8643525B1 (en) * 2013-01-03 2014-02-04 Avnera Corporation Multiple output dynamic element matching algorithm with mismatch noise shaping for digital to analog converters
US9525444B2 (en) 2013-07-19 2016-12-20 Analog Devices Global Adaptive element shuffler
US9762256B2 (en) * 2015-04-16 2017-09-12 Maxlinear, Inc. Digital-to-analog converter (DAC) with enhanced dynamic element matching (DEM) and calibration

Also Published As

Publication number Publication date
US10200054B1 (en) 2019-02-05
TWM578057U (zh) 2019-05-11

Similar Documents

Publication Publication Date Title
JP3836328B2 (ja) Ａｄ変換器を有する集積回路
US8896471B1 (en) Conversion of a discrete-time quantized signal into a continuous-time, continuously variable signal
US9577663B1 (en) Bandwidth extension of oversampled analog-to-digital converters by means of gain boosting
US7786912B2 (en) Sigma delta converter system and method
CN213547830U (zh) 用于电路部件的自适应动态元件匹配的装置
MX2007002222A (es) Metodo y aparato para generador de numero-aleatorio.
Hosseini et al. Observations concerning the generation of spurious tones in digital delta-sigma modulators followed by a memoryless nonlinearity
US20150229323A1 (en) Multi-stage digital-to-analog converter
Janssen et al. Basics of sigma-delta modulation
Lee et al. Digital calibration of capacitor mismatch in sigma-delta modulators
Liao et al. Influence of LFSR dither on the periods of a MASH digital delta–sigma modulator
Hosseini et al. Prediction of the spectrum of a digital delta–sigma modulator followed by a polynomial nonlinearity
Ceballos et al. Stochastic analog-to-digital conversion
TW201807956A (zh) Δ-σ調製器
US10951229B1 (en) Digital filter
JP6164208B2 (ja) 送信機および送信方法
Colodro et al. Spectral analysis of pulsewidth-modulated sampled signals
Orna et al. Quantitative jitter simulations and FIR-DAC sizing for single-bit continuous time sigma delta modulators
US20070035424A1 (en) Sigma-delta modulator
Bokmans et al. Improved Delta-Sigma Modulator for Direct Switch Control of a DC-DC Converter
Lindfors et al. N‐path dynamic element matching for multibit bandpass ΣΔ modulators
Fouto et al. A 3rd order MASH switched-capacitor ΣΔM using ultra incomplete settling employing an area reduction technique
JP2018117192A (ja) 情報処理装置、方法、及びプログラム、ｄ／ａ変換装置、電子楽器
Ersoy et al. On band-pass delta-sigma modulators suitable for microwave class-S power amplifiers
CN116614136A (zh) 连续时间δς模数转换装置及其操作方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant