CN213519920U - 一种双面封装结构 - Google Patents
一种双面封装结构 Download PDFInfo
- Publication number
- CN213519920U CN213519920U CN202022130874.2U CN202022130874U CN213519920U CN 213519920 U CN213519920 U CN 213519920U CN 202022130874 U CN202022130874 U CN 202022130874U CN 213519920 U CN213519920 U CN 213519920U
- Authority
- CN
- China
- Prior art keywords
- chip
- double
- pin
- recited
- copper post
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
本实用新型涉及一种双面封装结构，它包括引脚(1)和载片架(2)，所述引脚(1)和载片架(2)之间形成间隙(3)，所述载片架(2)正面设置有下沉台阶(4)，所述下沉台阶(4)上设置有倒装芯片(5)，所述倒装芯片(5)背面设置有第一铜柱(6)和第二铜柱(7)，所述第一铜柱(6)位于下沉台阶(4)区域，所述第二铜柱(7)位于间隙(3)区域，所述第一铜柱(5)通过锡球与下沉台阶(4)相连接，所述载片架(2)背面设置有正装芯片(8)，所述正装芯片(8)通过金属线(9)分别与引脚(1)和第二铜柱(7)相连接。本实用新型一种双面封装结构，其正装芯片与倒装芯片间直连互通，提升了电性传导效率。
Description
技术领域
本实用新型涉及一种双面封装结构，属于半导体封装技术领域。
背景技术
传统芯片封装从芯片输出结构可分为倒装和正装，倒装通过金属柱作电性输出直接与载片架焊接，正装则先将芯片背面固定在载片架上，正面通过金属线连接方式作电性输出。如果需要同时把倒装芯片和正装芯片封装在同一个封装体内。一般将两种芯片并排布置在引线框架的同一侧，但是这样的平面布置使得整个器件的尺寸会比较大。而如果将两种芯片布置在引线框架的两侧的话，倒装芯片与正装芯片无法直接实现电性互联。
实用新型内容
本实用新型所要解决的技术问题是针对上述现有技术提供一种双面封装结构，两种类型的芯片共用一个载片架，集成芯片同时又节省封装成本。
本实用新型解决上述问题所采用的技术方案为：一种双面封装结构，它包括引脚和载片架，所述引脚和载片架之间形成间隙，所述载片架正面设置有下沉台阶，所述下沉台阶上设置有倒装芯片，所述倒装芯片背面设置有第一铜柱和第二铜柱，所述第一铜柱位于下沉台阶区域，所述第二铜柱位于间隙区域，所述第一铜柱通过锡球与下沉台阶相连接，所述载片架背面设置有正装芯片，所述正装芯片通过金属线分别与引脚和第二铜柱相连接。
可选的，所述引脚和第二铜柱之间通过金属线相连接。
可选的，所述引脚正面与载片架正面齐平，所述倒装芯片的正面高度低于引脚和载片架正面高度。
可选的，所述引脚背面、载片架背面和第二铜柱背面齐平。
可选的，所述倒装芯片与下沉台阶之间设置有底部填充胶。
可选的，所述正装芯片与载片架之间设置有焊料。
可选的，所述引脚背面设置有电镀层。
可选的，所述第二铜柱表面设置有电镀层。
可选的，所述倒装芯片、正装芯片表面包覆有塑封料。
与现有技术相比，本实用新型的优点在于：
1、本实用新型一种双面封装结构，一个封装体两面同时集成两种输出类型的芯片，实现倒装与正装芯片的双面集成及三维互联，且正装芯片与倒装芯片间直连互通，提升了电性传导效率；
2、本实用新型一种双面封装结构，利用填充胶的毛细效应，将倒装后的芯片固定再进行正装，实用性强。
附图说明
图1为本实用新型一种双面封装结构的示意图。
图2为本实用新型一种双面封装结构正装芯片一侧的俯视图。
图3为本实用新型一种双面封装结构倒装芯片一侧的俯视图。
其中：
引脚1
载片架2
间隙3
下沉台阶4
倒装芯片5
第一铜柱6
第二铜柱7
正装芯片8
金属线9
底部填充胶10
焊料11
电镀层12
塑封料13。
具体实施方式
以下结合附图实施例对本实用新型作进一步详细描述。
如图1～图3所示，本实用新型涉及的一种双面封装结构，它包括引脚1和载片架2，所述引脚1和载片架2之间形成间隙3，所述载片架2正面设置有下沉台阶4，所述下沉台阶4上设置有倒装芯片5，所述倒装芯片5背面设置有第一铜柱6和第二铜柱7，所述第一铜柱6位于下沉台阶4区域，所述第二铜柱7位于间隙3区域，所述第一铜柱6通过锡球与下沉台阶4相连接，所述载片架2背面设置有正装芯片8，所述正装芯片8通过金属线9分别与引脚1和第二铜柱7相连接；
所述引脚1和第二铜柱7之间也通过金属线9相连接；
所述引脚1正面与载片架2正面齐平，所述倒装芯片5的正面高度低于引脚1和载片架2正面高度；
所述引脚1背面、载片架2背面和第二铜柱7背面齐平；
所述倒装芯片5与下沉台阶4之间设置有底部填充胶10；
所述正装芯片8与载片架2之间设置有焊料11；
所述引脚1背面设置有电镀层12；
所述第二铜柱7表面设置有电镀层12；
所述倒装芯片5、正装芯片8表面包覆有塑封料13。
所述正装芯片8通过金属线9分别与引脚1和第二铜柱7相连接。
上述实施例外，本实用新型还包括有其他实施方式，凡采用等同变换或者等效替换方式形成的技术方案，均应落入本实用新型权利要求的保护范围之内。
Claims (9)
1.一种双面封装结构，其特征在于：它包括引脚(1)和载片架(2)，所述引脚(1)和载片架(2)之间形成间隙(3)，所述载片架(2)正面设置有下沉台阶(4)，所述下沉台阶(4)上设置有倒装芯片(5)，所述倒装芯片(5)背面设置有第一铜柱(6)和第二铜柱(7)，所述第一铜柱(6)位于下沉台阶(4)区域，所述第二铜柱(7)位于间隙(3)区域，所述第一铜柱(6)通过锡球与下沉台阶(4)相连接，所述载片架(2)背面设置有正装芯片(8)，所述正装芯片(8)通过金属线(9)分别与引脚(1)和第二铜柱(7)相连接。
2.根据权利要求1所述的一种双面封装结构，其特征在于：所述引脚(1)和第二铜柱(7)之间通过金属线(9)相连接。
3.根据权利要求1所述的一种双面封装结构，其特征在于：所述引脚(1)正面与载片架(2)正面齐平，所述倒装芯片(5)的正面高度低于引脚(1)和载片架(2)正面高度。
4.根据权利要求1所述的一种双面封装结构，其特征在于：所述引脚(1)背面、载片架(2)背面和第二铜柱(7)背面齐平。
5.根据权利要求1所述的一种双面封装结构，其特征在于：所述倒装芯片(5)与下沉台阶(4)之间设置有底部填充胶(10)。
6.根据权利要求1所述的一种双面封装结构，其特征在于：所述正装芯片(8)与载片架(2)之间设置有焊料(11)。
7.根据权利要求1所述的一种双面封装结构，其特征在于：所述引脚(1)背面设置有电镀层(12)。
8.根据权利要求1所述的一种双面封装结构，其特征在于：所述第二铜柱(7)表面设置有电镀层(12)。
9.根据权利要求1所述的一种双面封装结构，其特征在于：所述倒装芯片(5)、正装芯片(8)表面包覆有塑封料(13)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202022130874.2U CN213519920U (zh) | 2020-09-25 | 2020-09-25 | 一种双面封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202022130874.2U CN213519920U (zh) | 2020-09-25 | 2020-09-25 | 一种双面封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN213519920U true CN213519920U (zh) | 2021-06-22 |
Family
ID=76450677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202022130874.2U Active CN213519920U (zh) | 2020-09-25 | 2020-09-25 | 一种双面封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN213519920U (zh) |
-
2020
- 2020-09-25 CN CN202022130874.2U patent/CN213519920U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8669650B2 (en) | Flip chip semiconductor device | |
| CN206282838U (zh) | 无源器件与有源器件的集成封装结构 | |
| CN106898591A (zh) | 一种散热的多芯片框架封装结构及其制备方法 | |
| CN101877334B (zh) | 具散热增益的半导体装置 | |
| CN102057481B (zh) | 具有电源和接地通孔的封装 | |
| CN101840896B (zh) | 一种倒装焊高散热球型阵列封装结构 | |
| CN207367964U (zh) | 引线框架阵列及封装体 | |
| CN213519920U (zh) | 一种双面封装结构 | |
| US7615487B2 (en) | Power delivery package having through wafer vias | |
| CN102403236A (zh) | 芯片外露的半导体器件及其生产方法 | |
| CN101414601B (zh) | 保护外引脚之间焊点的半导体封装堆叠组合构造 | |
| CN101090077A (zh) | 半导体封装件及其制法 | |
| CN201364895Y (zh) | 高散热性的半导体封装器件 | |
| CN100481407C (zh) | 晶片上引脚球格阵列封装构造 | |
| CN201345362Y (zh) | 一种引线框架 | |
| CN102832330B (zh) | 一种圆片级led封装结构 | |
| CN209232767U (zh) | 一种新型半导体封装结构 | |
| CN201732781U (zh) | 一种引线框架 | |
| CN206789535U (zh) | 一种电力电子器件的扇出型封装结构 | |
| CN201282143Y (zh) | 芯片集成电路封装结构 | |
| CN201829483U (zh) | 倒装薄的四边无引线封装的引线框及其封装结构 | |
| CN105590904A (zh) | 一种指纹识别多芯片封装结构及其制备方法 | |
| CN216389346U (zh) | 一种半导体封装用导线架 | |
| CN100449744C (zh) | 引脚在芯片上的集成电路封装构造及其芯片承载件 | |
| CN110164831A (zh) | 利于焊接的大电流半导体功率器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |