CN213365509U - 基于fpga片上系统的接口转换装置 - Google Patents

Abstract

本实用新型涉及一种基于FPGA片上系统的接口转换装置，其中FPGA器件配置有USB外设接口和GPIO外设接口，所述微控制器连接并控制所述USB外设接口，所述微控制器连接并控制所述GPIO外设接口，所述USB外设接口通过所述微控制器与所述GPIO外设接口在片内耦接。所述接口转换装置可以通过耦接的USB外设接口和GPIO外设接口进行交互，提高了系统接口的灵活性，可以避免使用专用控制芯片导致的设计复杂性，用户设计更为灵活，并且成本较低。

Description

基于FPGA片上系统的接口转换装置

技术领域

本实用新型涉及FPGA应用领域，尤其涉及一种基于FPGA片上系统的接口转换装置。

背景技术

传统FPGA(Field Programmable Gate Array，现场可编程门阵列)和CPU分立器件的功能和性能越来越难以满足日益庞大、多样化的数据处理需求，为了满足性能、可扩展以及集成的要求，业界提出了综合FPGA和CPU优势的基于FPGA和MCU(Micro-controllerUnit，微控制器)实现的片上系统(SoC)架构。MCU通常侧重于I/O接口的数量和可编程存储器的大小，适用于大量的I/O操作的场合，但其处理能力和I/O资源有限；FPGA有着丰富的I/O资源，以其固有的可编程性和并行处理的特点十分适合于中高端的控制系统应用。MCU如何利用FPGA的I/O资源以及处理优势已成为一个技术热点。

对于基于FPGA和MCU设计的片上系统(简称FPGA片上系统)，为了与不同种类的外部设备连接，所述片上系统需要配置不同类型的接口，但是，如果需要在不同接口的外部设备之间建立连接，目前的设计需要配置专用的转接口控制器(或控制芯片)实现，成本高，而且限制了用户设计的灵活度。

实用新型内容

为了优化FPGA片上系统的功能，降低成本，同时避免使用专用控制芯片导致的设计复杂性，本实用新型提出了一种基于FPGA片上系统的接口转换装置。

本实用新型提出的基于FPGA片上系统的接口转换装置，包括FPGA片上系统，所述FPGA片上系统包括集成设置的FPGA器件和微控制器，所述FPGA器件配置有USB外设接口和GPIO外设接口，所述微控制器连接并控制所述USB外设接口，所述微控制器连接并控制所述GPIO外设接口，所述USB外设接口通过所述微控制器与所述GPIO外设接口在片内耦接。

可选的，所述FPGA片上系统包括系统总线，所述微控制器的内核通过所述系统总线接收和发送数据，所述USB外设接口和所述GPIO外设接口均连接所述系统总线。

可选的，所述USB外设接口包括片内USB接口、USB控制器和片外USB接口，所述片内USB接口连接所述系统总线，所述USB控制器的一端连接所述片内USB接口，另一端连接所述片外USB接口，所述片外USB接口用于连接第一外设设备。

可选的，所述第一外设设备为一上位机。

可选的，所述GPIO外设接口包括片内GPIO接口、GPIO控制器和片外GPIO接口，所述片内GPIO接口连接所述系统总线，所述GPIO控制器的一端连接所述片内GPIO接口，另一端连接所述片外GPIO接口，所述GPIO片外接口用于连接第二外设设备。

可选的，所述第二外设设备为一下位机。

可选的，所述FPGA器件配置有随机存取存储器，所述随机存储存储器挂载在所述系统总线上。

可选的，所述FPGA器件配置有只读存储器，所述只读存储控制器挂载在所述系统总线上。

可选的，所述FPGA器件包括输入输出缓存器，所述GPIO外设接口利用所述输入输出缓存器实现。

可选的，所述FPGA器件包括时钟电路，所述微控制器的内核连接所述时钟电路。

本实用新型提供的基于FPGA片上系统的接口转换装置，其中FPGA器件配置有USB外设接口和GPIO外设接口，所述微控制器连接并控制所述USB外设接口，所述微控制器连接并控制所述GPIO外设接口，所述USB外设接口通过所述微控制器与所述GPIO外设接口在片内耦接。所述接口转换装置可以通过耦接的USB外设接口和GPIO外设接口进行交互，提高了系统接口的灵活性，可以避免使用专用控制芯片导致的设计复杂性，用户设计更为灵活，并且成本较低。

附图说明

图1是本实用新型实施例的接口转换装置的结构示意图。

图2是本实用新型实施例的接口转换装置中USB外设接口的结构示意图。

图3是本实用新型实施例的接口转换装置中GPIO外设接口的结构示意图。

图4是本实用新型实施例的接口转换装置中微控制器与存储器的信号传输示意图。

附图标记说明：

100-接口转换装置；110-FPGA器件；120-微控制器；10-USB外设接口；11-片内USB接口；12-USB控制器；13-片外USB接口；20-GPIO外设接口；21-片内GPIO接口；22-GPIO控制器；23-片外GPIO接口；30-系统总线；40-时钟电路。

具体实施方式

以下结合附图和具体实施例对本实用新型的基于FPGA片上系统的接口转换装置作进一步详细说明。根据下面的说明，本实用新型的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本实用新型实施例的目的。

通用串行总线(Universal Serial Bus，以下简称USB)接口具有数据传输速率高、即插即用、支持热插拔等优点，被广泛的应用在个人电脑和移动设备。通用输入/输出(General-purpose input/output，以下简称GPIO)接口具有低功耗、可编程、即使在待机模式下也能全速工作等优点，在嵌入式系统中可用来控制外设设备或电路。

为了优化FPGA片上系统功能，降低成本，以及避免使用专用控制芯片产生的设计复杂性，本实用新型提出了一种基于FPGA片上系统的接口转换装置。

图1是本实用新型实施例的接口转换装置的结构示意图。参见图1，本实用新型实施例涉及一种基于FPGA片上系统的接口转换装置100，所述接口转换装置100包括FPGA片上系统，所述FPGA片上系统包括FPGA器件110和微控制器120，所述FPGA器件110配置有USB外设接口10和GPIO外设接口20，所述微控制器120连接并控制所述USB外设接口10，所述微控制器120连接并控制所述GPIO外设接口20，所述USB外设接口10通过所述微控制器120与所述GPIO外设接口20在片内耦接。

本实用新型实施例中，FPGA片上系统利用FPGA器件110获得USB外设接口10和GPIO外设接口20，充分利用了FPGA可提供丰富I/O资源、可编程性和并行处理的的特点，有助于满足多样化的系统功能性要求。FPGA器件110的结构可以采用公开设计，其上的可配置资源包括LCB(Logical Control Block，逻辑控制区块，具体包括查找表、加法器、寄存器、多路选择器等)、时钟网络资源、时钟处理单元、块随机存储器(Block RAM)、DSP(数字信号处理)核和接口资源等。利用FPGA器件110的可编程性，可以采用公开方法对所述FPGA器件110内的资源进行编程，以实现USB外设接口和GPIO外设接口的功能。在此，所述FPGA器件110经过编程处理，在器件内部和引脚之间，配置形成了至少一组USB外设接口10和GPIO外设接口20。所述USB外设接口10可以在微控制器的控制下按照USB协议与连接的设备(或电路)交换数据。所述GPIO外设接口20可以在微控制器的控制下按照GPIO接口协议与连接的设备(或电路)交换数据。可以将USB外设接口10和GPIO外设接口20中的一个连接上位机(或主机)，而另一个连接下位机(或从机)。作为示例，所述USB外设接口10用于连接主控端，所述主控端例如是接口转换装置要连接的上位机或者控制模块等，所述上位机例如为公共机或者个人计算机，相应的，所述GPIO外设接口20用于连接片上系统的受控端，具体例如是接口转换装置要连接的下位机，所述下位机例如为PLC(可编程逻辑控制器)。

本实用新型实施例中，FPGA片上系统包括微控制器120，微控制器120的内核可以执行软件程序的指令，控制FPGA器件110上的功能模块以及微控制器120上的一些功能模块。具体的，可以利用所述微控制器120分时控制所述USB外设接口10和所述GPIO外设接口20，使所述USB外设接口10和所述GPIO外设接口20形成耦接从而便于交互。微控制器120的内核(即图1中的MCU内核)执行的软件程序可以通过公开的编程手段实现。例如，所述微控制器120可以通过控制所述USB外设接口10，获得来自上位机的USB串行数据，然后对数据进行处理，再控制所述GPIO外设接口20，将处理后的数据发送给下位机，当下位机需要传输数据至上位机时，所述微控制器120控制所述GPIO外设接口20，获得来自下位机的并行数据，然后对数据进行处理，再控制所述USB外设接口10，将处理后的数据发送给上位机，也即，所述USB外设接口通过所述微控制器与所述GPIO外设接口在片内耦接，所述接口转换装置100具备了所述USB外设接口10和GPIO外设接口20之间的接口转换功能。

参见图1，一实施例中，所述FPGA片上系统包括系统总线30，所述微控制器120的内核(即MCU内核)通过所述系统总线30接收和发送数据，所述微控制器120与所述USB外设接口10和所述GPIO外设接口20均通过所述系统总线30在片内连接。本实用新型实施例中，上述系统总线30可以采用先进高性能总线(Advanced High Performance Bus，AHB)，以连接高速外设。但不限于此，在另外的实施例中，所述系统总线30还可以采用wishbone总线(简称WB总线)以及avalon总线等。

图2是本实用新型实施例的接口转换装置中USB外设接口的结构示意图。参见图2，上述USB外设接口10进一步可包括片内USB接口11、USB控制器12和片外USB接口13。所述片内USB接口11连接所述系统总线30，所述USB控制器12的一端连接所述片内USB接口11，另一端连接所述片外USB接口13，所述片外USB接口13物理上可以是FPGA器件110的一组引脚。所述USB控制器12用于实现系统总线数据(即系统总线30上传输的数据)与USB串行数据(即片外USB接口13发送或接收的数据)之间的映射。所述USB控制器12可通过FPGA器件110的IP(知识产权)核实现。

图3是本实用新型实施例的接口转换装置中GPIO外设接口的结构示意图。参见图3，上述GPIO外设接口20进一步可包括片内GPIO接口21、GPIO控制器22和片外GPIO接口23。所述片内GPIO接口21连接所述系统总线30，所述GPIO控制器22的一端连接所述片内GPIO接口21，另一端连接所述片外GPIO接口23，所述片外GPIO接口23物理上可以是FPGA器件110的一组引脚。所述GPIO控制器22用于实现系统总线数据(即系统总线30上传输的数据)与GPIO并行数据(即片外GPIO接口23发送或接收的数据)之间的映射。一实施例中，所述FPGA器件110包括输入输出缓存器，所述GPIO外设接口20利用所述输入输出缓存器实现。

上述USB控制器12和GPIO控制器22在微控制器120的控制下，可以利用寄存器操作，将来自外设设备的数据(由USB片外接口13或GPIO片外接口23接收)映射到系统总线30上以发送给微控制器120，或者将系统总线30上传输的数据发送到片外设备。

参见图1，所述FPGA片上系统还可包括由所述FPGA器件110的硬件可编程资源(例如FPGAIP核)实现的只读存储器(ROM)，以及由所述FPGA器件110的硬件可编程资源(例如块随机存储器)实现的随机存取存储器(RAM)，所述只读存储器和所述随机存取存储器均挂载在所述系统总线30上。所述只读存储器用于在微控制器120的控制下进行数据和指令的访问，所述随机存取存储器用于在微控制器120的控制下在数据交互、解码等操作中使用。

图4是本实用新型实施例的接口转换装置中微控制器与存储器的信号传输示意图。参见图4，一实施例中，上述只读存储器(ROM)可包括多个端子，分别为：时钟信号、复位信号、地址信号、使能信号、外部应答信号、用户选择信号、总线应答信号以及预备输出信号，分别与MCU的系统时钟信号、系统复位信号、地址信号、使能信号、外部应答信号、用户选择信号、总线应答信号以及预备输出信号端子耦接，并且，所述只读存储器的时钟信号和复位信号端子还分别耦接至上述随机存取存储器(RAM)的时钟信号和复位信号端子，所述随机存取存储器的地址信号、读写使能信号、数据信号、片选信号以及输出数据端子分别耦接至微控制器的地址信号、读写使能信号、数据信号、片选信号以及输出数据端子。利用FPGA器件110可编程的特点，用户可以对只读存储器和随机存取存储器的容量和地址进行动态的分配，从而可以充分利用FPGA资源的扩展性和易用性，体现了FPGA片上系统使用存储资源的灵活性。

参见图1，本实用新型实施例中，所述FPGA片上系统还可包括由所述FPGA器件110提供的时钟电路40，所述微控制器120连接所述时钟电路40，即所述FPGA器件110与所述微控制器120共用所述时钟电路40。具体在工作时，由振荡器提供的时钟信号输入所述时钟电路40，并输出系统时钟信号提供给微控制器120。所述振荡器可采用外部振荡器或FPGA器件110的内部振荡器，具体可以由用户根据需要选择。此外，所述FPGA片上系统还可包括设置于FPGA器件110上的全局复位系统(未示出)，所述全局复位系统可以为所述微控制器120提供上电复位信号和系统复位信号。

本实用新型提供的基于FPGA片上系统的接口转换装置，其中FPGA器件配置有USB外设接口和GPIO外设接口，并且所述微控制器连接并控制所述USB外设接口，所述微控制器连接并控制所述GPIO外设接口，所述USB外设接口通过所述微控制器与所述GPIO外设接口在片内耦接。所述接口转换装置可以通过耦接的USB外设接口和GPIO外设接口进行交互，提高了系统接口的灵活性，可以避免使用专用控制芯片导致的设计复杂性，用户设计更为灵活，并且成本较低。

上述描述仅是对本实用新型较佳实施例的描述，并非对本实用新型权利范围的任何限定，任何本领域技术人员在不脱离本实用新型的精神和范围内，都可以利用上述揭示的方法和技术内容对本实用新型技术方案做出可能的变动和修改，因此，凡是未脱离本实用新型技术方案的内容，依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本实用新型技术方案的保护范围。

Claims (10)

1.一种基于FPGA片上系统的接口转换装置，其特征在于，包括FPGA片上系统，所述FPGA片上系统包括集成设置的FPGA器件和微控制器，所述FPGA器件配置有USB外设接口和GPIO外设接口，所述微控制器连接并控制所述USB外设接口，所述微控制器连接并控制所述GPIO外设接口，所述USB外设接口通过所述微控制器与所述GPIO外设接口在片内耦接。

2.如权利要求1所述的接口转换装置，其特征在于，所述FPGA片上系统包括系统总线，所述微控制器的内核通过所述系统总线接收和发送数据，所述USB外设接口和所述GPIO外设接口均连接所述系统总线。

3.如权利要求2所述的接口转换装置，其特征在于，所述USB外设接口包括片内USB接口、USB控制器和片外USB接口，所述片内USB接口连接所述系统总线，所述USB控制器的一端连接所述片内USB接口，另一端连接所述片外USB接口，所述片外USB接口用于连接第一外设设备。

4.如权利要求3所述的接口转换装置，其特征在于，所述第一外设设备为一上位机。

5.如权利要求2所述的接口转换装置，其特征在于，所述GPIO外设接口包括片内GPIO接口、GPIO控制器和片外GPIO接口，所述片内GPIO接口连接所述系统总线，所述GPIO控制器的一端连接所述片内GPIO接口，另一端连接所述片外GPIO接口，所述GPIO片外接口用于连接第二外设设备。

6.如权利要求5所述的接口转换装置，其特征在于，所述第二外设设备为一下位机。

7.如权利要求2所述的接口转换装置，其特征在于，所述FPGA器件配置有随机存取存储器，所述随机存取存储器挂载在所述系统总线上。

8.如权利要求2所述的接口转换装置，其特征在于，所述FPGA器件配置有只读存储器，所述只读存储控制器挂载在所述系统总线上。

9.如权利要求1所述的接口转换装置，其特征在于，所述FPGA器件包括输入输出缓存器，所述GPIO外设接口利用所述输入输出缓存器实现。

10.如权利要求1所述的接口转换装置，其特征在于，所述FPGA器件包括时钟电路，所述微控制器连接所述时钟电路。

Images