CN213278096U - 一种显示面板及显示装置 - Google Patents

Abstract

本申请实施例提供一种显示面板及显示装置，显示面板包括常规显示区和功能区；沿第一方向，常规显示区中的第三显示区、第一显示区、第二显示区的长度依次减小；其中，第一显示区与第三显示区中的一者为特定显示区，特定显示区中包括第一半导体图案层且任意一个第一半导体图案层和与之沿第三方向排布且相邻的至少一个第一半导体图案层连接；第二显示区包括第二半导体图案层且任意一个第二半导体图案层和与之沿第四方向排布且相邻的至少一个第二半导体图案层连接；其中，沿第四方向排布且连接的第二半导体图案层和沿第三方向排布且连接的第一半导体图案层连接。本申请的显示面板中，半导体图案层性能的可靠性及均一性提高。

Description

一种显示面板及显示装置

【技术领域】

本申请涉及显示技术领域，尤其涉及一种显示面板及显示装置。

【背景技术】

随着消费者需求的增加，全面屏显示逐渐成为主流的显示技术。现有的全面屏显示通常在显示区内设置透光区，透光区所在位置用于设置光学器件，由于透光区未设置在非显示区，则显示屏的边框变窄，进而可以实现全面屏显示。然而由于显示区中透光区的存在，造成了显示面板显示效果恶化的问题。

【申请内容】

有鉴于此，本申请实施例提供了一种显示面板及显示装置，以解决以上问题。

第一方面，本申请实施例提供一种显示面板，包括常规显示区和功能区；常规显示区包括第一显示区、第二显示区以及第三显示区，并且沿第一方向，第二显示区的长度分别小于第一显示区和第三显示区的长度，且第一显示区的长度小于第三显示区的长度；功能区的子像素密度小于常规显示区的子像素密度，并且第二显示区、功能区及第一显示区沿第一方向依次邻接，第一显示区、第二显示区的至少一者及功能显示区均与第三显示区沿第二方向邻接；第一方向与第二方向交叉；其中：第一显示区与第三显示区中的一者为特定显示区，特定显示区包括多个第一像素电路，第一像素电路包括第一半导体图案层，任意一个第一半导体图案层和与之沿第三方向排布且相邻的至少一个第一半导体图案层连接，第三方向与第一方向之间的夹角为第一夹角α，90°＞α≥0°；第二显示区包括多个第二像素电路，第二像素电路包括第二半导体图案层，任意一个第二半导体图案层和与之沿第四方向排布且相邻的至少一个第二半导体图案层连接；第四方向与第一方向之间的夹角为第二夹角β，90°＞β≥0°；其中，沿第四方向排布且连接的第二半导体图案层和沿第三方向排布且连接的第一半导体图案层连接。

第二方面，基于同一构思，本申请实施例提供一种显示装置，包括如第一方面提供的显示面板，以及光学器件；光学器件设置在显示装置对应功能区的位置。

本申请实施例提供的显示面板及显示装置中，第二半导体图案层与第一半导体图案层进行在功能区连接，实现了半导体图案层在功能区的连续性，减少了避免静电由功能区流入半导体图案层的风险。同时，成串的第二半导体图案层与成串的第一半导体图案层连接在一起，则第二半导体图案层121上密度较大的静电得以分散。进而可以提高半导体图案层在后续高温制程中性能的可靠性及均一性，实现显示面板及显示装置的显示均一性，提升显示效果。

【附图说明】

为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1为本申请实施例提供的一种显示面板的示意图；

图2为本申请实施例提供的另一种显示面板的示意图；

图3为图1中AA区域的一种局部放大图；

图4为图1中AA区域的另一种局部放大图；

图5为本申请实施例提供的一种像素电路的等效电路图；

图6为本申请中一个子像素区域对应的一种剖面图；

图7为本申请实施例提供的一个像素电路对应的半导体图案层的一种示意图；

图8为图3对应的半导体图案层所在膜层的一种示意图；

图9为图3对应的半导体图案层所在膜层的另一种示意图；

图10为图4对应的半导体图案层所在膜层的一种示意图；

图11为本申请实施例提供的第二半导体图案层的一种连接示意图；

图12为本申请提供的显示面板功能区的一种示意图；

图13为图12沿MN方向的一种剖面图；

图14为本申请提供的显示面板功能区的另一种示意图；

图15为图14沿MN方向的一种剖面图；

图16为本申请提供的显示面板功能区的又一种示意图；

图17为图16沿MN方向的一种剖面图；

图18为图12沿MN方向的另一种剖面图；

图19为本申请提供的显示面板功能区的再一种示意图；

图20为图19沿MN方向的一种剖面图；

图21为本申请实施例提供的显示装置的示意图。

【具体实施方式】

为了更好的理解本申请的技术方案，下面结合附图对本申请实施例进行详细描述。

应当明确，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。

在本申请实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。

应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。

本说明书的描述中，需要理解的是，本申请权利要求及实施例所描述的“基本上”、“近似”、“大约”、“约”、“大致”“大体上”等词语，是指在合理的工艺操作范围内或者公差范围内，可以大体上认同的，而不是一个精确值。

应当理解，尽管在本申请实施例中可能采用术语第一、第二、第三等来描述显示区，但这些显示区不应限于这些术语。这些术语仅用来将显示区彼此区分开。例如，在不脱离本申请实施例范围的情况下，第一显示区也可以被称为第二显示区，类似地，第二显示区也可以被称为第一显示区。

本案申请人通过细致深入研究，对于现有技术中所存在的问题，而提供了一种解决方案。

本申请实施例提供一种显示面板及显示装置。

申请人在研究中发现，对于显示面板由于透光区设置在显示区内，为了保证透光区的光透过率，则透光区内不设置或者少设置遮光结构，例如不设置或者少设置金属走线和半导体层，也就意味着金属走线与半导体层在透光区域会存在断开的情况。其中，由于透光区上下位置的半导体层的长度不一致，则半导体层制备过程中的静电分布不均，如长度较短的半导体层上的静电密度大，而长度较长的半导体层上的静电密度小。半导体层的制程包括高温工艺，例如退火和活化工艺，而高温工艺过程中的静电会对半导体层的性能产生不可逆的影响，进而影响对应的晶体管的性能，例如阈值电压的大小。由于半导体层在透光区所在位置断开导致半导体层上的静电分布不均，分布不均的静电在高温工艺中对半导体层的性能产生的不可逆影响不同，则显示屏内的晶体管的性能不一致，进而导致显示屏的显示均一性较差。图1为本申请实施例提供的一种显示面板的示意图，图2为本申请实施例提供的另一种显示面板的示意图，图3为图1中AA区域的一种局部放大图，图4为图1中AA区域的另一种局部放大图。需要说明的是，图3及图4示意的AA区域具体结构与图2中功能区附近的具体结构基本相同。

如图1及图2所示，本申请实施例提供的显示面板包括常规显示区01和功能区02，常规显示区01至少部分围绕功能区02。如图1所示，功能区02可以被常规显示区01完全围绕；如图2所示，功能区02也可以被常规显示区01部分围绕。如图3及图4所示，常规显示区01内包括多个可以发光的子像素PX，用于进行主要的发光显示。功能区02内的子像素密度小于常规显示区01内的子像素密度，至少可以实现发光显示之外的其他功能，如拍照、生物特征识别、照明等功能中的至少一者；此外，在一种可选的实施方式中，功能区02既可以实现该些其他功能，也可以进行发光显示。

请继续参考图1及图2，常规显示区01包括第一显示区11、第二显示区12以及第三显示区13，第一显示区11、第二显示区12及第三显示区13为常规显示区01的不同区域，可以具有相同的子像素PX设计图案。沿第一方向Y，第二显示区12、功能区02及第一显示区11依次邻接；也就是，沿第一方向Y，功能区02设置在第一显示区11与第二显示区12之间。沿第二方向X，第一显示区11、第二显示区12中的至少一者及功能区02均与第三显示区13邻接；也就是，第一显示区11、第二显示区12及功能区02在第一方向Y上对齐且三者作为一个整体均与第三显示区13在第二方向X上相邻。其中，第一方向Y与第二方向X交叉。在一种实现方式中，第一方向Y可以与第二方向X垂直。

沿第一方向Y，第二显示区12的长度分别小于第一显示区11的长度和第三显示区13的长度，且第一显示区11的长度小于第三显示区13的长度。功能区02被常规显示区01至少部分围绕，也就相当于将功能区02设置在常规显示区01内，则可以避免功能区02设置在常规显示区01外围的非显示区增大显示面板的边框宽度。

但是，功能区02通常设置在显示面板中靠近边缘的位置，以避免影响常规显示区01的显示效果。如图1及图2所示，可以沿第一方向Y，功能区02设置在接近常规显示区01的一侧边缘位置，使得位于常规显示区01沿第一方向Y的两侧的第一显示区11的长度与第二显示区12的长度不同。此外，如图1所示，当功能区02沿第一方向Y设置在接近常规显示区01的边缘位置时，则如图1所示，功能区02沿第二方向X可以设置在常规显示区01的中间位置；或者如图2所示，功能区02沿第二方向X可以设置在接近常规显示区01的边缘位置。

其中，沿第一方向Y，第一显示区11的长度、第二显示区12的长度及第三显示区13的长度分别指，第一显示区11所在区域沿第一方向Y的长度、第二显示区12所在区域沿第一方向Y的长度及第三显示区13沿第一方向Y的长度。

需要说明的是，功能区02可以为矩形结构，也可能为其他结构。当功能区02为非矩形结构时，则对应的第一显示区11、第二显示区12和/或第三显示区13也为非矩形结构。因此，本申请所指第一显示区11的长度、第二显示区12的长度及第三显示区13的长度可以分别指第一显示区11的平均长度、第二显示区12的平均长度及第三显示区13的平均长度。

由于第二显示区12的长度分别小于第一显示区11的长度和第三显示区13的长度，且第一显示区11的长度小于第三显示区13的长度，对应地，第二显示区12内沿第一方向Y排列的子像素PX的数量分别少于第一显示区11内沿第一方向Y排列的子像素PX的数量及第三显示区13内沿第一方向Y排列的子像素PX的数量，且第一显示区11内沿第一方向Y排列的子像素PX的数量少于第三显示区13内沿第一方向Y排列的子像素PX的数量。此外，第一显示区11内沿第一方向Y排列的子像素PX的数量可以为第一显示区11内多列沿第一方向Y排列的子像素PX的平均值，第二显示区12内沿第一方向Y排列的子像素PX的数量可以为第二显示区12内沿多列沿第一方向Y排列的子像素PX的平均值，第三显示区13内沿第一方向Y排列的子像素PX的数量可以为第三显示区13内沿多列沿第一方向Y排列的子像素PX的平均值。

本申请实施例提供的显示面板中的子像素PX可以为自发光器件，例如为有机发光二极管或者微型二极管发光，则如图3所示，显示面板中还包括与子像素PX一一对应的像素电路DI，像素电路DI用于为对应的子像素提供发光所需的电压。

图5为本申请实施例提供的一种像素电路的等效电路图。如图5所示，像素电路DI和子像素PX电连接。

请继续参考图5，像素电路DI可以包括发光驱动晶体管Td、复位晶体管T1、数据电压写入晶体管T2、阈值抓取晶体管T3、电源电压写入晶体管T4、发光控制晶体管T5、及第一电容C0。其中，以下发光驱动晶体管Td、复位晶体管T1、数据电压写入晶体管T2、阈值抓取晶体管T3、电源电压写入晶体管T4及发光控制晶体管T5均为P型晶体管为例进行说明。在其他可选的实施方式中，发光驱动晶体管Td、复位晶体管T1、数据电压写入晶体管T2、阈值抓取晶体管T3、电源电压写入晶体管T4及发光控制晶体管T5还可以均为N型晶体管，或者部分为P型晶体管，部分为N型晶体管。

其中，复位晶体管T1的源极与复位信号线REF电连接，复位晶体管T1的漏极与发光驱动晶体管Td的栅极电连接。数据电压写入晶体管T2的源极与数据信号线DATA电连接，数据电压写入晶体管T2的漏极与发光驱动晶体管Td的源极电连接。阈值抓取晶体管T3的源极与发光驱动晶体管Td的漏极电连接，阈值抓取晶体管T3的漏极与发光驱动晶体管Td的栅极电连接。电源电压写入晶体管T4的源极与电源电压线PVDD电连接，电源电压写入晶体管T4的漏极与发光驱动晶体管Td的源极电连接。发光控制晶体管T5的源极与发光驱动晶体管Td的漏极电连接，发光控制晶体管T5的漏极与发光器件EL电连接。第一电容C0的第一极板与发光驱动晶体管Td的栅极电连接，第一电容C0的第二极板与电源电压线PVDD电连接。

以下对图5所示像素电路的工作过程进行说明，该像素电路的工作过程可以包括复位阶段、数据电压写入阶段及发光阶段。

在复位阶段，复位晶体管T1开启，并且复位信号线REF传输复位信号，则复位信号写入发光驱动晶体管Td的栅极，发光驱动晶体管Td的栅极复位且第一电容C0存储复位信号。

在数据电压写入阶段，电源电压写入晶体管T4及发光控制晶体管T5关断，数据电压写入晶体管T2及阈值抓取晶体管T3开启，并且数据信号线DATA上传输数据电压，由于数据电压的电位高于复位信号的电位，则发光驱动晶体管Td开启并且数据电压写入发光驱动晶体管Td的栅极。

在发光阶段，阈值抓取晶体管T3关断，电源电压写入晶体管T4及发光控制晶体管T5开启，电源电压线PVDD传输电源电压，则电源电压传输至发光驱动晶体管Td的源极，电源电压的电位大于数据电压的电位，则发光驱动晶体管Td产生发光驱动电流并传输至子像素PX。

需要说明的是，图5仅示意出了一种像素电路的等效电路图，本申请中的像素电路的具体结构还可以是其他形式。

图6为本申请中一个子像素区域对应的一种剖面图。请结合图5及图6，为一个子像素PX提供发光信号的像素电路DI包括多个晶体管结构，且其中的一个晶体管结构，例如发光控制晶体管T5，与子像素PX电连接。为了实现发光显示面板具备较高的子像素PX密度，一个像素电路DI中包括的多个晶体管结构尽可能的紧密排列在一起。

图7为本申请实施例提供的一个像素电路对应的半导体图案层的一种示意图。在一个像素电路DI所包括的多个晶体管结构中，每个晶体管结构均包括有源层PL，并且工艺精度的限制使得一个像素电路DI中的多个晶体管结构的有源层PL连接在一起构成了如图7所示的半导体图案层。需要说明的是，图7所示意的仅是一种像素电路DI对应的半导体图案层，像素电路DI对应的半导体图案层还可以是其他形状。

图8为图3对应的半导体图案层所在膜层的一种示意图，图9为图3对应的半导体图案层所在膜层的另一种示意图，图10为图4对应的半导体图案层所在膜层的一种示意图。

请结合图3与图8-图9、图4与图10，第一显示区11与第三显示区13中的一者为特定显示区，特定显示区中的多个像素电路DI为第一像素电路110，第一像素电路110包括第一半导体图案层111，任意一个第一半导体图案层111和与之沿第三方向排布且相邻的至少一个第一半导体图案层111连接；第三方向与第一方向Y之间的夹角为第一夹角α，90°＞α≥0°；

第二显示区12中的多个像素电路DI为第二像素电路120，第二像素电路120包括第二半导体图案层121，任意一个第二半导体图案层121和与之沿第四方向排布且相邻的至少一个第二半导体图案层121连接；第四方向与第一方向Y之间的夹角为第二夹角β，90°＞β≥0°；

其中，沿第四方向Y2排布且连接的第二半导体图案层121和沿第三方向Y1排布且连接的第一半导体图案层111连接。

在本申请中，通过将第二半导体图案层121与第一半导体图案层111进行连接，实现了半导体图案层在功能区02的连续性，减少了避免静电在功能区02流入半导体图案层的风险。同时，将成串的第二半导体图案层121与成串的第一半导体图案层111连接在一起，则第二半导体图案层121上密度较大的静电分散在第一半导体图案层111及第二半导体图案层121，使得静电在半导体图案层中的分布均匀。进而可以提高半导体图案层在后续高温制程中性能的可靠性及均一性，使得像素电路的驱动能力基本一致，实现显示面板的显示均一性，提升显示效果。

在本申请中，第二显示区12沿第一方向Y的长度与特定显示区沿第一方向Y的长度的比值范围为[12,50]。若以像素电路的数量来表征不同显示区的长度，则特定显示区中沿第一方向Y排布的第一像素电路111的数量为N，第二显示区12中沿第一方向Y排布的第二像素电路121的数量为M，其中，M与N均为大于等于2的正整数，且50≥N/M≥12。当第二显示区12的长度满足以上关系时，功能区02所设置的位置对显示面板的显示效果影响较小，但是，若第二显示区12中的第二半导体图案121不与第一半导体图案层连接来消散制程工艺中的静电，则第二显示区12的显示效果与其他显示区域的显示效果差异明显。因此，本申请实施例中的第二半导体图案121与第一半导体图案层连接的技术方案应用于第二显示区12沿第一方向Y的长度与特定显示区沿第一方向Y的长度的比值范围为[12,50]的情形时，可以有效解决第二显示区12的显示效果与其他显示区域的显示效果差异明显的问题。

其中，在本申请中，半导体图案层为多晶硅、金属氧化物半导体中的一者。采用多晶硅作为半导体图案层的像素电路具备较快的响应速度，采用金属氧化物半导体作为半导体图案层的像素电路能够产生稳定的发光电流，因此，当显示面板中的半导体图案层为多晶硅、金属氧化物半导体中的一者时，显示面板具备优异的发光性能。同时，当显示面板中的半导体图案层为多晶硅、金属氧化物半导体中的一者时，第一半导体图案层111与第二半导体图案层121连接，可以有效解决特定显示区中的半导体图案层的静电积累过多的问题。

在本申请的一种实现方式中，第三方向Y1与第四方向Y2平行。也就是，在同一方向上，相邻的第一半导体图案层111连接，相邻的第二半导体图案层121连接；且相互连接的第一半导体图案层111与第二半导体图案层121也基本沿该所述的同一方向排列。

在本申请的一个实施例中，第三方向Y1及第四方向Y2均与第一方向Y平行，也就是，α＝0°，β＝0°。则如图7-图9所示，同一列的第一半导体图案层111依次连接，同一列的第二半导体图案层121依次连接。

图11为本申请实施例提供的第二半导体图案层的一种连接示意图，如图11所示，沿第四方向Y2排布的第二半导体图案层121依次连接，且第四方向Y2与第一方向Y呈非0°的夹角，即90°＞α＞0°。对应地，沿第三方向Y1排布的第一半导体图案层111依次连接的效果与图11所示的第二半导体图案层121的连接效果基本相同，则90°＞β＞0°。

需要说明的是，在显示面板的常规显示区中，各个区域的半导体图案层的连接方式应该一致，一方面可以降低设计的难度，另一方面可以保证各半导体图案层耦合电容均一性。

此外，一个第一半导体图案层111所直接连接的第一半导体图案层111可以不只是包括沿第三方向Y1位于其两侧的第一半导体图案层111，也可以包括沿与第三方向Y1交叉的方向位于其至少一侧的第一半导体图案层111。同样地，一个第二半导体图案层121所直接连接的第二半导体图案层121可以不只是包括沿第四方向Y2位于其两侧的第二半导体图案层121，也可以包括沿与第四方向Y2交叉的方向位于其至少一侧的第二半导体图案层121。

但是需要说明的是，当沿第三方向Y1排布的第一半导体图案层111依次连接时，沿与第三方向Y1交叉方向上的相连接的第一半导体图案层111的数量为一个到三个，例如为两个，如此可以减少第一半导体图案层111的耦合电容。基于同样的道理，沿与第四方向Y2交叉方向上的相连接的第二半导体图案层121的数量也为一个到三个，例如为两个。

在本申请的一个实施例中，如图8及图9所示，第一显示区11为特定显示区，则第一显示区11内的多个像素电路DI为第一像素电路110，第一显示区11内的第一像素电路110所包括的半导体图案层为第一半导体图案层111。并且功能区02内包括至少一个连接半导体CL，则沿第四方向Y2排布且连接的第二半导体图案层121与沿第三方向Y1排布且连接的第一半导体图案层111通过连接半导体CL电连接。

在本实施例的一种实现方式中，如图8所示，一个连接半导体CL与第二显示区12中靠近功能区02的多个第二半导体图案层121连接，且与第一显示区11中靠近功能区02的多个第一半导体图案层111连接。则通过较少数量的连接半导体CL既可以将第二半导体图案层121中的静电分散至第一半导体图案层111中。

在一种方案中，如图8所示，连接半导体CL与第二显示区12中靠近功能区02的所有第二半导体图案层121连接，且与第一显示区11中靠近功能区02的所有第一半导体图案层111连接。即，第二显示区12中的所有第二半导体图案层121均直接或间接与同一条连接半导体CL连接，第一显示区11中的所有第一半导体图案层111均直接或间接与同一条连接半导体CL连接，且一条连接半导体CL与所有的第二半导体图案层121及所有的第一半导体图案层111直接或间接连接。

也就是，沿垂直于第三方向Y1排布的多列第一半导体图案层111均与同一条连接半导体CL电连接，且沿垂直于第四方向Y2排布多列第二半导体图案层121也均与同一条连接半导体CL电连接。则可以将所有第二半导体图案层121中的静电在功能区02两侧的第一显示区111和第二显示区121得到均衡。尤其是，当功能区02的形状不规则导致不同列的第二半导体图案层121的数量不同时，通过该设计可以获得更好的均衡功能区02两侧的静电的效果。

此外，由于一条连接半导体CL与所有的第二半导体图案层121及所有的第一半导体图案层111直接或间接连接，则功能区02内的连接半导体CL的数量可以为一条，简化工艺并减少连接半导体CL对功能区02内膜层制备工艺的影响。

为了增加静电的流通路径，则连接半导体CL的数量也可以为多条。当连接半导体CL的数量为多条时，该多条连接半导体CL可以相互连接。

图12为本申请提供的显示面板功能区的一种示意图，图13为图12沿MN方向的一种剖面图，图14为本申请提供的显示面板功能区的另一种示意图，图15为图14沿MN方向的一种剖面图，图16为本申请提供的显示面板功能区的又一种示意图，图17为图16沿MN方向的一种剖面图。

如图12、图14及图16所示，功能区02包括透光区21和围绕透光区21的过渡区22，其中，在透光区21所在区域内，光线可以沿显示面板的厚度方向穿透显示面板。过渡区22设置在透光区21与常规显示区01之间，过渡区22内可以设置金属绕线避免透光区21内设置金属绕线，进而增加透光区21的光透过率。当存在透光区21时，常规显示区01靠近透光区21的外围位置还可能需要进行封装，过渡区22可以设置封装结构。

如图13、图15及图17所示，为了提高透光区21的光透过率，则常规显示区01中的部分膜层延伸至过渡区22后截止，例如由有机材料制备的平坦化层、像素定义层及封装层中的有机层等在过渡区22截止。为了避免水汽、氧等通过透光区21侵入常规显示区01，则可以在过渡区22内设置阻隔结构，如设置第一阻隔结构SC1和第二阻隔结构SC2。第一阻隔结构SC1可以由与平坦化层和像素定义层同层且隔断的结构堆叠形成且其表面可以设置封装层中的无机材料层，第一阻隔结构SC1外侧靠近透光区21的一侧膜层中不包括有机材料制备的膜层，则第一阻隔结构SC1的高度高于其外侧靠近透光区21的一侧膜层，增加了水汽和氧的传输路径，进而第一阻隔结构SC1可以起到阻隔水汽和氧的作用。第二阻隔结构SC2可以由与常规显示区01中的信号线同层的金属堆叠形成，可以有效阻隔水汽和氧。

请继续结合图12与图13、图14及图15、图16及图17，由于透光区21需要光线透过，则透光区21的透光性要好，透光区21应该尽量避免设置金属走线。常规显示区01内位于功能区02两侧的信号线若要电连接，则可以通过过渡区22内的金属走线ML电连接。因此，过渡区22还包括金属走线群，其中，金属走线群包括多条金属走线ML，例如图12-图17所示，功能区02一侧的过渡区22包括三条金属走线ML。并且，如图12-17所示，金属走线ML与连接半导体CL可以异层设置。

请结合图12与图13、图14及图15、图16及图17，至少一个连接半导体CL设置在过渡区22。虽然连接半导体CL连接的是位于常规显示区01内的半导体图案层，但是，将连接半导体CL设置在过渡区22可以避免连接半导体CL影响常规显示区01内像素电路DI的设置。此外，连接半导体CL设置在过渡区22也可以避免影响透光区02的光透过率。

在一种实现方式中，请结合图12及图13，在与显示面板的厚度方向垂直的平面内，连接半导体CL设置在金属走线群远离透光区21的一侧。也就是，连接半导体CL设置在过渡区22中靠近常规显示区01的一侧，则连接半导体CL易于实现与半导体图案层的连接。此外，连接半导体CL设置在远离金属走线群的位置，可以保证金属走线群下方的膜层为平坦的膜层，则金属走线ML的设计难度降低且金属走线断线的风险降低，并且金属走线ML与连接半导体CL之间基本不存在寄生电容及信号串扰现象。

在另一种实现方式中，请结合图14及图15，在于显示面板的厚度方向垂直的平面内，连接半导体CL设置在金属走线群靠近透光区21的一侧。并且沿显示面板的厚度方向，连接半导体CL可以设置在第一阻隔结构SC1和/或第二阻隔结构SC2的下方，进一步增加第一阻隔结构SC1和/或第二阻隔结构SC2对水汽和氧的阻隔路径。此外，连接半导体CL设置在远离金属走线群的位置，可以保证金属走线群下方的膜层为平坦的膜层，则金属走线ML的设计难度降低且金属走线断线的风险降低，并且金属走线ML与连接半导体CL之间基本不存在寄生电容及信号串扰现象。

在又一种实现方式中，请结合图16及图17，沿显示面板的厚度方向，金属走线群至少部分覆盖连接半导体CL。也就是，如图17所示，沿显示面板的厚度方向，连接半导体CL设置在金属走线群的下方且金属走线群完全覆盖连接半导体CL。由于第一显示区11和第二显示区12的长度均小于第三显示区13的长度，则沿第一方向Y，第一显示区11和第二显示区12中相互连接的半导体图案层与信号线的交叉位置少于第三显示区13中相互连接的半导体图案层与信号线的交叉位置。通过将连接半导体CL设置在金属走线群下方，可以增加第一显示区11和第二显示区12中的相互连接的半导体图案层所与信号线交叉的位置，平衡常规显示区01中各区域的半导体图案层与信号线的耦合电容。

如图12-17所示，透光区21中的子像素密度为0，也就是说，透光区21所在区域内不设置子像素PX并且不用于发光显示。

在一种实现方式中，如图13、图15及图17所示，透光区21为显示面板的非镂空区域。也就是，显示面板包括相对设置的第一基板BC和第二基板TC，并且第一基板BC和第二基板TC均在透光区21及常规显示区01为连续的结构。

在另一种实现方式中，透光区21为显示面板的镂空区域。图18为图12沿MN方向的另一种剖面图。如图18所示，显示面板包括相对设置的第一基板BC和第二基板TC，并且第一基板BC和第二基板TC均在透光区21所在区域为镂空设计。需要说明的是，图18仅示意出了连接半导体CL位于过渡区22远离透光区21的一侧的情况，但是在该实现方式中，过渡区22的结构可以与上述任意一个实施例相同。

图19为本申请提供的显示面板功能区的再一种示意图，图20为图19沿MN方向的一种剖面图。如图19及图20所示，透光区21内的子像素密度大于0，也就是透光区21也可以进行发光显示，进而增加显示面板的显示面积。在一种实现方式中，过渡区22内也设置子像素PX，则显示面板的常规显示区01与功能区02可以显示连续的画面。其中，过渡区22内设置像素电路DI及金属绕线，避免透光区21内设置像素电路DI及金属绕线，进而增加透光区21的光透过率。需要说明的是，为透光区21内的子像素PX提供信号的像素电路DI可以设置在过渡区21。

当透光区21内设置子像素PX时，过渡区22内的连接半导体CL的与金属线群的设置方式可以与上述任意一个实施例相同，在此不再赘述。

需要说明的是，在本实施例中，如图12、图14、图16、图19所示，连接半导体CL可以为环状结构且环状结构环绕透光区21，则可以利用最少的连接半导体CL将靠近透光区21的所有的第一半导体图案层111和第二半导体图案层112连接起来，可以避免连接半导体CL影响过渡区22内信号线的设置或对阻隔结构的影响。连接半导体CL的数量最少可以为一条。

此外，需要说明的是，在本实施例中，连接半导体CL为环状结构，是指连接半导体CL为连续结构且其整体轮廓为环状。连接半导体CL还可以包括与第一半导体图案层111和第二半导体图案层121连接的突起结构，但是其整体轮廓仍然为环状。

在本实施例的另一种实现方式中，如图9所示，一个连接半导体CL的一端与第二显示区12中靠近功能区02的一个第二半导体图案层121连接，另一端与第一显示区中靠近功能区02的一个第一半导体图案层111连接。则第二显示区12内相互连接的第二半导体图案层121通过连接半导体CL与第一显示区11内相互连接的第一半导体图案层111连接。则位于同一列的第一半导体图案层111和第二半导体图案层121连接，并且第三显示区13中位于同一列的半导体图案层依次连接，即功能区02两侧显示区的半导体图案层的连接方式与其他显示区的半导体图案层的连接方式基本相同，则可以保证常规显示区01中的半导体图案层中的静电及电容耦合等基本一致，保证显示均一性。

需要说明的是，本实现方式中仅连接半导体CL的形状及与第一半导体图案层111、第二半导体图案层121的连接方式与上述实施例不同，其他结构设计均与上述任意一个实施例相同，在此不再赘述。

在本申请的一个实施例中，如图10所示，第三显示区13为特定显示区，则第三显示区13内的多个像素电路DI为第一像素电路110，第三显示区13内的第一像素电路110所包括的半导体图案层为第一半导体图案层111。

在本实施例中，显示面板还包括设置在第二显示区12沿第一方向Y远离功能区02一侧的半导体连接区域，且连接半导体区域内包括至少一个连接半导体CL。沿第一方向Y，第二显示区12中靠近半导体连接区域的多个第二半导体图案层121均与一个连接半导体CL连接，第三显示区13中靠近半导体连接区域的多个第一半导体图案层111均与一个连接半导体CL连接。并且与同一个连接半导体CL所连接的第一半导体图案层111的数量多于所连接的第二半导体图案层121的数量。

则第二半导体图案层121在制程中的静电可以通过连接半导体CL分散至多个第一半导体图案层111，避免第二显示区11的显示异常。同时，第三显示区13中沿第三方向Y1依次连接的第一半导体图案层111的数量远多于沿第四方向Y2依次连接的第二半导体图案层121的数量，且沿垂直于第三方向Y1的方向排布的第一半导体图案层111的列数也远多于沿垂直于第一方向Y1的方向排布的第二半导体图案层121的列数。因此，第二半导体图案层121中的静电可以得到充分的分散。

在本实施例的一种实现方式中，如图10所示，沿第一方向Y，第二显示区12中所有靠近半导体连接区域的第二半导体图案层121均与一个连接半导体CL连接，第三显示区13中靠近半导体连接区域的所有第一半导体图案层11均与一个连接半导体CL连接。

其中，半导体连接区域可以设置在常规显示区01的边缘区域，也可以设置在常规显示区01外围的非显示区内，避免连接半导体CL影响常规显示区01内半导体图案层的设置。

在一种可选的实施方式中，第一显示区11中不同列的像素电路半导体图案层在，第二方向上不相互连接。

在本申请中，连接半导体CL可以与半导体图案层同层设置，则两者可以同时制备，降低工艺复杂度。

需要说明的是，本实现方式中连接半导体CL的位置及与第一半导体图案层111的位置与上述的实施例不同，其他结构设计可以均与上述任意一个实施例相同，在此不再赘述。

此外，沿显示面板的厚度方向，连接半导体CL也可以设置在半导体图案层的下方，并且连接半导体与半导体图案层之间可以包括平坦层，并且平坦层上设置过孔。即在制备半导体图案层之前制备连接半导体，并且在制备半导体图案层时，半导体图案层与连接半导体通过过孔实现连接。此外，连接半导体的导电性可以优于半导体图案层，利于静电的分散。

图21为本申请实施例提供的显示装置的示意图，如图21所示，显示装置包括上述任意一个实施例提供的显示面板001。本申请实施例提供的显示装置可以为手机，此外，本申请实施例提供的显示装置也可以为电脑、电视等显示装置。

如图21所示，本申请实施例提供的显示装置还包括光学器件002，并且光学器件002设置在显示装置对应显示面板001的功能区02的位置。即沿显示面板001的厚度方向，光学器件002设置在显示面板001的功能区02的下方。则光学器件002可以通过功能区02向显示面板001的出光面一侧发射光线，或者可以通过功能区02从显示面板001的出光面一侧接收光线。其中，光学器件为光学指纹传感器、虹膜识别传感器、摄像头、手电筒中的至少一者。

在本申请中，通过将第二半导体图案层121与第一半导体图案层111进行连接，实现了半导体图案层在功能区02的连续性，减少了避免静电在功能区02流入半导体图案层的风险。同时，将成串的第二半导体图案层121与成串的第一半导体图案层111连接在一起，则第二半导体图案层121上密度较大的静电分散在第一半导体图案层111及第二半导体图案层121，使得静电在半导体图案层中的分布均匀。进而可以提高半导体图案层在后续高温制程中性能的可靠性及均一性，使得像素电路的驱动能力基本一致，实现显示面板的显示均一性。

以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请保护的范围之内。

Claims (21)

1.一种显示面板，其特征在于，包括：

常规显示区，所述常规显示区包括第一显示区、第二显示区以及第三显示区；其中，沿第一方向，所述第二显示区的长度分别小于所述第一显示区和所述第三显示区的长度，且所述第一显示区的长度小于所述第三显示区的长度；

功能区，所述功能区的子像素密度小于所述常规显示区的子像素密度；沿所述第一方向，所述第二显示区、所述功能区及所述第一显示区依次邻接；沿第二方向，所述第一显示区、所述第二显示区的至少一者及所述功能显示区均与所述第三显示区邻接；所述第一方向与所述第二方向交叉；其中：

所述第一显示区与所述第三显示区中的一者为特定显示区，所述特定显示区包括多个第一像素电路，所述第一像素电路包括第一半导体图案层，任意一个所述第一半导体图案层和与之沿第三方向排布且相邻的至少一个所述第一半导体图案层连接；所述第三方向与所述第一方向之间的夹角为第一夹角α，90°＞α≥0°；

所述第二显示区包括多个第二像素电路，所述第二像素电路包括第二半导体图案层，任意一个所述第二半导体图案层和与之沿第四方向排布且相邻的至少一个所述第二半导体图案层连接；所述第四方向与所述第一方向之间的夹角为第二夹角β，90°＞β≥0°；

其中，沿所述第四方向排布且连接的所述第二半导体图案层和沿所述第三方向排布且连接的所述第一半导体图案层连接。

2.根据权利要求1所述的显示面板，其特征在于，所述第一显示区为所述特定显示区。

3.根据权利要求2所述的显示面板，其特征在于，所述功能区包括透光区和围绕所述透光区的过渡区；

所述过渡区包括至少一个连接半导体，沿所述第四方向排布且连接的所述第二半导体图案层和沿所述第三方向排布且连接的所述第一半导体图案层通过所述连接半导体连接。

4.根据权利要求3所述的显示面板，其特征在于，一个所述连接半导体与所述第二显示区中靠近所述功能区的一个所述第二半导体图案层连接，且与所述第一显示区中靠近所述功能区的一个所述第一半导体图案层连接。

5.根据权利要求3所述的显示面板，其特征在于，一个所述连接半导体与所述第二显示区中靠近所述功能区的多个所述第二半导体图案层连接，且与所述第一显示区中靠近所述功能区的多个所述第一半导体图案层连接。

6.根据权利要求3所述的显示面板，其特征在于，所述过渡区还包括金属走线群，所述金属走线群包括多条金属走线。

7.根据权利要求6所述的显示面板，其特征在于，在与所述显示面板的厚度方向垂直的平面内，所述连接半导体设置在所述金属走线群远离所述透光区的一侧。

8.根据权利要求6所述的显示面板，其特征在于，在与所述显示面板的厚度方向垂直的平面内，所述连接半导体设置在所述金属走线群靠近所述透光区的一侧。

9.根据权利要求6所述的显示面板，其特征在于，沿所述显示面板的厚度方向，所述金属走线群覆盖所述连接半导体。

10.根据权利要求3所述的显示面板，其特征在于，所述透光区的子像素密度为0。

11.根据权利要求10所述的显示面板，其特征在于，所述透光区为所述显示面板的镂空区域。

12.根据权利要求10所述的显示面板，其特征在于，所述透光区为所述显示面板的非镂空区域。

13.根据权利要求3所述的显示面板，其特征在于，所述透光区的子像素密度大于0。

14.根据权利要求1所述的显示面板，其特征在于，所述第三显示区为所述特定显示区；

所述显示面板还包括半导体连接区域；沿所述第一方向，所述半导体连接区域设置在所述第二显示区远离所述功能区的一侧；

所述半导体连接区域中包括至少一个连接半导体；一个所述连接半导体与所述第二显示区中靠近所述半导体连接区域的多个所述第二半导体图案层连接，一个所述连接半导体与所述第三显示区中靠近所述半导体连接区域的多个所述第一半导体图案层连接；与同一个所述连接半导体所连接的所述第一半导体图案层的数量多于所连接的所述第二半导体图案层的数量。

15.根据权利要求14所述的显示面板，其特征在于，沿所述第一方向，所述第二显示区中所有靠近所述半导体连接区域的所述第二半导体图案层均与一个所述连接半导体连接，所述第三显示区中靠近所述半导体连接区域的所有所述第一半导体图案层均与一个所述连接半导体连接。

16.根据权利要求1所述的显示面板，其特征在于，所述第三方向与所述第四方向平行，且90°＞α＞0°，90°＞β＞0°。

17.根据权利要求1所述的显示面板，其特征在于，所述第三方向与所述第四方向平行，且α＝0°，β＝0°。

18.根据权利要求1所述显示面板，其特征在于，所述第二显示区中沿所述第一方向排布的所述第二像素电路的数量为M，所述特定显示区中沿所述第一方向排布的所述第一像素电路的数量为N，其中，M与N均为大于等于2的正整数，且50≥N/M≥12。

19.根据权利要求1所述的显示面板，其特征在于，所述第一半导体图案层与所述第二半导体图案层均为多晶硅、金属氧化物半导体中的一者。

20.一种显示装置，其特征在于，包括如权利要求1-19任意一项所述的显示面板及光学器件，所述光学器件设置在所述显示装置对应所述功能区的位置。

21.根据权利要求20所述的显示装置，其特征在于，所述光学器件为光学指纹传感器、虹膜识别传感器、摄像头、手电筒中的至少一者。

Images