CN213277407U - 一种双层的像素补偿电路 - Google Patents

Abstract

本实用新型公布一种双层的像素补偿电路，包括在基板上设置的下层薄膜晶体管区、上层薄膜晶体管区和上下层连接线，下层薄膜晶体管区、上层薄膜晶体管区通过上下层连接线连接起来，上层薄膜晶体管区与基板的间距大于下层薄膜晶体管区与基板的间距，上层薄膜晶体管区上设置有有机发光二极管。上述技术方案可以进一步地缩小补偿电路占据基板的面积，使得单个像素的占用面积减小，还可以提高面板的解析度和像素密度，并改善面板的显示效果。

Description

一种双层的像素补偿电路

技术领域

本实用新型涉及像素补偿电路技术领域，尤其涉及一种双层的像素补偿电路。

背景技术

当今，随着科技水平的不断提升，人们对显示器画面的要求也在提高，即对高解析度的需求增大，例如VR、AR和MR等显示器的解析度高达2000像素密度(Pixels Per Inch，缩写PPI)以上。对于OLED面板来说，面内2T1C Pixel电路会受到Vth漂移的影响导致面板发光亮度不均匀，需要补偿电路提升面板显示效果，而为了达到更好地补偿效果，补偿电路会有多个薄膜晶体管(Thin Film Transistor,TFT)。但是TFT过多会使Pixel所占面积增大，进而导致面板容纳的像素(Pixel)的数量减少，即解析度变低，无法满足高解析度的要求。

如今对面板的显示品质需求水平越来越高，提高显示器的解析度尤为重要。我们知道对于OLED面板来说，由于制程和老化的影响，如产生Vth漂移，会对面板显示效果产生极大的影响。为了消除这一影响，OLED面板的Pixel电路通常会增加TFT作为补偿电路，且通常补偿效果越好。TFT会越多，这样会导致Pixel所占面积过大，降低解析度。如将像素补偿电路中Driving TFT替换成电子迁移率更高的LTPS TFT，即LTPO(Low TemperaturePolycrystalline Oxide，低温多晶氧化物)，可减小TFT的尺寸，增大解析度。

LTPO英文全称为Low Temperature Polycrystalline Oxide，中文名字叫低温多晶氧化物。目前OLED小尺寸的主要两大背板技术是LTPS和氧化物，而LTPO是一种新型背板技术，它结合了这两种技术的优点，以低生产成本实现更高的电荷迁移率，稳定性和可扩展性。

实用新型内容

为此，需要提供一种双层的像素补偿电路，解决5T2C的补偿电路提升面板的解析度的程度较低的问题。

为实现上述目的，本实施例提供了一种双层的像素补偿电路，包括在基板上设置的下层薄膜晶体管区、上层薄膜晶体管区和上下层连接线，上层薄膜晶体管区与基板的间距大于下层薄膜晶体管区与基板的间距；

所述下层薄膜晶体管区包括三个薄膜晶体管和一个电容C1，三个薄膜晶体管分别为薄膜晶体管T1、薄膜晶体管T2和薄膜晶体管T3，所述薄膜晶体管T1的栅极与Scan1连接，所述薄膜晶体管T1的源极用于与Vref连接，所述薄膜晶体管T1的漏极与所述薄膜晶体管T2的漏极连接，所述薄膜晶体管T2的栅极与Scan2连接，所述薄膜晶体管T2的源极用于与Vdate连接，所述薄膜晶体管T1的漏极与所述薄膜晶体管T2的漏极相连接的线路上设置有第一节点，所述电容C1的一端与所述第一节点连接，所述电容C1的另一端与所述薄膜晶体管T3的漏极连接，所述电容C1的另一端与所述薄膜晶体管T3的漏极相连接的线路上设置有第二节点，所述薄膜晶体管T3的源极用于与Vsus连接，所述薄膜晶体管T3的栅极用于与Reset连接；

所述上层薄膜晶体管区包括两个薄膜晶体管、一个电容C2和一个有机发光二极管，两个薄膜晶体管分别为薄膜晶体管T4和薄膜晶体管T5，所述薄膜晶体管T5的栅极用于与EM连接，所述薄膜晶体管T5的漏极用于与VDD连接，所述薄膜晶体管T5的源极与所述薄膜晶体管T4的漏极连接，所述薄膜晶体管T4的源极与有机发光二极管的正极连接，所述有机发光二极管的负极用于与VSS连接；

所述薄膜晶体管T4的栅极上设置有第三节点，所述薄膜晶体管T4的源极与有机发光二极管的正极相连接的线路上设置有第四节点，所述电容C2的一端与第三节点连接，所述电容C2的另一端与第四节点连接；

所述上下层连接线包括第一上下层连接线和第二上下层连接线，第一上下层连接线的一端与所述第一节点连接，第一上下层连接线的另一端与所述第三节点连接，第二上下层连接线的一端与所述第二节点连接，第二上下层连接线的另一端与所述第四节点连接。

进一步地，所述下层薄膜晶体管区的薄膜晶体管均包括第一有源层、第一栅极、第一源极和第一漏极；

所述第一有源层设置在所述基板上，所述第一有源层上设置有第一绝缘层，所述第一绝缘层上设置有所述第一栅极，所述第一栅极上设置有第二绝缘层，第二绝缘层上设置有所述第一源极和所述第一漏极，所述第一源极通过第二绝缘层上的一个孔连接所述第一有源层，所述第一漏极通过第二绝缘层上的另一个孔连接所述第一有源层，所述第一栅极位于第一源极和第一漏极之间。

进一步地，所述下层薄膜晶体管区的薄膜晶体管为低温多晶硅薄膜晶体管。

进一步地，所述上层薄膜晶体管区的薄膜晶体管均包括第二有源层、第二栅极、第二源极和第二漏极；

所述第二栅极设置在所述第一绝缘层上，所述第二栅极上设置有所述第二绝缘层，所述第二绝缘层上设置有所述第二有源层，第二有源层位于第二栅极上方，所述第二有源层上设置有第二源极和第二漏极。

进一步地，所述上层薄膜晶体管区的薄膜晶体管均包括第二有源层、第二栅极、第二源极和第二漏极；

所述第二有源层设置在所述第二绝缘层上，所述第二有源层上设置有第三绝缘层，第三绝缘层上设置有所述第二栅极，第二栅极位于第二有源层上方，所述第二栅极上设置有第四绝缘层，第四绝缘层上设置有所述第二源极和第二漏极，所述第二源极通过第四绝缘层上的一个孔连接所述第二有源层，所述第二漏极通过第四绝缘层上的另一个孔连接所述第二有源层。

进一步地，所述上层薄膜晶体管区的薄膜晶体为氧化物半导体薄膜晶体管。

进一步地，所述上层薄膜晶体管区的薄膜晶体管均包括第二有源层、第二栅极、第二源极和第二漏极；

基板上设置有第一绝缘层，所述第二栅极设置在所述第一绝缘层上，所述第二栅极上设置有第二绝缘层，所述第二绝缘层上设置有所述第二有源层，第二有源层位于第二栅极上方，所述第二有源层上设置有第二源极和第二漏极。

进一步地，所述上层薄膜晶体管区的薄膜晶体管均包括第二有源层、第二栅极、第二源极和第二漏极；

基板上设置有第一绝缘层，第一绝缘层上设置有第二绝缘层；

所述第二有源层设置在所述第二绝缘层上，所述第二有源层上设置有第三绝缘层，第三绝缘层上设置有所述第二栅极，第二栅极位于第二有源层上方，所述第二栅极上设置有第四绝缘层，第四绝缘层上设置有所述第二源极和第二漏极，所述第二源极通过第四绝缘层上的一个孔连接所述第二有源层，所述第二漏极通过第四绝缘层上的另一个孔连接所述第二有源层。

进一步地，所述第二有源层为IGZO。

区别于现有技术，上述技术方案在基板上制作下层薄膜晶体管区和上层薄膜晶体管区，下层薄膜晶体管区和上层薄膜晶体管区通过上下层连接线连接起来，形成有机发光二极管的补偿电路。该补偿电路可以进一步地缩小补偿电路占据基板的面积，使得单个像素的占用面积减小，还可以提高面板的解析度和像素密度，并改善面板的显示效果。

附图说明

图1为本实施例所述的现有技术的像素补偿电路的结构示意图；

图2为本实施例所述的双层的像素补偿电路的结构示意图；

图3为本实施例所述的下层薄膜晶体管区的薄膜晶体管与上层薄膜晶体管区的薄膜晶体管的剖面结构示意图；

图4为另一个实施例所述的下层薄膜晶体管区的薄膜晶体管与上层薄膜晶体管区的薄膜晶体管的剖面结构示意图；

图5为本实施例所述的Reset阶段工作状态示意图；

图6为具体实施方式所述的补偿阶段工作状态示意图；

图7为具体实施方式所述的Date写入阶段工作状态示意图；

图8为具体实施方式所述的发光阶段工作状态示意图。

附图标记说明：

1、下层薄膜晶体管区；

11、第一有源层；

12、第一栅极；

13、第一源极；

14、第一漏极；

2、上层薄膜晶体管区；

21、第二有源层；

22、第二栅极；

23、第二源极；

24、第二漏极；

3、绝缘层；

31、第一绝缘层；

32、第二绝缘层；

33、第三绝缘层；

34、第四绝缘层；

4、上下层连接线；

41、第一上下层连接线；

42、第二上下层连接线；

G、第一节点；

S、第二节点。

具体实施方式

为详细说明技术方案的技术内容、构造特征、所实现目的及效果，以下结合具体实施例并配合附图详予说明。

请参阅图1至图8，本实施例一种双层的像素补偿电路，是LTPO补偿电路，LTPO兼具IGZO与LTPS的优势，使面板具有更为优秀的显示效果。要说明的是，LTPO英文全称为LowTemperature Polycrystalline Oxide，中文名字为低温多晶氧化物。用虚线将电路架构分为上层与下层两个部分来减少像素占据的面积。一种双层的像素补偿电路包括在基板上设置的下层薄膜晶体管区1、上层薄膜晶体管区2和上下层连接线4，上层薄膜晶体管区与基板的间距大于下层薄膜晶体管区与基板的间距，结构如图2所示。上层薄膜晶体管区2的薄膜晶体管与下层薄膜晶体管区1的薄膜晶体管(Thin Film Transistor,TFT)通过上下层连接线4连接起来，形成有机发光二极管的补偿电路。

请参阅图2，所述下层薄膜晶体管区1包括三个薄膜晶体管和一个电容C1。三个薄膜晶体管分别为薄膜晶体管T1、薄膜晶体管T2和薄膜晶体管T3。所述薄膜晶体管T1的栅极与Scan1(Scan为扫描线)连接，所述薄膜晶体管T1的源极用于与Vref(Vref为参考电压)连接，所述薄膜晶体管T1的漏极与所述薄膜晶体管T2的漏极连接。所述薄膜晶体管T2的栅极与Scan2连接，所述薄膜晶体管T2的源极用于与Vdate(Vdate为数据线电压)连接。所述薄膜晶体管T1的漏极与所述薄膜晶体管T2的漏极相连接的线路上设置有第一节点，所述电容C1的一端与所述第一节点G连接，所述电容C1的另一端与所述薄膜晶体管T3的漏极连接。所述电容C1的另一端与所述薄膜晶体管T3的漏极相连接的线路上设置有第二节点，所述薄膜晶体管T3的源极用于与Vsus连接，所述薄膜晶体管T3的栅极用于与Reset连接。

请参阅图2，所述上层薄膜晶体管区包括两个薄膜晶体管、一个电容C2和一个有机发光二极管，两个薄膜晶体管分别为薄膜晶体管T4和薄膜晶体管T5，所述薄膜晶体管T5的栅极用于与EM连接，所述薄膜晶体管T5的漏极用于与VDD连接，所述薄膜晶体管T5的源极与所述薄膜晶体管T4的漏极连接，所述薄膜晶体管T4的源极与有机发光二极管的正极连接，所述有机发光二极管的负极用于与VSS连接。

请参阅图2，所述薄膜晶体管T4的栅极上设置有第三节点，所述薄膜晶体管T4的源极与有机发光二极管的正极相连接的线路上设置有第四节点，所述电容C2的一端与第三节点连接，所述电容C2的另一端与第四节点连接。

请参阅图2，所述上下层连接线4包括第一上下层连接线41和第二上下层连接线42，第一上下层连接线41的一端与所述第一节点连接，第一上下层连接线41的另一端与所述第三节点连接，第二上下层连接线42的一端与所述第二节点S连接，第二上下层连接线42的另一端与所述第四节点连接。

虽然现有的5T2C补偿电路的补偿效果好，但是像素占据的面积较大，会造成解析度较低的问题。为了提高面板的解析度，提高像素密度(Pixels Per Inch，缩写PPI)，本实施例所述的一种新架构的5T2C补偿电路。新架构的5T2C补偿电路的薄膜晶体管分为两个区域，分别为下层薄膜晶体管区1和上层薄膜晶体管区2，上层薄膜晶体管区2设置有机发光二极管，即AMOLED像素。下层薄膜晶体管区1和上层薄膜晶体管区2之间间隔有绝缘层3。绝缘层3预防薄膜晶体管发生漏电或者薄膜晶体管的性能受到影响等情况。下层的薄膜晶体管根据像素补偿电路的实际连接关系可以有不同的图案化选择。下层薄膜晶体管区1的部分膜层和上层薄膜晶体管区2的部分膜层处于不同的平面，所以可以进一步地缩小补偿电路占据基板的面积，使得单个像素的占用面积减小，同时新架构的补偿电路又不会影响到补偿效果。

上述技术方案具有如下优势：

1、可补偿Driving TFT(如薄膜晶体管T4)的Vth，改善了由Vth漂移引发的不良问题。

2、OLED发光电流只与VDATA有关，排除了VDD，VSS，VOLED等不良因子对电流的影响，大大增加了OLED发光电流的稳定性。

3、双层的像素补偿电路可减少Pixel所占面积，还可以提高面板的解析度和PPI，并改善面板的显示效果。

TFT的分层示意图如图2、图3和图4所示，为了方便说明，只显示一个Oxide TFT和一个LTPS TFT的结构示意图，分别为上层Oxide TFT和下层LTPS TFT：

请参阅图3，在本实施例中，所述下层薄膜晶体管区1的薄膜晶体管为顶栅结构，所述下层薄膜晶体管区1的薄膜晶体管均包括第一有源层11、第一栅极12、第一源极13和第一漏极14，还包括有一些绝缘层3。所述第一有源层11设置在所述基板上，所述第一有源层11上设置有第一绝缘层31。所述第一绝缘层31上设置有所述第一栅极12，所述第一栅极12设置在所述第一有源层11正上方。所述第一栅极12上设置有第二绝缘层32，第二绝缘层32上设置有所述第一源极13和所述第一漏极14，所述第一源极13通过第二绝缘层32上的一个孔(该孔贯穿下方的第一绝缘层31)连接所述第一有源层11，所述第一漏极14通过第二绝缘层32上的另一个孔连接所述第一有源层11，所述第一栅极12位于第一源极13和第一漏极14之间。

要说明的是，要说明的是，绝缘层3包括有第一绝缘层31、第二绝缘层32、第三绝缘层33和第四绝缘层34等，第一绝缘层31和第二绝缘层32是上层薄膜晶体管区2和下层薄膜晶体管区1共用的，这些绝缘层一方面是起到隔离金属(如源极、漏极、栅极等)间的接触。要说明的是，所述基板可以为玻璃基板和塑料基板等。

请参阅图3，在某些实施例中，还包括有一层第四绝缘层34，第一源极13和第一漏极14设置在第四绝缘层34上，并分别通过第四绝缘层34上的孔(该孔贯穿下方的第一绝缘层31和第二绝缘层32)连接到下方的第一有源层11；或者，第四绝缘层34是覆盖在下层薄膜晶体管区1的薄膜晶体管上，如覆盖第一源极13、第一漏极14、第二绝缘层32，起到保护TFT的作用。

优选的，所述下层薄膜晶体管区1的薄膜晶体管为低温多晶硅薄膜晶体管(LTPSTFT)，低温多晶硅的全称是“Low Temperature Poly-Silicon(缩写LTPS)，即第一有源层11为多晶硅有源层(p-si)。LTPO TFT能够兼容LTPS制程和Oxide制程，如兼容LTPS制程的高分辨率、反应速度快、高亮度、高开口率等优点，同时还能够提高电子迁移率等。在某些实施例中，所述下层薄膜晶体管区1的薄膜晶体管还可以为Oxide TFT。

请参阅图4，在本实施例中，所述上层薄膜晶体管区2的薄膜晶体管为底栅结构。所述上层薄膜晶体管区2的薄膜晶体管均包括第二有源层21、第二栅极22、第二源极23和第二漏极24，还包括一些绝缘层。所述基板上设置有所述第一绝缘层，所述第二栅极22设置在所述第一绝缘层31上，所述第二栅极22上设置有所述第二绝缘层32，在第二栅极22的一侧设置有下层薄膜晶体管区1的第一栅极12。所述第二绝缘层32上设置有所述第二有源层21，第二有源层21位于第二栅极22正上方。所述第二有源层21上设置有第二源极23和第二漏极24，第二源极23和第二漏极24分别与第二有源层21连接。同时，在下层薄膜晶体管区1的薄膜晶体管上的第四绝缘层34(起保护作用)也延伸至上层薄膜晶体管区2的薄膜晶体管上，覆盖住上层薄膜晶体管区2的薄膜晶体管上的第二源极23、第二漏极24和第二有源层21，也对第二源极23、第二漏极24和第二有源层21也起到保护的作用。

请参阅图3，在另一个实施例中，所述上层薄膜晶体管区2的薄膜晶体管为顶栅结构。所述上层薄膜晶体管区2的薄膜晶体管均包括第二有源层21、第二栅极22、第二源极23和第二漏极24，还包括一些绝缘层。基板上设置有第一绝缘层31，第一绝缘层31上设置有第二绝缘层32。所述第二有源层21设置在第二绝缘层32上，所述第二有源层21上设置有第三绝缘层33。第三绝缘层33上设置有所述第二栅极22，第二栅极22位于第二有源层21正上方。所述第二栅极22上设置有第四绝缘层34，第四绝缘层34上设置有所述第二源极23和第二漏极24。所述第二源极23通过第四绝缘层34上的一个孔连接所述第二有源层21，所述第二漏极24通过第四绝缘层34上的另一个孔连接所述第二有源层21。

优选的，所述上层薄膜晶体管区2的薄膜晶体管为氧化物半导体薄膜晶体管(Oxide TFT)。氧化物半导体薄膜晶体管(Oxide TFT)包括有氧化物半导体有源层，氧化物半导体有源层的材料如铟镓锌氧化物(indiumgallium zinc oxide,IGZO)、透明的铟锌锡氧化物(indium zinc tin oxide,IZTO)或其他具有相似特性的材料。优选的，所述第二有源层为IGZO。氧化物半导体薄膜晶体管(Oxide TFT)的载流子迁移率高，材料和工艺成本低，被广泛地应用在显示面板领域中。

在此对本实施例提供的一种双层的像素补偿电路的外围接线和工作原理进行说明：

如图5所示，重置(Reset)阶段，Reset和Scan1写入低电压，薄膜晶体管T1和薄膜晶体管T3打开，第一节点G点写入Vref，其中VG＝Vref，VS＝Vsus。

如图6所示，补偿阶段，EM写入高电压，薄膜晶体管T5打开，薄膜晶体管T4工作在饱和区。OVDD写入使第二节点S电压升高到Vref-VTH时，薄膜晶体管T4关闭，此时VS＝Vref-VTH，即补偿到一个VTH。VG保持不变，即VG＝Vref。

如图7所示，数据(Date)写入阶段，Scan2写入低电压，薄膜晶体管T2打开，VG＝Vdata，由于两个电容的存在，VS＝Vref-Vth+C1/(C1+C2)(Vdata-Vref)。

如图8所示，发光阶段，EM写入高电压，T5打开，发光二极管导通，VS＝VOLED+OVSS，由于电容的作用，VG＝Vdata+OVSS+VOLED-[Vref-Vth+C1/(C1+C2)(Vdata-Vref)]；那么VGS＝VG-VS＝C2/(C1+C2)(Vdata-Vref)+Vth，代入饱和区电流公式IOLED＝1/2μnCoxW/L(VGS-VTH)2，得到IOLED＝1/2μnCoxW/L[C2/(C1+C2)(Vdata-Vref)]2(注μn为场效应迁移率，Cox为单位面积的绝缘层电容；W/L为TFT沟道宽度比长度)。

从OLED发光电流公式可以得出此电路电流只与Vdate的讯号与Vref的讯号有关，与Vth无关，其他参数相对固定，补偿效果较好；不会受到其他不稳定因子的影响。同时该分层架构使Pixel所占面积较小，面板容纳像素(Pixel)数量较多，解析度较高。

需要说明的是，尽管在本文中已经对上述各实施例进行了描述，但并非因此限制本实用新型的专利保护范围。因此，基于本实用新型的创新理念，对本文所述实施例进行的变更和修改，或利用本实用新型说明书及附图内容所作的等效结构或等效流程变换，直接或间接地将以上技术方案运用在其他相关的技术领域，均包括在本实用新型的专利保护范围之内。

Claims (9)

1.一种双层的像素补偿电路，其特征在于，包括在基板上设置的下层薄膜晶体管区、上层薄膜晶体管区和上下层连接线，上层薄膜晶体管区与基板的间距大于下层薄膜晶体管区与基板的间距；

所述下层薄膜晶体管区包括三个薄膜晶体管和一个电容C1，三个薄膜晶体管分别为薄膜晶体管T1、薄膜晶体管T2和薄膜晶体管T3，所述薄膜晶体管T1的栅极与Scan1连接，所述薄膜晶体管T1的源极用于与Vref连接，所述薄膜晶体管T1的漏极与所述薄膜晶体管T2的漏极连接，所述薄膜晶体管T2的栅极与Scan2连接，所述薄膜晶体管T2的源极用于与Vdate连接，所述薄膜晶体管T1的漏极与所述薄膜晶体管T2的漏极相连接的线路上设置有第一节点，所述电容C1的一端与所述第一节点连接，所述电容C1的另一端与所述薄膜晶体管T3的漏极连接，所述电容C1的另一端与所述薄膜晶体管T3的漏极相连接的线路上设置有第二节点，所述薄膜晶体管T3的源极用于与Vsus连接，所述薄膜晶体管T3的栅极用于与Reset连接；

所述上层薄膜晶体管区包括两个薄膜晶体管、一个电容C2和一个有机发光二极管，两个薄膜晶体管分别为薄膜晶体管T4和薄膜晶体管T5，所述薄膜晶体管T5的栅极用于与EM连接，所述薄膜晶体管T5的漏极用于与VDD连接，所述薄膜晶体管T5的源极与所述薄膜晶体管T4的漏极连接，所述薄膜晶体管T4的源极与有机发光二极管的正极连接，所述有机发光二极管的负极用于与VSS连接；

所述薄膜晶体管T4的栅极上设置有第三节点，所述薄膜晶体管T4的源极与有机发光二极管的正极相连接的线路上设置有第四节点，所述电容C2的一端与第三节点连接，所述电容C2的另一端与第四节点连接；

所述上下层连接线包括第一上下层连接线和第二上下层连接线，第一上下层连接线的一端与所述第一节点连接，第一上下层连接线的另一端与所述第三节点连接，第二上下层连接线的一端与所述第二节点连接，第二上下层连接线的另一端与所述第四节点连接。

2.根据权利要求1所述的一种双层的像素补偿电路，其特征在于，所述下层薄膜晶体管区的薄膜晶体管均包括第一有源层、第一栅极、第一源极和第一漏极；

所述第一有源层设置在所述基板上，所述第一有源层上设置有第一绝缘层，所述第一绝缘层上设置有所述第一栅极，所述第一栅极上设置有第二绝缘层，第二绝缘层上设置有所述第一源极和所述第一漏极，所述第一源极通过第二绝缘层上的一个孔连接所述第一有源层，所述第一漏极通过第二绝缘层上的另一个孔连接所述第一有源层，所述第一栅极位于第一源极和第一漏极之间。

3.根据权利要求1或2所述的一种双层的像素补偿电路，其特征在于，所述下层薄膜晶体管区的薄膜晶体管为低温多晶硅薄膜晶体管。

4.根据权利要求2所述的一种双层的像素补偿电路，其特征在于，所述上层薄膜晶体管区的薄膜晶体管均包括第二有源层、第二栅极、第二源极和第二漏极；

所述第二栅极设置在所述第一绝缘层上，所述第二栅极上设置有所述第二绝缘层，所述第二绝缘层上设置有所述第二有源层，第二有源层位于第二栅极上方，所述第二有源层上设置有第二源极和第二漏极。

5.根据权利要求2所述的一种双层的像素补偿电路，其特征在于，所述上层薄膜晶体管区的薄膜晶体管均包括第二有源层、第二栅极、第二源极和第二漏极；

所述第二有源层设置在所述第二绝缘层上，所述第二有源层上设置有第三绝缘层，第三绝缘层上设置有所述第二栅极，第二栅极位于第二有源层上方，所述第二栅极上设置有第四绝缘层，第四绝缘层上设置有所述第二源极和第二漏极，所述第二源极通过第四绝缘层上的一个孔连接所述第二有源层，所述第二漏极通过第四绝缘层上的另一个孔连接所述第二有源层。

6.根据权利要求1或4或5所述的一种双层的像素补偿电路，其特征在于，所述上层薄膜晶体管区的薄膜晶体为氧化物半导体薄膜晶体管。

7.根据权利要求1所述的一种双层的像素补偿电路，其特征在于，所述上层薄膜晶体管区的薄膜晶体管均包括第二有源层、第二栅极、第二源极和第二漏极；

基板上设置有第一绝缘层，所述第二栅极设置在所述第一绝缘层上，所述第二栅极上设置有第二绝缘层，所述第二绝缘层上设置有所述第二有源层，第二有源层位于第二栅极上方，所述第二有源层上设置有第二源极和第二漏极。

8.根据权利要求1所述的一种双层的像素补偿电路，其特征在于，所述上层薄膜晶体管区的薄膜晶体管均包括第二有源层、第二栅极、第二源极和第二漏极；

基板上设置有第一绝缘层，第一绝缘层上设置有第二绝缘层；

所述第二有源层设置在所述第二绝缘层上，所述第二有源层上设置有第三绝缘层，第三绝缘层上设置有所述第二栅极，第二栅极位于第二有源层上方，所述第二栅极上设置有第四绝缘层，第四绝缘层上设置有所述第二源极和第二漏极，所述第二源极通过第四绝缘层上的一个孔连接所述第二有源层，所述第二漏极通过第四绝缘层上的另一个孔连接所述第二有源层。

9.根据权利要求4或5或7或8所述的一种双层的像素补偿电路，其特征在于，所述第二有源层为IGZO。

Images