CN114743500B - 一种高解析度的5t2c ltpo内部补偿电路及其控制方法 - Google Patents
一种高解析度的5t2c ltpo内部补偿电路及其控制方法 Download PDFInfo
- Publication number
- CN114743500B CN114743500B CN202210441696.6A CN202210441696A CN114743500B CN 114743500 B CN114743500 B CN 114743500B CN 202210441696 A CN202210441696 A CN 202210441696A CN 114743500 B CN114743500 B CN 114743500B
- Authority
- CN
- China
- Prior art keywords
- transistor
- stage
- grid electrode
- signal
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
本发明公开一种高解析度的5T2C LTPO内部补偿电路及其控制方法,其包括晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、电容C1、电容C2和发光二极管OLED,晶体管T2和晶体管T3均为多晶硅薄膜晶体管且均设置于基板与介质层之间,晶体管T1、晶体管T4和晶体管T5均为氧化物薄膜晶体管且均设置于介质层上方;本发明的补偿电路消除VTH漂移以及I‑R drop导致的亮度不均匀的问题,同时该分层架构使Pixel所占面积较小,面板容纳Pixel数量较多,解析度较高。
Description
技术领域
本发明涉及面板显示技术领域,尤其涉及一种高解析度的5T2C LTPO内部补偿电路及其控制方法。
背景技术
随着科技的发展以及人生活水平的提升,人们对显示器的面板有了更高的要求,OLED面板也因此诞生,由于OLED电路是通过控制电流的大小来控制面板的显示亮度,因此补偿Vth成了OLED电路设计中的一个重要课题;同时像素的大小也会影响显示屏的解析度,因此为了拥有更高的面板清晰度,需要减少像素的大小,减少TFT所占面积是减少像素大小的关键。
传统的5T2C补偿电路如图1所示,此电路不能让像素有足够小的占据面积,导致其解析度不够高。
发明内容
本发明的目的在于提供一种高解析度的5T2C LTPO内部补偿电路及其控制方法。
本发明采用的技术方案是:
一种高解析度的5T2C LTPO内部补偿电路,其包括晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、电容C1、电容C2和发光二极管OLED,晶体管T2和晶体管T3均为多晶硅薄膜晶体管且均设置于基板与介质层之间,晶体管T1、晶体管T4和晶体管T5均为氧化物薄膜晶体管且均设置于介质层上方;
晶体管T1的栅极接第一扫描信号,晶体管T1的源极接数据信号,晶体管T1的漏极分别与电容C1的一端、晶体管T2的栅极和晶体管T5的源极点连接,电容C1的另一端分别连接晶体管T4的源极、电容C2的一端和发光二极管OLED的阳极;晶体管T4的栅极连接重置信号Reset,晶体管T4的源极连接电压Vsus;晶体管T5的栅极接第二扫描信号,晶体管T5的源极连接基准电压Vref;电容C2的另一端连接发光二极管OLED的阴极;
晶体管T2的漏极连接晶体管T3的源极,晶体管T3的漏极连接电源正极OVDD,晶体管T3的栅极连接使能信号EM;晶体管T2的源极连接发光二极管OLED的阳极,光二极管OLED的阴极接电源负极OVSS。
进一步地,晶体管T1、晶体管T2、晶体管T3、晶体管T4和晶体管T5均为薄膜晶体管。
进一步地,第一扫描信号和第二扫描信号由 GPIO电路产生。
进一步地,补偿电路包括IC芯片,IC芯片产生第一扫描信号(Scan1)和第二扫描信号(Scan2);IC芯片通过扫第一扫描信号控制晶体管T1通断;IC芯片通过第二扫描信号控制晶体管T5通断。
进一步地,所述电容C1设置于介质层上方,电容C2设置于基板与介质层之间。
进一步地,还包括穿透介质层的第一连接线、第二连接线和第三连接线,晶体管T1的漏极与晶体管T2的栅极之间通过第一连接线连接,电容C2的一端通过第二连接线连接发光二极管OLED的阳极,电容C2的另一端通过第三连接线连接发光二极管OLED的阴极。
一种高解析度的5T2C LTPO内部补偿电路的控制方法,包括以下步骤:
步骤S1、在第一阶段重置阶段,控制晶体管T1的栅极和晶体管T3的栅极输入高电平,控制晶体管T2的栅极、晶体管T4的栅极和晶体管T5的栅极均输入低电平;
步骤S2、在第二阶段补偿阶段,控制晶体管T1的栅极和晶体管T4的栅极输入高电平,控制晶体管T2的栅极、晶体管T3的栅极和晶体管T5的栅极均输入低电平;
步骤S3、在第三阶段数据写入阶段,控制晶体管T1的栅极和晶体管T2的栅极输入低电平,控制晶体管T3的栅极、晶体管T4的栅极和晶体管T5的栅极均输入高电平;
步骤S4、在第四阶段发光阶段,控制晶体管T1的栅极、晶体管T4的栅极和晶体管T5的栅极均输入高电平,控制晶体管T2的栅极和晶体管T3的栅极输入低电平;
进一步地,步骤S1中在第一阶段重置阶段,第二扫描信号和重置信号Reset输入低电压,晶体管T2、 T4和T5打开,晶体管T4输入电压Vsus,晶体管T5输入基准电压Vref,VG=Vref, VS=Vsus;
进一步地,步骤S2中第二阶段补偿阶段,重置信号Reset、第一扫描信号和使能信号EM输入高电压,第二扫描信号输入低电压,晶体管T2、T3和T5打开,晶体管T5输入Vref,VG=Vref,S点电压VS由Vsus上升到Vref-VTH时晶体管T2关闭,即VS=Vref-VTH,这样就补到一个VTH。
进一步地,步骤S3中在第三阶段数据写入阶段,重置信号 Reset和第二扫描信号输入高电压,第一扫描信号和使能信号EM输入低电压,晶体管T1和T2打开,晶体管T1输入数据信号VDATA,VG=VDATA。
进一步地,步骤S3中由于电容的耦合作用,S点电压被耦合到Vref-VTH+[C1/(C1+C2)](VDATA-Vref),即VS= Vref-VTH+[C1/(C1+C2)](VDATA-Vref)。
进一步地,步骤S3中在第四阶段发光阶段,第一扫描信号、第二扫描信号、使能信号EM和重置信号Reset均输入高电压,晶体管T2和T3打开。
进一步地,步骤S4中S点电压因为OLED发光导致从Vref-VTH+[C1/(C1+C2)](VDATA-Vref)变为VOLED+OVSS,即VS=VOLED+OVSS。
进一步地,第一阶段重置阶段、第二阶段补偿阶段、第三阶段数据写入阶段和第四阶段发光阶段为依次连续的时间段。
本发明采用以上技术方案,相较于现有技术具有如下优点:1)可补偿Driving TFT(T6)的VTH,改善了由VTH漂移引发的不良问题。(2)OLED发光电流只与VDATA和Vref有关,排除了VDD,VSS,VOLED等不良因子对电流的影响,大大增加了OLED发光电流的稳定性。(3)此LTPO架构可减少Pixel所占面积,增加解析度,提高PPI,改善显示效果。
附图说明
以下结合附图和具体实施方式对本发明做进一步详细说明;
图1为传统的5T2C补偿电路的结构示意图;
图2为本发明一种高解析度的5T2C LTPO内部补偿电路及其控制方法的结构示意图;
图3为本发明Top-Gate Oxide与Top-Gate LTPS结构分层示意图;
图4为本发明Bottom-Gate Oxide与Top-Gate LTPS结构分层示意图;
图5为本发明内部补偿电路的控制方法的第一阶段重置阶段的状态示意图;
图6为本发明内部补偿电路的控制方法的第二阶段补偿阶段的状态示意图;
图7为本发明内部补偿电路的控制方法的第三阶段数据写入阶段的状态示意图;
图8为本发明内部补偿电路的控制方法的第四阶段发光阶段的状态示意图。
为使本申请实施例的目的、技术方案和优点更加清楚,下面将结合本申请实施例中的附图对本申请实施例中的技术方案进行清楚、完整地描述。
如图2至4之一所示,本发明公开了一种高解析度的5T2C LTPO内部补偿电路,其包括晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、电容C1、电容C2和发光二极管OLED,晶体管T2和晶体管T3均为多晶硅薄膜晶体管且均设置于基板与介质层之间,晶体管T1、晶体管T4和晶体管T5均为氧化物薄膜晶体管且均设置于介质层上方;
晶体管T1的栅极接第一扫描信号,晶体管T1的源极接数据信号,晶体管T1的漏极分别与电容C1的一端、晶体管T2的栅极和晶体管T5的源极点连接,电容C1的另一端分别连接晶体管T4的源极、电容C2的一端和发光二极管OLED的阳极;晶体管T4的栅极连接重置信号Reset,晶体管T4的源极连接电压Vsus;晶体管T5的栅极接第二扫描信号,晶体管T5的源极连接基准电压Vref;电容C2的另一端连接发光二极管OLED的阴极;
晶体管T2的漏极连接晶体管T3的源极,晶体管T3的漏极连接电源正极OVDD,晶体管T3的栅极连接使能信号EM;晶体管T2的源极连接发光二极管OLED的阳极,光二极管OLED的阴极接电源负极OVSS。
具体地,如图2所示,上层包括2个Oxide TFT,下层包括3个LTPS TFT此架构即为本发明的一种LTPO补偿电路,LTPO兼具IGZO与LTPS的优势,使面板具有更为良好的显示效果。图3和4所示TFT的分层示意图,用虚线将电路架构分为上层与下层两个部分来减少Pixel占面积,图3表示Oxide为Top-Gate的结构,图4表示Oxide为Bottom-结构,其中各个标号说明:1为平坦层Planarization,2为第一绝缘层Insulator,3为金属层Metal,4为IGZO,5为第二绝缘层Insulator,6为第一门极Gate,7为第一金属绝缘层Gate Insulator,8为缓冲区Buffer,9为PI层,10为聚硅层Poly-Si,11为第二门极Gate,12为第二金属绝缘层GateInsulator。
为了方便说明,本发明只显示一个Oxide TFT和一个LTPS TFT的层别示意图,分别为上层Oxide TFT和下层LTPS TFT。
进一步地,晶体管T1、晶体管T2、晶体管T3、晶体管T4和晶体管T5均为薄膜晶体管。
进一步地,第一扫描信号和第二扫描信号由 GPIO电路产生。
进一步地,补偿电路包括IC芯片,IC芯片产生第一扫描信号(Scan1)和第二扫描信号(Scan2);IC芯片通过扫第一扫描信号控制晶体管T1通断;IC芯片通过第二扫描信号控制晶体管T5通断。
进一步地,还包括穿透介质层的第一连接线、第二连接线和第三连接线,晶体管T1的漏极与晶体管T2的栅极之间通过第一连接线连接,电容C2的一端通过第二连接线连接发光二极管OLED的阳极,电容C2的另一端通过第三连接线连接发光二极管OLED的阴极。
一种高解析度的5T2C LTPO内部补偿电路的控制方法,包括以下步骤:
步骤S1、在第一阶段重置阶段,控制晶体管T1的栅极和晶体管T3的栅极输入高电平,控制晶体管T2的栅极、晶体管T4的栅极和晶体管T5的栅极均输入低电平;
步骤S2、在第二阶段补偿阶段,控制晶体管T1的栅极和晶体管T4的栅极输入高电平,控制晶体管T2的栅极、晶体管T3的栅极和晶体管T5的栅极均输入低电平;
步骤S3、在第三阶段数据写入阶段,控制晶体管T1的栅极和晶体管T2的栅极输入低电平,控制晶体管T3的栅极、晶体管T4的栅极和晶体管T5的栅极均输入高电平;
步骤S4、在第四阶段发光阶段,控制晶体管T1的栅极、晶体管T4的栅极和晶体管T5的栅极均输入高电平,控制晶体管T2的栅极和晶体管T3的栅极输入低电平;
进一步地,步骤S1中在第一阶段重置阶段,第二扫描信号和重置信号Reset输入低电压,晶体管T2、 T4和T5打开,晶体管T4输入电压Vsus,晶体管T5输入基准电压Vref,晶体管T2的栅极电压VG=Vref,晶体管T2的源极电压VS=Vsus;
进一步地,步骤S2中第二阶段补偿阶段,重置信号Reset、第一扫描信号和使能信号EM输入高电压,第二扫描信号输入低电压,晶体管T2、T3和T5打开,晶体管T5输入Vref,VG=Vref,S点电压VS由Vsus上升到Vref-VTH时晶体管T2关闭,即VS=Vref-VTH,这样就补到一个VTH。
进一步地,步骤S3中在第三阶段数据写入阶段,重置信号 Reset和第二扫描信号输入高电压,第一扫描信号和使能信号EM输入低电压,晶体管T1和T2打开,晶体管T1输入数据信号VDATA,VG=VDATA。
进一步地,步骤S3中由于电容的耦合作用,S点电压被耦合到Vref-VTH+[C1/(C1+C2)](VDATA-Vref),即VS= Vref-VTH+[C1/(C1+C2)](VDATA-Vref)。
进一步地,步骤S3中在第四阶段发光阶段,第一扫描信号、第二扫描信号、使能信号EM和重置信号Reset均输入高电压,晶体管T2和T3打开。
进一步地,步骤S4中S点电压因为OLED发光导致从Vref-VTH+[C1/(C1+C2)](VDATA-Vref)变为VOLED+OVSS,即VS=VOLED+OVSS。
进一步地,第一阶段重置阶段、第二阶段补偿阶段、第三阶段数据写入阶段和第四阶段发光阶段为依次连续的时间段。
上述的内部补偿电路的工作原理为:
(1)如图5所示,第一阶段重置阶段, Scan2和Reset输入低电压, T2、 T4和T5打开,T4输入Vsus ,T5输入Vref, VG=Vref, VS=Vsus。
(2)如图6所示,第二阶段补偿阶段,Reset、Scan1和EM输入高电压, Scan2输入低电压, T2、T3和T5打开,T5输入Vref,VG=Vref,S点电压VS由Vsus上升到Vref-VTH时T2关闭,即VS=Vref-VTH,这样就补到一个VTH。
(3)如图7所示,第三阶段数据写入阶段, Reset和Scan2输入高电压,Scan1和EM输入低电压,T1和T2打开,T1输入VDATA,VG=VDATA。由于电容的耦合作用,S点电压被耦合到Vref-VTH+[C1/(C1+C2)](VDATA-Vref),即VS= Vref-VTH+[C1/(C1+C2)](VDATA-Vref)。
(4)如图8所示,第四阶段发光阶段,Scan1、Scan2、Em和Reset输入高电压,T2和T3打开,S点电压因为OLED发光导致从Vref-VTH+[C1/(C1+C2)](VDATA-Vref)变为VOLED+OVSS,即VS=VOLED+OVSS。因为电容的耦合作用G点电压被耦合到VDATA+VOLED+OVSS-{ Vref-VTH+[C1/(C1+C2)](VDATA-Vref)},
即VG=VDATA+VOLED+ OVSS-{ Vref-VTH+[C1/(C1+C2)](VDATA-Vref)},代入饱和区电流公式IOLED = 1/2μnCOXW/L (VGS-VTH)2得到IOLED = 1/2μnCOX(W/L){[1-C1/(C1+C2)](VDATA-Vref)}2 (注μn 为场效应迁移率,COX 为单位面积的绝缘层电容;W/L为TFT沟道宽度比长度)。
从OLED 发光电流公式可以了解OLED电流只与VDATA,Vref有关,其他参数相对固定;而且补偿电路已经消除VTH漂移以及I-R drop导致的亮度不均匀的问题,同时该分层架构使Pixel所占面积较小,面板容纳Pixel数量较多,解析度较高。
本发明采用以上技术方案,相较于现有技术具有如下优点:1)可补偿Driving TFT(T6)的VTH,改善了由VTH漂移引发的不良问题。(2)OLED发光电流只与VDATA和Vref有关,排除了VDD,VSS,VOLED等不良因子对电流的影响,大大增加了OLED发光电流的稳定性。(3)此LTPO架构可减少Pixel所占面积,增加解析度,提高PPI,改善显示效果。
显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此,本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围,而是仅仅表示本申请的选定实施例。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
Claims (9)
1.一种高解析度的5T2C LTPO内部补偿电路,其特征在于:其包括晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、电容C1、电容C2和发光二极管OLED,晶体管T2和晶体管T3均为氧化物薄膜晶体管且均设置于基板与介质层之间,晶体管T1、晶体管T4和晶体管T5均为多晶硅薄膜晶体管且均设置于介质层上方;
晶体管T1的栅极接第一扫描信号,晶体管T1的源极接数据信号,晶体管T1的漏极分别与电容C1的一端、晶体管T2的栅极和晶体管T5的源极点连接,电容C1的另一端分别连接晶体管T4的源极、电容C2的一端和发光二极管OLED的阳极;晶体管T4的栅极连接重置信号Reset,晶体管T4的源极连接电压Vsus;晶体管T5的栅极接第二扫描信号,晶体管T5的源极连接基准电压Vref;电容C2的另一端连接发光二极管OLED的阴极;
晶体管T2的漏极连接晶体管T3的源极,晶体管T3的漏极连接电源正极OVDD,晶体管T3的栅极连接使能信号EM;晶体管T2的源极连接发光二极管OLED的阳极,光二极管OLED的阴极接电源负极OVSS;电容C1、电容C2设置于介质层上方。
2. 根据权利要求1所述的一种高解析度的5T2C LTPO内部补偿电路,其特征在于:第一扫描信号和第二扫描信号由 GPIO电路产生;或者补偿电路包括IC芯片,IC芯片产生第一扫描信号和第二扫描信号;IC芯片通过扫第一扫描信号控制晶体管T1通断;IC芯片通过第二扫描信号控制晶体管T5通断。
3. 根据权利要求1所述的一种高解析度的5T2C LTPO内部补偿电路,其特征在于:还包括穿透介质层的第一连接线、第二连接线和第三连接线,晶体管T1的漏极与晶体管T2的栅极之间通过第一连接线连接,电容C2的一端通过第二连接线连接发光二极管OLED的阳极,电容C2的另一端通过第三连接线连接发光二极管OLED的阴极。
4. 一种高解析度的5T2C LTPO内部补偿电路的控制方法,采用根据权利要求1至3任一项所述的一种高解析度的5T2C LTPO内部补偿电路,其特征在于:方法包括以下步骤:
步骤S1、在第一阶段重置阶段,控制晶体管T1的栅极和晶体管T3的栅极输入高电平,控制晶体管T2的栅极、晶体管T4的栅极和晶体管T5的栅极均输入低电平;
步骤S2、在第二阶段补偿阶段,控制晶体管T1的栅极和晶体管T4的栅极输入高电平,控制晶体管T2的栅极、晶体管T3的栅极和晶体管T5的栅极均输入低电平;
步骤S3、在第三阶段数据写入阶段,控制晶体管T1的栅极和晶体管T2的栅极输入低电平,控制晶体管T3的栅极、晶体管T4的栅极和晶体管T5的栅极均输入高电平;
步骤S4、在第四阶段发光阶段,控制晶体管T1的栅极、晶体管T4的栅极和晶体管T5的栅极均输入高电平,控制晶体管T2的栅极和晶体管T3的栅极输入低电平。
5. 根据权利要求4所述的一种高解析度的5T2C LTPO内部补偿电路的控制方法,其特征在于:步骤S1中在第一阶段重置阶段,第二扫描信号和重置信号Reset输入低电压,晶体管T2、 T4和T5打开,晶体管T4输入电压Vsus,晶体管T5输入基准电压Vref,晶体管T2的栅极电压VG=Vref,晶体管T2的源极电压VS=Vsus。
6. 根据权利要求4所述的一种高解析度的5T2C LTPO内部补偿电路的控制方法,其特征在于:步骤S2中第二阶段补偿阶段,重置信号Reset、第一扫描信号和使能信号EM输入高电压,第二扫描信号输入低电压,晶体管T2、T3和T5打开,晶体管T5输入Vref,晶体管T2的栅极电压VG=Vref,晶体管T2的源极电压VS由Vsus上升到Vref-VTH时晶体管T2关闭,即VS=Vref-VTH。
7. 根据权利要求4所述的一种高解析度的5T2C LTPO内部补偿电路的控制方法,其特征在于:步骤S3中在第三阶段数据写入阶段,重置信号 Reset和第二扫描信号输入高电压,第一扫描信号和使能信号EM输入低电压,晶体管T1和T2打开,晶体管T1输入数据信号VDATA,晶体管T2的栅极电压VG=VDATA。
8. 根据权利要求4所述的一种高解析度的5T2C LTPO内部补偿电路的控制方法,其特征在于:步骤S4中在第四阶段发光阶段,第一扫描信号、第二扫描信号、使能信号EM和重置信号Reset均输入高电压,晶体管T2和T3打开。
9. 根据权利要求4所述的一种高解析度的5T2C LTPO内部补偿电路的控制方法,其特征在于:第一阶段重置阶段、第二阶段补偿阶段、第三阶段数据写入阶段和第四阶段发光阶段为依次连续的时间段。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210441696.6A CN114743500B (zh) | 2022-04-25 | 2022-04-25 | 一种高解析度的5t2c ltpo内部补偿电路及其控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210441696.6A CN114743500B (zh) | 2022-04-25 | 2022-04-25 | 一种高解析度的5t2c ltpo内部补偿电路及其控制方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114743500A CN114743500A (zh) | 2022-07-12 |
CN114743500B true CN114743500B (zh) | 2023-07-25 |
Family
ID=82283145
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210441696.6A Active CN114743500B (zh) | 2022-04-25 | 2022-04-25 | 一种高解析度的5t2c ltpo内部补偿电路及其控制方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114743500B (zh) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN213277407U (zh) * | 2020-08-21 | 2021-05-25 | 福建华佳彩有限公司 | 一种双层的像素补偿电路 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10032413B2 (en) * | 2015-05-28 | 2018-07-24 | Lg Display Co., Ltd. | Organic light emitting display |
CN112771603B (zh) * | 2018-09-28 | 2023-07-11 | 夏普株式会社 | 显示装置及其驱动方法 |
CN110808007A (zh) * | 2019-10-31 | 2020-02-18 | 福建华佳彩有限公司 | 一种像素补偿电路 |
CN210805180U (zh) * | 2019-10-31 | 2020-06-19 | 福建华佳彩有限公司 | 一种像素补偿电路 |
CN111369943A (zh) * | 2020-03-30 | 2020-07-03 | 福建华佳彩有限公司 | 一种分层式像素补偿电路 |
CN212934115U (zh) * | 2020-08-21 | 2021-04-09 | 福建华佳彩有限公司 | 一种多层像素补偿电路 |
CN112382233A (zh) * | 2020-11-19 | 2021-02-19 | 福建华佳彩有限公司 | 一种内部补偿电路及其控制方法 |
CN214123468U (zh) * | 2020-11-19 | 2021-09-03 | 福建华佳彩有限公司 | 一种内部补偿电路 |
-
2022
- 2022-04-25 CN CN202210441696.6A patent/CN114743500B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN213277407U (zh) * | 2020-08-21 | 2021-05-25 | 福建华佳彩有限公司 | 一种双层的像素补偿电路 |
Also Published As
Publication number | Publication date |
---|---|
CN114743500A (zh) | 2022-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110610684B (zh) | 一种有机电致发光显示面板及显示装置 | |
WO2020233025A1 (zh) | 像素电路和显示装置 | |
CN103077680B (zh) | 一种oled像素驱动电路 | |
WO2017156826A1 (zh) | Amoled像素驱动电路及像素驱动方法 | |
CN111048044B (zh) | 电压编程型amoled像素驱动电路及其驱动方法 | |
WO2016123854A1 (zh) | Amoled像素驱动电路及像素驱动方法 | |
CN108777131B (zh) | Amoled像素驱动电路及驱动方法 | |
CN105405404B (zh) | 像素电路及其驱动方法、oled显示面板及显示装置 | |
CN107230453A (zh) | Amoled像素驱动电路及amoled像素驱动方法 | |
CN111369943A (zh) | 一种分层式像素补偿电路 | |
CN111341788B (zh) | 薄膜晶体管及显示面板 | |
US11651735B2 (en) | Pixel circuit and drive method thereof, and display panel | |
CN113870785A (zh) | 一种oled像素补偿电路及oled像素补偿方法 | |
CN113257194B (zh) | 一种有源矩阵有机发光二极管像素补偿电路及其驱动方法 | |
CN114038425A (zh) | 像素驱动电路、方法及显示面板 | |
CN210777794U (zh) | 一种像素补偿电路 | |
CN210805180U (zh) | 一种像素补偿电路 | |
CN210805181U (zh) | 分层式amoled像素补偿电路 | |
CN210926020U (zh) | 一种分层式像素补偿电路 | |
CN212990650U (zh) | 一种分层式像素补偿电路 | |
CN115410526B (zh) | 像素驱动电路、像素驱动方法和显示面板 | |
CN110808007A (zh) | 一种像素补偿电路 | |
CN114743500B (zh) | 一种高解析度的5t2c ltpo内部补偿电路及其控制方法 | |
CN111048561A (zh) | 一种分层式像素补偿电路 | |
CN108510945B (zh) | Oled像素补偿电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |