CN212934115U - 一种多层像素补偿电路 - Google Patents

Abstract

本实用新型公开了一种多层像素补偿电路包括：连接上层补偿电路与下层补偿电路的多条上下层连接线；T3的源极与OVDD连接，漏极与T4的源极连接，T3的栅极与EM连接；T4的漏极通过一条上下层连接线与有机发光二极管的正极连接；有机发光二极管的负极与OVSS连接；C2一端与T3的源极连接，另一端与T3的漏极连接；T1的源极与T2的源极连接；T1的源极与C1的另一端连接，C1的另一端通过一条上下层连接线与T3的漏极连接；T4的栅极通过一条上下层连接线与T1的源极连接。通过设计基板上不同的下层薄膜晶体管区和上层薄膜晶体管区，最终通过在竖直方向上缩小像素补偿电路的多个薄膜晶体管所占用的面积，使得单个像素的占用面积减小，最终提高屏幕的解析度。

Description

一种多层像素补偿电路

技术领域

本实用新型涉及像素补偿电路领域，尤其涉及一种多层像素补偿电路。

背景技术

当今，随着科技水平的不断提升，人们对显示器画面的要求也在提高，即对高解析度的需求增大，例如VR，AR，MR等显示器的解析度高达2000PPI以上。对于OLED面板来说，面内2T1C Pixel电路会受到Vth漂移的影响导致面板发光亮度不均匀，需要补偿电路提升面板显示效果，而为了达到更好地补偿效果，补偿电路会有多个TFT，可能会有4T，5T，6T…，这样TFT过多会使Pixel所占面积增大，进而导致面板容纳的Pixel数量减少，即解析度变低，无法满足高解析度的要求。

如今对面板的显示品质需求水平越来越高，提高显示器的解析度尤为重要。我们知道对于OLED面板来说，由于制程和老化的影响，如产生Vth漂移，会对面板显示效果产生极大的影响，为了消除这一影响，OLED面板的Pixel电路通常会增加TFT做补偿电路，且通常补偿效果越好，TFT会越多，这样会导致Pixel所占面积过大，降低解析度；如将Pixel补偿电路中Driving TFT替换成电子迁移率更高的LTPSTFT，即LTPO(Low TemperaturePolycrystalline Oxide，即低温多晶氧化物)结构，可减小TFT尺寸，增大解析度，同时将电路做分层处理，原本6T1C的Pixel电路可分为上下两层，上层3个Oxide TFT，下层3个LTPSTFT，进一步减小Pixel面积，增大解析度，同时实用LTPO可以兼具LTPS电子迁移率高与IGZO漏电流小的优势。

因此，如何提高OLED面板的解析度，制造一种补偿效果良好，并具有超高解析度的OLED面板是一项重要的课题。

实用新型内容

为此，需要提供一种多层像素补偿电路，达到减小TFT排布面积，提高面板解析度的技术效果。

为实现上述目的，本申请提供了一种多层像素补偿电路，包括：上层补偿电路、下层补偿电路以及连接所述上层补偿电路与下层补偿电路的多条上下层连接线，上层补偿电路与基板的间距大于下层补偿电路与基板的间距；所述上层补偿电路包括：多个薄膜晶体管T1、T2，电容C1，有机发光二极管；所述下层补偿电路包括：多个薄膜晶体管T3、T4，电容C2；

所述T3的源极与OVDD连接，漏极与T4的源极连接，所述T3的栅极与EM连接；所述T4的漏极通过一条所述上下层连接线与所述有机发光二极管的正极连接；所述有机发光二极管的负极与OVSS连接；所述C2一端与所述T3的源极连接，另一端与所述T3的漏极连接；

所述T1的源极与所述T2的源极连接，所述T2的漏极与Vdata连接，所述T1的漏极与Vref连接，所述T1的栅极与Scan1连接，所述T2的栅极与Scan2连接；所述T1的源极与所述C1的另一端连接，所述C1的另一端通过一条所述上下层连接线与所述T3的漏极连接；所述T4的栅极通过一条所述上下层连接线与所述T1的源极连接。

进一步地，所述T1、T2为氧化物薄膜晶体管，所述T3、T4为低温多晶硅薄膜晶体管。

进一步地，所述下层补偿电路的薄膜晶体管包括：第一栅极、第一源极、第一漏极、第一有源层；所述第一有源层设置于基板上，所述第一有源层上设置有第一绝缘层，所述第一绝缘层上设置有所述第一栅极，所述第一栅极上设置有第二绝缘层，所述第二绝缘层上设置有所述第一源极和所述第一漏极，所述第一源极、所述第一漏极分别通过一个通孔与所述第一有源层连接；

所述下层补偿电路的薄膜晶体管的一侧还设置有所述上层补偿电路的薄膜晶体管。

进一步地，所述上层补偿电路的薄膜晶体管包括：第二栅极、第二源极、第二漏极、第二有源层和第四绝缘层；所述第二有源层设置于所述第二绝缘层上，所述第二有源层上设置有第三绝缘层，所述第三绝缘层上设置有所述第二栅极，所述第二栅极上设置有所述第四绝缘层，所述第四绝缘层上设置有所述第二源极和第二漏极，所述第二源极、第二漏极分别通过一个通孔与所述第二有源层连接。

进一步地，所述第四绝缘层还设置于所述第二绝缘层与第一源极、第一漏极之间。

进一步地，所述上层补偿电路的薄膜晶体管包括：第三有源层、第三栅极、第三源极、第三漏极；

所述第三栅极设置在所述第一绝缘层与所述第二绝缘层之间，所述第二绝缘层上设置有所述第三有源层，所述第三有源层两侧分别设置有第二源极和第二漏极。

进一步地，所述第四绝缘层还设置于所述第二绝缘层与第一源极、第一漏极之间。

进一步地，所述上层补偿电路的薄膜晶体管包括：第二栅极、第二源极、第二漏极、第二有源层和第四绝缘层；

基板上设置有第一绝缘层，第一绝缘层上设置有第二绝缘层；

所述第二有源层设置于所述第二绝缘层上，所述第二有源层上设置有第三绝缘层，所述第三绝缘层上设置有所述第二栅极，所述第二栅极上设置有所述第四绝缘层，所述第四绝缘层上设置有所述第二源极和第二漏极，所述第二源极、第二漏极分别通过一个通孔与所述第二有源层连接。

进一步地，所述上层补偿电路的薄膜晶体管包括：第三有源层、第三栅极、第三源极、第三漏极；

基板上设置有第一绝缘层，第一绝缘层上设置有第二绝缘层；

所述第三栅极设置在所述第一绝缘层与所述第二绝缘层之间，所述第二绝缘层上设置有所述第三有源层，所述第三有源层两侧分别设置有第二源极和第二漏极。

进一步地，所述第一有源层为多晶硅有源层。

区别于现有技术，上述技术方案通过设计基板上不同的下层薄膜晶体管区和上层薄膜晶体管区，最终通过在竖直方向上缩小像素补偿电路的多个薄膜晶体管所占用的面积，使得单个像素的占用面积减小，最终提高屏幕的解析度。

附图说明

图1为具体实施方式所述的现有技术的像素补偿电路；

图2为具体实施方式所述的分层式像素补偿电路；

图3为体实施方式所述第二栅极位置示意图；

图4为体实施方式所述第三栅极位置示意图；

图5为具体实施方式所述的Reset阶段工作状态示意图；

图6为具体实施方式所述的补偿阶段工作状态示意图；

图7为具体实施方式所述的Data写入阶段工作状态示意图；

图8为具体实施方式所述的发光阶段工作状态示意图。

附图标记说明：

1、第一栅极；2、第一源极；3、第一漏极；4、第一有源层；5、第一绝缘层；6、第二绝缘层；7、第二栅极；8、第二源极；9、第二漏极；10、第二有源层；11、第三绝缘层；12、第四绝缘层；13、第三有源层；14、第三栅极；15、第三源极；16、第三漏极；

具体实施方式

为详细说明技术方案的技术内容、构造特征、所实现目的及效果，以下结合具体实施例并配合附图详予说明。

请参阅图1至图8，虽然现有的4T2C补偿电路的补偿效果好，但是像素占据的面积较大，会造成解析度较低的问题。为了提高面板的解析度，提高PPI，发明本实施例所述的一种新架构的4T2C补偿电路。新架构的4T2C补偿电路的薄膜晶体管分别在两个区域，在下层补偿电路和上层补偿电路上，上层补偿电路设置有机发光二极管，即AMOLED像素。下层补偿电路和上层补偿电路之间间隔有绝缘层。绝缘层预防薄膜晶体管发生漏电或者薄膜晶体管的性能受到影响等情况。下层补偿电路的薄膜晶体管根据像素补偿电路的实际连接关系可以有不同的图案化选择。下层补偿电路的部分膜层和上层补偿电路的部分膜层处于不同的平面，所以可以进一步地缩小补偿电路占据基板的面积，同时新架构的补偿电路又不会影响到补偿效果。

请参阅图3至图4，在本实施例中，所述下层补偿电路的薄膜晶体管包括：第一栅极1、第一源极2、第一漏极3、第一有源层4；所述第一有源层4设置于基板上，所述第一有源层4上设置有第一绝缘层5，所述第一绝缘层5上设置有所述第一栅极1，所述第一栅极1上设置有第二绝缘层6，所述第二绝缘层6上设置有所述第一源极2和所述第一漏极3，所述第一源极2、所述第一漏极3分别通过一个通孔与所述第一有源层4连接；所述下层补偿电路的薄膜晶体管的一侧还设置有所述上层补偿电路的薄膜晶体管。需要说明的是，所述第一有源层4为多晶硅有源层；同时所述基板为玻璃基板。

请参阅3至图4，在本实施例中，所述上层补偿电路的薄膜晶体管包括：第二栅极7、第二源极8、第二漏极9、第二有源层10；所述第二有源层10设置于所述第二绝缘层6上，所述第二有源层10上设置有第三绝缘层11，所述第三绝缘层11上设置有所述第二栅极7，所述第二栅极7上设置有所述第四绝缘层12，所述第四绝缘层12上设置有所述第二源极8和第二漏极9，所述第二源极8、第二漏极9分别通过一个通孔与所述第二有源层10连接。当然，在某些实施例中所述第四绝缘层12还设置于所述第二绝缘层6与第一源极2、第一漏极3之间。需要说明的是，所述第二有源层10为IGZO。

请参阅3至图4，在本实施例中，所述上层补偿电路的薄膜晶体管包括：第三有源层13、第三栅极14、第三源极15、第三漏极16；所述第三栅极14设置在所述第一绝缘层5与所述第二绝缘层6之间，所述第二绝缘层6上设置有所述第三有源层13，所述第三有源层13两侧分别设置有第二源极8和第二漏极9。需要说明的是，所述第三有源层13为IGZO。

当然在某些实施例总也可以单独设置上层补偿电路；所述上层补偿电路的薄膜晶体管包括：第二栅极、第二源极、第二漏极、第二有源层；基板上设置有第一绝缘层，第一绝缘层上设置有第二绝缘层；所述第二有源层设置于所述第二绝缘层上，所述第二有源层上设置有第三绝缘层，所述第三绝缘层上设置有所述第二栅极，所述第二栅极上设置有所述第四绝缘层，所述第四绝缘层上设置有所述第二源极和第二漏极，所述第二源极、第二漏极分别通过一个通孔与所述第二有源层连接。

当然在某些实施例总也可以单独设置上层补偿电路；所述上层补偿电路的薄膜晶体管包括：第三有源层、第三栅极、第三源极、第三漏极；基板上设置有第一绝缘层，第一绝缘层上设置有第二绝缘层；所述第三栅极设置在所述第一绝缘层与所述第二绝缘层之间，所述第二绝缘层上设置有所述第三有源层，所述第三有源层两侧分别设置有第二源极和第二漏极。

请参阅图2，在本实施例中，包括：上层补偿电路、下层补偿电路以及连接所述上层补偿电路与下层补偿电路的多条上下层连接线；所述上层补偿电路包括：多个薄膜晶体管T1、T2，电容C1，有机发光二极管；所述下层补偿电路包括：多个薄膜晶体管T3、T4，电容C2；

所述T3的源极与OVDD连接，漏极与T4的源极连接，所述T3的栅极与EM连接；所述T4的漏极通过一条上下层连接线与所述有机发光二极管的正极连接；所述有机发光二极管的负极与OVSS连接；所述C2一端与所述T3的源极连接，另一端与所述T3的漏极连接；

所述T1的源极与所述T2的源极连接，所述T2的漏极与Vdata连接，所述T1的漏极与Vref连接，所述T1的栅极与Scan1连接，所述T2的栅极与Scan2连接；所述T1的源极与所述C1的另一端连接，所述C1的另一端通过一条上下层连接线与所述T3的漏极连接；所述T4的栅极通过一条上下层连接线与所述T1的源极连接。

所述T1、T2为氧化物薄膜晶体管，所述T3、T4为低温多晶硅薄膜晶体管。优选的，所述下层补偿电路的薄膜晶体管为低温多晶硅薄膜晶体管(LTPS TFT)，低温多晶硅的全称是“Low Temperature Poly-Silicon(缩写LTPS)，即第一有源层4为多晶硅有源层(p-si)。LTPO TFT能够兼容LTPS制程和Oxide制程，如兼容LTPS制程的高分辨率、反应速度快、高亮度、高开口率等优点，同时还能够提高电子迁移率等。在某些实施例中，所述下层薄膜晶体管区的薄膜晶体管还可以为OxideTFT。

该种像素补偿电路的外围接线及工作原理与现有技术类似，介绍如下：

如图5所示，Reset阶段，Scan1写入高电压，T1打开，G点写入Vref电压；EM写入低电压，T3打开，S点写入OVDD VG＝Vref；VS＝OVDD；

如图6所示，补偿阶段，EM写入高电压，T3关闭，T4工作在饱和区，S点电压从OVDD降低到Vref+VTH时，T4关闭，此时VS＝Vref+VTH，即补偿到一个VTH；VG保持不变，即VG＝Vref；

如图7所示，Data写入阶段，Scan写入低电压，Scan写入高电压，T1关闭，T2打开，VG＝Vdata，G点电压由Vref变化到Vdata，由于电容的作用，VS＝Vref+Vth+C1/(C1+C2)(Vdata-Vref)；

如图8所示，发光阶段，EM写入低电压，T3打开，发光二极管导通，VS＝OVDD，由于电容的作用，VG＝OVDD-[Vref+Vth+C1/(C1+C2)(Vdata-Vref)]；那么VSG＝VS-VG＝Vth+C1/(C1+C2)(Vdata-Vref)，代入P型TFT饱和区电流公式IOLED＝1/2μnCOXW/L(VSG-VTH)2得到IOLED＝1/2μnCOXW/L[C1/(C1+C2)(Vdata-Vref)]2(注μn为场效应迁移率，COX为单位面积的绝缘层电容；W/L为TFT沟道宽度比长度)。

从公式可以得出此电路OLED发光电流只与VDATA与Vref讯号有关，与VTH无关，其他参数相对固定，不会受到其他不稳定因子的影响，同时该分层架构使像素所占面积较小，面板容纳像素数量较多，解析度较高。同时可补偿Driving TFT(T4)的VTH，改善了由VTH漂移引发的不良问题。OLED发光电流只与VDATA有关，排除了VDD，VSS，VOLED等不良因子对电流的影响，大大增加了OLED发光电流的稳定性。此架构可减少Pixel(像素)所占面积，增加解析度，提高PPI，改善显示效果。

需要说明的是，尽管在本文中已经对上述各实施例进行了描述，但并非因此限制本实用新型的专利保护范围。因此，基于本实用新型的创新理念，对本文所述实施例进行的变更和修改，或利用本实用新型说明书及附图内容所作的等效结构或等效流程变换，直接或间接地将以上技术方案运用在其他相关的技术领域，均包括在本实用新型的专利保护范围之内。

Claims (10)

1.一种多层像素补偿电路，其特征在于，包括：上层补偿电路、下层补偿电路以及连接所述上层补偿电路与下层补偿电路的多条上下层连接线，上层补偿电路与基板的间距大于下层补偿电路与基板的间距；所述上层补偿电路包括：多个薄膜晶体管T1和T2，电容C1，有机发光二极管；所述下层补偿电路包括：多个薄膜晶体管T3和T4，电容C2；

所述T3的源极与OVDD连接，漏极与T4的源极连接，所述T3的栅极与EM连接；所述T4的漏极通过一条所述上下层连接线与所述有机发光二极管的正极连接；所述有机发光二极管的负极与OVSS连接；所述C2一端与所述T3的源极连接，另一端与所述T3的漏极连接；

所述T1的源极与所述T2的源极连接，所述T2的漏极与Vdata连接，所述T1的漏极与Vref连接，所述T1的栅极与Scan1连接，所述T2的栅极与Scan2连接；所述T1的源极与所述C1的另一端连接，所述C1的另一端通过一条所述上下层连接线与所述T3的漏极连接；所述T4的栅极通过一条所述上下层连接线与所述T1的源极连接。

2.根据权利要求1所述一种多层像素补偿电路，其特征在于，所述T1和T2为氧化物薄膜晶体管，所述T3和T4为低温多晶硅薄膜晶体管。

3.根据权利要求1所述一种多层像素补偿电路，其特征在于，所述下层补偿电路的薄膜晶体管包括：第一栅极、第一源极、第一漏极和第一有源层；所述第一有源层设置于基板上，所述第一有源层上设置有第一绝缘层，所述第一绝缘层上设置有所述第一栅极，所述第一栅极上设置有第二绝缘层，所述第二绝缘层上设置有所述第一源极和所述第一漏极，所述第一源极和所述第一漏极分别通过一个通孔与所述第一有源层连接；

所述下层补偿电路的薄膜晶体管的一侧还设置有所述上层补偿电路的薄膜晶体管。

4.根据权利要求3所述一种多层像素补偿电路，其特征在于，所述上层补偿电路的薄膜晶体管包括：第二栅极、第二源极、第二漏极、第二有源层和第四绝缘层；所述第二有源层设置于所述第二绝缘层上，所述第二有源层上设置有第三绝缘层，所述第三绝缘层上设置有所述第二栅极，所述第二栅极上设置有所述第四绝缘层，所述第四绝缘层上设置有所述第二源极和第二漏极，所述第二源极和第二漏极分别通过一个通孔与所述第二有源层连接。

5.根据权利要求4所述一种多层像素补偿电路，其特征在于，所述第四绝缘层还设置于所述第二绝缘层与第一源极和第一漏极之间。

6.根据权利要求3所述一种多层像素补偿电路，其特征在于，所述上层补偿电路的薄膜晶体管包括：第三有源层、第三栅极、第三源极和第三漏极；

所述第三栅极设置在所述第一绝缘层与所述第二绝缘层之间，所述第二绝缘层上设置有所述第三有源层，所述第三有源层两侧分别设置有第二源极和第二漏极。

7.根据权利要求4所述一种多层像素补偿电路，其特征在于，所述第四绝缘层还设置于所述第二绝缘层与第一源极和第一漏极之间。

8.根据权利要求1所述一种多层像素补偿电路，其特征在于，所述上层补偿电路的薄膜晶体管包括：第二栅极、第二源极、第二漏极、第二有源层和第四绝缘层；

基板上设置有第一绝缘层，第一绝缘层上设置有第二绝缘层；

所述第二有源层设置于所述第二绝缘层上，所述第二有源层上设置有第三绝缘层，所述第三绝缘层上设置有所述第二栅极，所述第二栅极上设置有所述第四绝缘层，所述第四绝缘层上设置有所述第二源极和第二漏极，所述第二源极和第二漏极分别通过一个通孔与所述第二有源层连接。

9.根据权利要求1所述一种多层像素补偿电路，其特征在于，所述上层补偿电路的薄膜晶体管包括：第三有源层、第三栅极、第三源极和第三漏极；

基板上设置有第一绝缘层，第一绝缘层上设置有第二绝缘层；

所述第三栅极设置在所述第一绝缘层与所述第二绝缘层之间，所述第二绝缘层上设置有所述第三有源层，所述第三有源层两侧分别设置有第二源极和第二漏极。

10.根据权利要求3所述一种多层像素补偿电路，其特征在于，所述第一有源层为多晶硅有源层。

Images