CN213182746U - 一种现场可编程门阵列fpga设备 - Google Patents

Abstract

本实用新型提供一种现场可编程门阵列FPGA设备，包括：FPGA板；通过第一连接器与所述FPGA板电连接的PCIe接口；通过第二连接器与所述FPGA板电连接的带电可擦可编程只读存储器eeprom。本实用新型的设备可以实现在FPGA的控制下对PCIe进行标注。

Description

一种现场可编程门阵列FPGA设备

技术领域

本实用新型涉及计算机技术领域，特别是指一种现场可编程门阵列FPGA设备。

背景技术

PCIe系统总线具有大带宽、高速率吞吐量，因此在大数据的存储和数据处理中为常用接口。

目前，市场上没有针对PCIe的多次标注方法，而在系统备份、多通道多任务系统架构，就不可避免需要多次标注PCIe设备，让它们之间能够相互区分识别，协调工作。

实用新型内容

本实用新型要解决的技术问题是提供一种现场可编程门阵列FPGA设备。可以实现在FPGA(现场可编程门阵列)的控制下对PCIe进行标注，实现多次标注，以适应系统备份、多通道系统架构下多块FPGA设备区分识别、协调工作。

为解决上述技术问题，本实用新型的技术方案如下：

一种现场可编程门阵列FPGA设备，包括：

FPGA板；

通过第一连接器与所述FPGA板电连接的PCIe接口；

通过第二连接器与所述FPGA板电连接的带电可擦可编程只读存储器eeprom。

可选的，所述eeprom包括：

处理器芯片；

所述处理器芯片的控制线引脚SCL与I2C控制线电连接；

所述处理器芯片的数据线引脚SDA通过第一电阻与I2C数据线电连接；

所述I2C控制线和所述I2C数据线均与所述第二连接器电连接。

可选的，所述I2C控制线通过第二电阻与电源电压电连接；

所述I2C数据线通过第三电阻与电源电压电连接。

可选的，所述处理器芯片的第一地址输入线A0引脚与第一电容的一端电连接，所述第一电容的另一端与所述处理器芯片的写保护WP引脚电连接；

所述处理器芯片的第二地址输入线A1引脚以及第三地址输入线A2引脚与所述电源电压电连接；

所述处理器芯片的接地引脚接地。

可选的，所述第二连接器包括多个引脚，多个引脚中的第一引脚与所述I2C控制线连接，所述多个引脚中的第二引脚与所述I2C数据线电连接。

可选的，所述FPGA板包括：

FPGA芯片；

与所述FPGA芯片电连接的第三连接器以及第四连接器；

所述第三连接器与所述第一连接器电连接，传输PCIe信号；

所述第四连接器与所述第二连接器电连接，传输I2C信号。

可选的，所述第四连接器包括多个引脚，多个引脚中的第三引脚与所述第二连接器的第一引脚电连接，多个引脚中的第四引脚与所述第二连接器的第二引脚电连接；

所述FPGA芯片包括多个引脚，多个引脚中的第五引脚与所述第四引脚电连接，多个引脚中的第六引脚与所述第三引脚电连接。

可选的，所述FPGA芯片的多个引脚中的第七引脚通过第二电容连接第一MGT信号线，第八引脚通过第三电容连接第二MGT信号线，所述第一MGT信号线以及所述第一MGT信号线传输PCIe信号。

可选的，所述FPGA芯片的多个引脚中的第九引脚通过第四电容连接第三MGT信号线，第十引脚通过第五电容连接第四MGT信号线，所述第三MGT信号线以及所述第四MGT信号线传输PCIe信号。

可选的，所述PCIe接口以及所述eeprom位于底板上，所述底板与所述FPGA板电连接。

本实用新型的上述方案至少包括以下有益效果：

本实用新型的上述方案，现场可编程门阵列FPGA设备包括：FPGA板；通过第一连接器与所述FPGA板电连接的PCIe接口；通过第二连接器与所述FPGA板电连接的带电可擦可编程只读存储器eeprom。FPGA可实现对PCIe(高速串行计算机扩展总线标准)接口的设置，基于xilinx FPGA PCIe IP core的底层修改；在PCIe驱动程序加载时，能够读取eeprom中的预设内容；eeprom(型号可以是24C04)，通过I2C接口硬件主从通信方式，上位机软件进行读取以往设置内容、修改新的内容；PCIe驱动程序加载预设内容，根据预设内容配置PCIE的接口信息，以实现多FPGA设备之间的识别和协作。

附图说明

图1是本实用新型的现场可编程门阵列FPGA设备的硬件电路图；

图2是本实用新型的FPGA设备的eeprom的电路图；

图3是本实用新型的FPGA设备的第二连接器的引脚电路图；

图4是本实用新型的FPGA设备的位于FPGA板上的第四连接器的电路图；

图5是本实用新型的FPGA设备的FPGA板上与第四连接器连接的单元电路图；

图6是本实用新型的FPGA设备的FPGA板上PCIe信号的引脚1端的电路图；

图7是本实用新型的FPGA设备的FPGA板上PCIe信号的引脚2端的电路图；

图8是本实用新型的FPGA设备的FPGA板与底板连接的连接器的电路图；

图9是本实用新型的FPGA设备的FPGA板与底板连接的连接器的电路图。

具体实施方式

下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。

如图1所示，本实用新型的实施例提出一种现场可编程门阵列FPGA设备，包括：

FPGA板11；

通过第一连接器12与所述FPGA板11电连接的PCIe接口13；

通过第二连接器14与所述FPGA板11电连接的带电可擦可编程只读存储器eeprom15。

该实施例通过FPGA板11与底板16通过连接器电连接并传输信号，实现对PCIe接口13的设置，基于xilinx FPGA PCIe IP core的底层修改；在PCIe驱动程序加载时，能够读取eeprom15中的预设内容；eeprom15通过I2C接口硬件主从通信方式，上位机软件进行读取以往设置内容、修改新的内容；PCIe驱动程序加载预设内容，根据预设内容配置PCIe的接口信息，以实现多FPGA设备之间的识别和协作。

其中，本实用新型的上述实施例中，PCIe(Peripheral Component Interconnectexpress，高速串行计算机扩展总线标准)；eeprom(Electrically Erasable ProgrammableRead-Only Memory，带电可擦可编程只读存储器)。

如图2所示，本实用新型一可选的实施例中，所述eeprom15包括：

处理器芯片U1；

所述处理器芯片U1的控制线引脚SCL与I2C控制线电连接；

所述处理器芯片U1的数据线引脚SDA通过第一电阻R2与I2C数据线电连接；

所述I2C控制线和所述I2C数据线均与所述第二连接器14电连接。

该实施例中，处理器芯片U1上的引脚至少包括：控制线引脚SCL、数据线引脚SDA、第一地址输入线A0引脚、第二地址输入线A1引脚、第三地址输入线A2引脚、写保护WP引脚、接电源电压端VCC和接地端GND。

处理器芯片U1的每个引脚的连接关系如下：

引脚1与引脚7：所述处理器芯片U1的第一地址输入线A0引脚与第一电容C1的一端电连接，所述第一电容C1的另一端与所述处理器芯片U1的写保护WP引脚电连接；其中，第一电容C1在该实施例中优选的选值为0.1微法拉。

引脚2与引脚3：所述处理器芯片U1的第二地址输入线A1引脚以及第三地址输入线A2引脚与所述电源电压电连接；

引脚4：所述处理器芯片U1的接地端GND引脚接地；

引脚6与引脚5：所述处理器芯片U1的控制线引脚SCL与I2C控制线I2C_SCL_F电连接；所述处理器芯片U1的数据线引脚SDA通过第一电阻R2与I2C数据线I2C_SDA_F电连接，第一电阻R2在该实施例中优选的选值为33欧姆；所述I2C控制线I2C_SCL_F和所述I2C数据线I2C_SDA_F均与所述第二连接器14电连接。所述I2C控制线I2C_SCL_F通过第二电阻R1与电源电压电连接；所述I2C数据线I2C_SDA_F通过第三电阻R3与电源电压电连接，其中，第二电阻R1和第三电阻R3在该实施例中优选的选值数值相等为4.7千欧姆。

引脚8：所述处理器芯片U1的接电源电压端VCC引脚接地；

该实施例中，处理器芯片U1通过所述I2C控制线I2C_SCL_F和所述I2C数据线I2C_SDA_F与所述第二连接器14电连接。

如图3所示，本实用新型一可选的实施例中，所述第二连接器14包括多个引脚，多个引脚中的第一引脚F37与所述I2C控制线I2C_SCL_F连接，所述多个引脚中的第二引脚F38与所述I2C数据线I2C_SDA_F电连接。

如图4至5所示，本实用新型一可选的实施例中，所述FPGA板11包括：

FPGA芯片111；

与所述FPGA芯片111电连接的第三连接器112以及第四连接器113；

所述第三连接器112与所述第一连接器12电连接，传输PCIe信号；

所述第四连接器113与所述第二连接器14电连接，传输I2C信号。

所述第四连接器113包括多个引脚，多个引脚中的第三引脚F37(连接HA24_N)与所述第二连接器14的第一引脚F37电连接，多个引脚中的第四引脚F38(连接HA24_P)与所述第二连接器14的第二引脚F38电连接；

所述FPGA芯片111包括多个引脚，多个引脚中的第五引脚AK21(连接HA24_P)与所述第四引脚F38(连接HA24_P)电连接，多个引脚中的第六引脚AK20(连接HA24_N)与所述第三引脚(连接HA24_N)电连接。

如图6所示，本实用新型一可选的实施例中，所述FPGA芯片111的多个引脚中的第七引脚U8通过第二电容C135连接第一MGT信号线，第八引脚U7通过第三电容C137连接第二MGT信号线。

这里，第一MGT信号线是MGT_REFCLK0p_FMC信号线，第二MGT信号线是MGT_REFCLK0n_FMC信号线；所述第一MGT信号线以及所述第一MGT信号线传输PCIe信号；其中，第二电容C135和第三电容C137在该实施例中优选的选值数值相等为0.1微法拉。

如图7所示，本实用新型一可选的实施例中，所述FPGA芯片111的多个引脚中的第九引脚N8通过第四电容C140连接第三MGT信号线，第十引脚N7通过第五电容C142连接第四MGT信号线，所述第三MGT信号线以及所述第四MGT信号线传输PCIe信号。

该实施例中，第三MGT信号线是MGT_REFCLK1p_FMC信号线，第四MGT信号线是MGT_REFCLK1n_FMC信号线；第九引脚N8通过第四电容C140与第三MGT信号线MGT_REFCLK1p_FMC电连接，第十引脚N7通过第五电容C142与第四MGT信号线MGT_REFCLK1n_FMC电连接，其中，第四电容C140和第五电容C142在该实施例中优选的选值数值相等为0.1微法拉。这里，MGT(Multi-Gigabit Transceiver)允许高带宽数据在串行线中传输。

如图8和图9所示，本发明一可选的实施例中，所述PCIe接口13以及所述eeprom15位于底板16上，所述底板16与所述FPGA板11通过连接器连接，其中，该连接器的一种结构如图8所示：连接上述如图6所示的MGT115发射和接收引脚以及如图7所示MGT116发射和接收引脚；该连接器的另一种结构如图9所示，连接上述如图6所示的MGT115发射和接收引脚以及如图7所示MGT116发射和接收引脚；用于传输底板16和FPGA板11之间的PCIe信号。

本实用新型的上述现场可编程门阵列FPGA设备的数据写入&设置原理如下：

上位机软件将预设数据通过PCIe接口13通过FPGA板写入到I2C eeprom芯片。FPGA板11将eeprom15中的内容读取，并从PCIe接口13输出。

在PCIe驱动程序加载时，能够读取存储介质eeprom中的预设内容；eeprom15通过I2C接口主从通信方式加载，eeprom15中的预设内容通过上位机来设置；

PCIe驱动程序加载预设内容，根据预设内容配置PCIe的接口信息，其可以配置的内容如Bus、设备号、功能；以实现多个不同FPGA设备之间的识别和协作，这里，FPGA对PCIe接口13的设置，基于xilinx FPGA PCIe IP core的PIO底层修改；本实用新型的上述多次可标注PCIe FPGA设备，适用范围为数据存储、数据处理的计算机领域。

以上所述是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。

Claims (10)

1.一种现场可编程门阵列FPGA设备，其特征在于，包括：

FPGA板(11)；

通过第一连接器(12)与所述FPGA板(11)电连接的PCIe接口(13)；

通过第二连接器(14)与所述FPGA板(11)电连接的带电可擦可编程只读存储器eeprom(15)。

2.根据权利要求1所述的现场可编程门阵列FPGA设备，其特征在于，所述eeprom(15)包括：

处理器芯片(U1)；

所述处理器芯片(U1)的控制线引脚SCL与I2C控制线电连接；

所述处理器芯片(U1)的数据线引脚SDA通过第一电阻(R2)与I2C数据线电连接；

所述I2C控制线和所述I2C数据线均与所述第二连接器(14)电连接。

3.根据权利要求2所述的现场可编程门阵列FPGA设备，其特征在于，

所述I2C控制线通过第二电阻(R1)与电源电压电连接；

所述I2C数据线通过第三电阻(R3)与电源电压电连接。

4.根据权利要求3所述的现场可编程门阵列FPGA设备，其特征在于，

所述处理器芯片(U1)的第一地址输入线A0引脚与第一电容(C1)的一端电连接，所述第一电容(C1)的另一端与所述处理器芯片(U1)的写保护WP引脚电连接；

所述处理器芯片(U1)的第二地址输入线A1引脚以及第三地址输入线A2引脚与所述电源电压电连接；

所述处理器芯片(U1)的接地引脚接地。

5.根据权利要求4所述的现场可编程门阵列FPGA设备，其特征在于，所述第二连接器(14)包括多个引脚，多个引脚中的第一引脚与所述I2C控制线连接，所述多个引脚中的第二引脚与所述I2C数据线电连接。

6.根据权利要求5所述的现场可编程门阵列FPGA设备，其特征在于，所述FPGA板(11)包括：

FPGA芯片(111)；

与所述FPGA芯片(111)电连接的第三连接器(112)以及第四连接器(113)；

所述第三连接器(112)与所述第一连接器(12)电连接，传输PCIe信号；

所述第四连接器(113)与所述第二连接器(14)电连接，传输I2C信号。

7.根据权利要求6所述的现场可编程门阵列FPGA设备，其特征在于，所述第四连接器(113)包括多个引脚，多个引脚中的第三引脚与所述第二连接器(14)的第一引脚电连接，多个引脚中的第四引脚与所述第二连接器(14)的第二引脚电连接；

所述FPGA芯片(111)包括多个引脚，多个引脚中的第五引脚与所述第四引脚电连接，多个引脚中的第六引脚与所述第三引脚电连接。

8.根据权利要求7所述的现场可编程门阵列FPGA设备，其特征在于，

所述FPGA芯片(111)的多个引脚中的第七引脚通过第二电容(C135)连接第一MGT信号线，第八引脚通过第三电容(C137)连接第二MGT信号线，所述第一MGT信号线以及所述第一MGT信号线传输PCIe信号。

9.根据权利要求7所述的现场可编程门阵列FPGA设备，其特征在于，

所述FPGA芯片(111)的多个引脚中的第九引脚通过第四电容(C140)连接第三MGT信号线，第十引脚通过第五电容(C142)连接第四MGT信号线，所述第三MGT信号线以及所述第四MGT信号线传输PCIe信号。

10.根据权利要求1至9任一项所述的现场可编程门阵列FPGA设备，其特征在于，所述PCIe接口(13)以及所述eeprom(15)位于底板(16)上，所述底板(16)与所述FPGA板(11)电连接。

Images