CN213241139U - 图像处理设备 - Google Patents

Abstract

本申请涉及图像处理领域，公开了一种图像处理设备。该图像处理设备包括主控板、FPGA模块和用户接口，FPGA模块的PCIE接口与主控板的PCIE接口互连，用户接口的第一端与FPGA模块通信连接，用户接口的第二端用于连接至发送图像数据或接收图像数据的外部设备。该图像处理设备缩小了电路板的整体体积，缩小了图像处理设备的体积，提高了图像处理设备的便携性。

Description

图像处理设备

技术领域

本申请涉及图像处理技术领域，例如涉及一种图像处理设备。

背景技术

目前，涉及图像处理方面的设备，都是基于工控机或者个人计算机(PersonalComputer，PC)挂载高速串行计算机扩展总线标准(peripheral component interconnectexpress，PCIE)板卡方式实现。

在实现本公开实施例的过程中，发现相关技术中至少存在如下问题：

在处理图像数据时，工控机或者PC挂载PCIE板卡，使得工控机和PC体积过大，便携性差。

实用新型内容

为了对披露的实施例的一些方面有基本的理解，下面给出了简单的概括。所述概括不是泛泛评述，也不是要确定关键/重要组成元素或描绘这些实施例的保护范围，而是作为后面的详细说明的序言。

本公开实施例提供的图像处理设备用于解决现有技术中具备图像处理功能的工控机或者PC体积过大，便携性差的技术问题。

在一些实施例中，图像处理设备包括：

主控板；

现场可编程逻辑门阵列(Field Programmable Gate Array，FPGA)模块，所述FPGA模块的PCIE接口与所述主控板的PCIE接口互连；

用户接口，所述用户接口的第一端与所述FPGA模块通信连接，所述用户接口的第二端用于连接至发送图像数据或接收图像数据的外部设备。

可选地，图像处理设备还包括：

信号适配模块，所述信号适配模块的第一端与所述用户接口通信连接，所述信号适配模块的第二端与所述FPGA模块通信连接；

其中，所述信号适配模块与所述用户接口的类型相适配。

可选地，所述信号适配模块包括以下的一个或多个：RS422功能子板、低电压差分信号(Low-Voltage Differential Signaling，LVDS)功能子板、高速串化解串模块、1553B功能子板、数字输入输出(Digital in and out，DIO)功能子板和模数(Analog toDigital，AD)/数模(Digital to Analog，DA)功能子板。

可选地，图像处理设备还包括：

隔离模块，所述信号适配模块的第二端通过所述隔离模块与所述FPGA模块通信连接。

可选地，所述信号适配模块包括通用串行总线(Universal Serial Bus，USB)模块。

可选地，图像处理设备还包括：

内存模块，所述内存模块与所述FPGA模块通信连接；

独立时钟电路，为所述内存模块提供时钟输入。

可选地，图像处理设备还包括：

复位电路，所述复位电路为利用电源监测芯片上电后产生的低脉冲信号作为所述FPGA模块的复位信号的电路，和/或，所述复位电路为按键复位的电路，在所述按键被触发后产生所述FPGA模块的复位信号。

可选地，图像处理设备还包括：

QSPI&BPI FLASH模块，与所述FPGA模块通信连接；

SATA硬盘接口，与所述主控板通信连接。

可选地，图像处理设备还包括：

第一网口，与所述主控板通信连接；

视频显示接口，与所述主控板通信连接；

用户输入接口，与所述主控板通信连接。

可选地，图像处理设备还包括：

密封壳体，所述主控板和所述FPGA模块设置在所述密封壳体内，所述用户接口和/或视频显示接口设置在所述密封壳体上；

电源模块，用于为图像处理设备供电。

本公开实施例提供的图像处理设备可以实现以下技术效果：

FPGA模块通过用户接口与外部设备进行图像数据的交互，主控板与FPGA模块进行数据交互，主控板可对图像数据进行处理，本图像处理设备集成了主控板、FPGA模块和用户接口，并且主控板的PCIE接口和FPGA模块的PCIE接口互连，在使用过程中，无需挂载PCIE板卡，缩小了电路板的整体体积，缩小了图像处理设备的体积，提高了图像处理设备的便携性。

以上的总体描述和下文中的描述仅是示例性和解释性的，不用于限制本申请。

附图说明

一个或多个实施例通过与之对应的附图进行示例性说明，这些示例性说明和附图并不构成对实施例的限定，附图中具有相同参考数字标号的元件示为类似的元件，附图不构成比例限制，并且其中：

图1是本公开实施例提供的一种图像处理设备的示意图；

图2是本公开实施例提供的一种图像处理设备的示意图；

图3是本公开实施例提供的一种图像处理设备的示意图；

图4是本公开实施例提供的一种图像处理设备的示意图；

图5是本公开实施例提供的一种图像处理设备的示意图；

图6是本公开实施例提供的一种图像处理设备的示意图；

图7是本公开实施例提供的一种独立时钟电路的示意图；

图8是本公开实施例提供的一种图像处理设备的示意图；

图9是本公开实施例提供的一种复位电路的示意图；

图10是本公开实施例提供的一种复位电路的示意图；

图11是本公开实施例提供的一种图像处理设备的示意图；

图12是本公开实施例提供的一种图像处理设备的示意图；

图13是本公开实施例提供的一种图像处理设备的示意图。

附图标记：

100、主控板；200、FPGA模块；300、用户接口；301、RS422接口；302、LVDS(J3OJ-74)接口；303、高速串化解串接口；304、1553B(DK621)接口；305、IO接口；306、AD/DA接口；307、USB接口；308、第一网口；400、信号适配模块；401、RS422功能子板；402、LVDS功能子板；403、高速串化解串模块；404、1553B功能子板；405、DIO功能子板；406、AD/DA功能子板；407、USB模块；408、以太网模块；500、隔离模块；600、内存模块；700、独立时钟电路；800、复位电路；900、QSPI&BPI FLASH模块；110、SATA硬盘接口；120、第一网口；130、视频显示接口；140、用户输入接口；150、第二网口。

具体实施方式

为了能够更加详尽地了解本公开实施例的特点与技术内容，下面结合附图对本公开实施例的实现进行详细阐述，所附附图仅供参考说明之用，并非用来限定本公开实施例。在以下的技术描述中，为方便解释起见，通过多个细节以提供对所披露实施例的充分理解。然而，在没有这些细节的情况下，一个或多个实施例仍然可以实施。在其它情况下，为简化附图，熟知的结构和装置可以简化展示。

图1是本公开实施例提供的一种图像处理设备的示意图。结合图1所示，图像处理设备包括主控板100、FPGA模块200和用户接口300，FPGA模块200的PCIE接口与主控板100的PCIE接口互连；用户接口300的第一端与FPGA模块200通信连接，用户接口300的第二端用于连接至发送图像数据或接收图像数据的外部设备。

FPGA模块200通过用户接口300与外部设备进行图像数据的交互，主控板100与FPGA模块200进行数据交互，主控板100可对图像数据进行处理，本图像处理设备集成了主控板100、FPGA模块200和用户接口300，并且主控板100的PCIE接口和FPGA模块200的PCIE接口互连，在使用过程中，无需挂载PCIE板卡，缩小了电路板的整体体积，缩小了图像处理设备的体积，提高了图像处理设备的便携性。

主控板100为上位机，用于利用现有技术对图像数据进行解包或重组，以及，与FPGA模块200进行数据交互。

在一些实际应用中，FPGA模块200的PCIE接口与主控板100的PCIE接口通过互联卡互联，其中，互联卡包括两个PCIE金手指，两个PCIE金手指通过引线连接，一个PCIE金手指与FPGA模块200的PCIE接口连接，另一个PCIE金手指与主控板100的PCIE接口连接。

在一些实际应用中，主控板100采用基于TPYE6架构的COME主板，TYPE6主板支持当前主流的6、7代i7处理器，内存支持32GB，可以同时挂载3个显示器同时显示，支持6个PCIE-X1，1个PCIE-X16可以配置为2个X8或者1个X8和2个X4，支持1路千兆以太网，该主控板100的性能可以满足图像算法解析的时序要求。

在一些实际应用中，该图像处理设备通过用户接口300与外部设备通信连接。图像处理设备可接收外部设备发送的图像数据，图像处理设备还可向外部设备发送图像数据，例如，将用户上传的图像参数信息或者主控板100(上位机)产生的特定格式的图像数据传输至外部设备。

在本公开实施例中，外部设备可以是被测试的外部设备，还可以是用于分析图像数据的计算中心。

可选地，图像处理设备还包括看门狗电路。在主控板100出现程序跑飞或者异常进入死循环时，看门狗电路将信号传输至FPGA模块200，实现系统复位。

图2是本公开实施例提供的一种图像处理设备的示意图。结合图2所示，图像处理设备还包括信号适配模块400。信号适配模块400的第一端与用户接口300通信连接，信号适配模块400的第二端与FPGA模块200通信连接；其中，信号适配模块400与用户接口300的类型相适配。

信号适配模块400的第一端按照特定格式收发数据，该特定格式与用户接口300相对应，例如，在用户接口300包括RS422接口301时，信号适配模块400的第一端按照RS422的通信格式收发数据；在用户接口300包括RJ-45接口时，信号适配模块400的第一端按照传输控制/网络协议(Transmission Control Protocol/Internet Protocol，TCP/IP)收发数据。

信号适配模块400的第二端按照FPGA模块200的通信协议接收FPGA模块200的数据，或者，向FPGA模块200发送数据。

设置的信号适配模块400实现了FPGA模块200采集信号的功能。

可选地，信号适配模块400包括以下的一个或多个：RS422功能子板401、LVDS功能子板402、高速串化解串模块403、1553B功能子板404、DIO功能子板405和AD/DA功能子板406。提高了图像处理设备的兼容性。其中，RS422功能子板401可实现与外部设备的串口通信；LVDS功能子板402可实现与外部设备的并行数据收发；1553B功能子板404采用FPGA模块200的IP核(Intellectual Property Core)实现，可实现与外部设备接口匹配，配置参数输入；DIO功能子板405实现晶体管-晶体管逻辑电平(Transistor Transistorlogic，TTL)、低压晶体管-晶体管逻辑电平(Low Voltage TTL，LVTTL)电平信号的输入输出；AD/DA功能子板406可实现与光纤设备的高速数据传输；高速串化解串模块403可实现与用户的高速串行数据收发。

图3是本公开实施例提供的一种图像处理设备的示意图。结合图3所示，信号适配模块400包括RS422功能子板401、LVDS功能子板402、高速串化解串模块403、1553B功能子板404、DIO功能子板405和AD/DA功能子板406。

在一些实际应用中，信号适配模块400与用户接口300的类型适配，包括：在用户接口300包括RS422接口301时，信号适配模块400包括RS422功能子板401，RS422功能子板401的第一端与RS422接口301通信连接，RS422的第二端与FPGA模块200通信连接；在用户接口300包括LVDS(J3OJ-74)接口302时，信号适配模块400包括LVDS功能子板402，LVDS功能子板402的第一端与LVDS(J3OJ-74)接口302通信连接，LVDS功能子板402的第二端与FPGA模块200通信连接；在用户接口300包括高速串化解串接口303时，信号适配模块400包括高速串化解串模块403，高速串化解串模块403的第一端与高速串化解串接口303通信连接，高速串化解串模块403的第二端与FPGA模块200通信连接；在用户接口300包括1553B(DK621)接口304时，信号适配模块400包括1553B功能子板404，1553B功能子板404的第一端与1553B(DK621)接口304通信连接，1553B功能子板404的第二端与FPGA模块200通信连接；在用户接口300包括IO接口305时，信号适配模块400包括DIO功能子板405，DIO功能子板405的第一端与IO接口305通信连接，DIO功能子板405的第二端与FPGA模块200通信连接；在用户接口300包括AD/DA接口306时，信号适配模块400包括AD/DA功能子板406，AD/DA功能子板406的第一端与AD/DA接口306通信连接，AD/DA功能子板406的第二端与FPGA模块200通信连接。

图4是本公开实施例提供的一种图像处理设备的示意图。结合图4所示，图像处理还包括隔离模块500，信号适配模块400的第二端通过隔离模块500与FPGA模块200通信连接。即，信号适配模块400的第二端与隔离模块500的第一端通信连接，隔离模块500的第二端与FPGA模块200通信连接。可有效的保护FPGA模块200，避免强电压、大电流信号通过用户接口300后直接损坏FPGA模块200。

隔离模块500包括一个或多个输入接口，以及一个或多个输出接口。

在一些实际应用中，隔离模块500采用Silicon labs生产的Si8440-BB-D-IS1。

在一些实际应用中，在信号适配模块400包括RS422功能子板401时，RS422的第二端与隔离模块500的第一端(输入接口)通信连接，隔离模块500的第二端(输出接口)与FPGA模块200通信连接；在信号适配模块400包括LVDS功能子板402时，LVDS功能子板402的第二端与隔离模块500的第一端通信连接，隔离模块500的第二端与FPGA模块200通信连接；在信号适配模块400包括高速串化解串模块403时，高速串化解串模块403的第二端与隔离模块500的第一端通信连接，隔离模块500的第二端与FPGA模块200通信连接；在信号适配模块400包括1553B功能子板404时，1553B的第二端与隔离模块500的第一端通信连接，隔离模块500的第二端与FPGA模块200通信连接；在信号适配模块400包括DIO功能子板405时，DIO功能子板405的第二端与隔离模块500的第一端通信连接，隔离模块500的第二端与FPGA模块200通信连接；在信号适配模块400包括AD/DA功能子板406时，AD/DA功能子板406的第二端与隔离模块500的第一端通信连接，隔离模块500的第二端与FPGA模块200通信连接。

图5是本公开实施例提供的一种图像处理设备的示意图。结合图5所示，信号适配模块400包括USB模块407。其中，USB模块407为USB2.0模块或USB3.0模块。相对应地，用户接口300包括USB接口307，例如USB2.0接口或者USB3.0接口，USB接口307与USB模块407连接。既可以通过USB数据线将图像处理设备与外部设备连接，图像处理设备向外部设备发送图像数据，或者，接收外部设备的图像数据，还可以使用户通过USB接口307上传U盘中的数据，或者，向U盘中下载数据，便于用户使用。

在一些实际应用中，在用户接口300包括USB接口307时，信号适配模块400包括USB模块407，USB模块407的第一端与USB接口307通信连接，USB模块407的第二端与FPGA模块200通信连接。

在一些实际应用中，采用XILINX的K7系列FPGA芯片，例如，采用具体型号为XC7K325T-2FFG900的FPGA芯片，FPGA模块200的主时钟为50MHz，外部输入配置时钟为90MHz。

图6是本公开实施例提供的一种图像处理设备的示意图。结合图6所示，图像处理设备还包括内存模块600和独立时钟模块，其中，内存模块600与FPGA模块200通信连接；独立时钟电路700为内存模块600提供时钟输入。其中内存模块600用于缓存用户数据和主控板100生成的图像数据。可选地，内存模块600为DDR3模块。例如，DDR3模块可采用型号为MT41J128M16JT-125的芯片。

在图像处理设备接收外部设备发送的图像数据时，通过用户接口300接收外部设备下传的图像数据，并将图像数据经FPGA模块200缓存至内存模块600，之后在通过PCIE接口传输至主控板100，主控板100存储该图像数据。

图7是本公开实施例提供的一种独立时钟电路700的示意图。结合图7所示，独立时钟电路700包括电阻R1、电阻R2、电容C1和芯片U1，其中，芯片U1的OE端与电阻R1的第一端连接，电阻R1的第二端、芯片U1的VCC端和电容C1的第一端均连接至电源VCC，电容C2的第二端接地，芯片U1的GND端接地，电阻R2的第一端与芯片U1的OUT_N端连接，电阻R2的第二端与芯片U1的OUT_P连接，芯片U1的OUT_N端输出时钟信号CLK_N，芯片U1的OUT_P端输出时钟信号CLK_P。

在一些实际应用中，芯片U1采用型号为SIT9102AI-243N33E200Y的振荡器。

该独立时钟电路700为DDR3 IP核提供200MHz的差分时钟输入，相比于单端时钟，采用该独立时钟电路700减少了电平匹配电路。

图8是本公开实施例提供的一种图像处理设备的示意图。结合图8所示，图像处理设备还包括复位电路800，复位电路800为利用电源监测芯片上电后产生的低脉冲信号作为FPGA模块200的复位信号的电路，和/或，复位电路800为按键复位的电路，在按键被触发后产生FPGA模块200的复位信号。

可选地，电源监测芯片的型号为MAX809TD。在电源芯片上电时，产生100ms的低脉冲信号，以该脉冲信号作为FPGA模块200的复位信号。

图9是本公开实施例提供的一种复位电路800的示意图。结合图9所示，复位电路800包括电阻R3、按键K和电容C2，其中，电阻R3的第一端、按键K的第一端和电容C2的第一端共同连接至一点，作为复位信号RESET输出端；电阻R3的第二端与连接至电源VCC；按键K的第二端和电容C2的第二端均接地。在按键K被触发接通时，复位信号RESET输出端输出低电平的复位信号。

图10是本公开实施例提供的一种复位电路800的示意图。结合图10所示，复位电路800包括电阻R4和芯片U2，其中，电阻R4的第一端和芯片U2的RESET端连接至一点，作为复位信号RESET输出端；电阻R4的第二端和芯片U2的GND端均接地；芯片U2的VDD端连接至电源VCC。并且，U2的型号为MAX809TD。在U2上电时，产生100ms的低脉冲信号，作为复位信号RESET。

图11是本公开实施例提供的一种图像处理设备的示意图。结合图11所示，图像处理设备还包括QSPI&BPI FLASH模块900和SATA硬盘接口110，其中，QSPI&BPI FLASH模块900与FPGA模块200通信连接；SATA硬盘接口110与主控板100通信连接。FPGA模块200可在QSPI&BPI FLASH模块900中加载配置。

图12是本公开实施例提供的一种图像处理设备的示意图。结合图12所示，图像处理设备还包括第一网口120、视频显示接口130和用户输入接口140，其中，网口与主控板100通信连接；视频显示接口130与主控板100通信连接；用户输入接口140与主控板100通信连接。

可选地，第一网口120为RJ-45接口。

视频显示接口130包括HDMI接口、DVI接口、DP接口和VGA接口中的一个或多个。

在实际应用中，图像处理设备的视频显示接口130通过视频线连接至显示器，图像处理设备即可通过显示器显示接收的图像数据，或者，发送的图像数据。

用户输入接口140用于连接至输入设备，图像处理设备读取用户通过输入设备输入的信息。输入设备包括：键盘、鼠标、麦克风、触摸屏、手写板和光驱中的一个或多个。

图13是本公开实施例提供的一种图像处理设备的示意图。结合图13所示，图像处理设备还包括以太网模块408，以太网模块408与主控板100通信连接。对应地，用户接口300还包括第二网口150。以太网模块408的第一端与第二网口150通信连接，以太网模块408的第二端与主控板100通信连接。该以太网模块408可实现接收用户参数配置以及数据传输。

可选地，以太网模块408为千兆网模块或百兆网模块。

可选地，第二网口150为RJ-45接口。

可选地，图像处理设备还包括密封壳体，主控板100和FPGA模块200设置在密封壳体内，用户接口300和/或视频显示接口130设置在密封壳体上。该密封壳体将图像处理设备封装为一个整体，提高图像处理设备的便携性。

可选地，密封壳体为铝合金材料。可对控制板进行屏蔽保护，降低电磁干扰。

该密封壳体还可为图像处理设备提供稳定支撑结构。主控板100、FPGA模块200固定设置在密封壳体内部，用户接口300、网口、视频显示接口130、用户输入接口140设置在密封壳体上，这些接口一端与主控板100或FPGA模块200通信连接，这些接口的另一端通过对应的数据线连接至对应的外部设备、输入设备、显示器或互联网等。

可选地，图像处理设备还包括电源模块，用于为图像设备供电。采用外部适配器直流电源供电，整个设备电源分为二部分：系统电源和隔离后电源。系统电源用于为主控板100、FPGA模块200、DDR3模块、USB模块407、以太网模块408、隔离模块500等供电；隔离后电源用于给LVDS接口、高速串化解串模块403、隔离模块500等供电，且隔离后电源受FPGA模块200控制。

应当理解的是，本申请并不局限于上面已经描述并在附图中示出的流程及结构，并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求来限制。

Claims (10)

1.一种图像处理设备，其特征在于，包括：

主控板；

FPGA模块，所述FPGA模块的PCIE接口与所述主控板的PCIE接口互连；

用户接口，所述用户接口的第一端与所述FPGA模块通信连接，所述用户接口的第二端用于连接至发送图像数据或接收图像数据的外部设备。

2.根据权利要求1所述的图像处理设备，其特征在于，还包括：

信号适配模块，所述信号适配模块的第一端与所述用户接口通信连接，所述信号适配模块的第二端与所述FPGA模块通信连接；

其中，所述信号适配模块与所述用户接口的类型相适配。

3.根据权利要求2所述的图像处理设备，其特征在于，所述信号适配模块包括以下的一个或多个：RS422功能子板、LVDS功能子板、高速串化解串模块、1553B功能子板、DIO功能子板和AD/DA功能子板。

4.根据权利要求3所述的图像处理设备，其特征在于，还包括：

隔离模块，所述信号适配模块的第二端通过所述隔离模块与所述FPGA模块通信连接。

5.根据权利要求2所述的图像处理设备，其特征在于，所述信号适配模块包括USB模块。

6.根据权利要求1所述的图像处理设备，其特征在于，还包括：

内存模块，所述内存模块与所述FPGA模块通信连接；

独立时钟电路，为所述内存模块提供时钟输入。

7.根据权利要求1所述的图像处理设备，其特征在于，还包括：

复位电路，所述复位电路为利用电源监测芯片上电后产生的低脉冲信号作为所述FPGA模块的复位信号的电路，和/或，所述复位电路为按键复位的电路，在所述按键被触发后产生所述FPGA模块的复位信号。

8.根据权利要求1所述的图像处理设备，其特征在于，还包括：

QSPI&BPIFLASH模块，与所述FPGA模块通信连接；

SATA硬盘接口，与所述主控板通信连接。

9.根据权利要求1所述的图像处理设备，其特征在于，还包括：

第一网口，与所述主控板通信连接；

视频显示接口，与所述主控板通信连接；

用户输入接口，与所述主控板通信连接。

10.根据权利要求1至9任一项所述的图像处理设备，其特征在于，还包括：

密封壳体，所述主控板和所述FPGA模块设置在所述密封壳体内，所述用户接口和/或视频显示接口设置在所述密封壳体上；

电源模块，用于为图像处理设备供电。

Images