CN102194207A

CN102194207A - 嵌入式高分辨率全景图像处理系统

Info

Publication number: CN102194207A
Application number: CN 201110136616
Authority: CN
Inventors: 蔡成涛; 朱齐丹; 夏桂华; 程甘霖; 吕晓龙; 王立辉; 栗篷
Original assignee: Harbin Engineering University
Current assignee: Harbin Engineering University
Priority date: 2011-05-24
Filing date: 2011-05-24
Publication date: 2011-09-21

Abstract

本发明的目的在于提供嵌入式高分辨率全景图像处理系统，其特征是：包括全景视觉传感器、核心板和外设板，全景视觉传感器和外设板相连，核心板通过高速插件安装在外设板上；核心板包括FPGA、Flash、SRAM、SDRAM、核心板电源和第一接口电路，Flash、SRAM、SDRAM、第一接口电路均连接FPGA；外设板包括外设板电源、图像采集电路、第二-第五接口电路、第一-第二图像显示电路、TF卡，图像采集电路、第二-第五接口电路、第一-第二图像显示电路、TF卡均与核心板的FPGA相连。本发明可用于各种对系统体积、可靠性、实时性要求较高的场合，如实时监控、机器人导航领域，具有很高的实用价值。

Description

嵌入式高分辨率全景图像处理系统

技术领域

本发明涉及的是一种图像的采集、处理和显示系统。

背景技术

在全景视觉系统中，除了全景视觉传感器以外，图像采集、图像处理、图像显示等部分组成了图像采集处理系统。全景视觉传感器为信号处理系统的前端部分，模拟视频采集的图像分辨率已经不能满足某些场合的要求，图像采集正向着数字化、高分辨率、高集成化方向发展，所以能处理高分辨率图像的处理系统显得越来越重要。针对大数据量的图像，Camera Link视频应用通信接口协议应运而生，它基于Channel Link技术，提供了一个更适合视频应用的接口规范。

目前Camera Link接口协议下相机的图像采集大部分使用图像采集卡，然后通过比如PCI-E总线形式将数据送入计算机，然后在计算机内完成后续的处理。对于实时性要求高、对系统体积功耗有限制的场合，采用计算机是不能符合要求的。所以一套能采集、处理和显示高分辨率图像的嵌入式图像处理系统是很有市场价值的。

发明内容

本发明的目的在于提供能满足对系统实时性、体积、功耗的要求的嵌入式高分辨率全景图像处理系统。

本发明的目的是这样实现的：

本发明嵌入式高分辨率全景图像处理系统，其特征是：包括全景视觉传感器、核心板和外设板，全景视觉传感器和外设板相连，核心板通过高速插件安装在外设板上；所述的核心板包括FPGA、Flash、SRAM、SDRAM、核心板电源和第一接口电路，核心板电源为FPGA、Flash、SRAM、SDRAM、第一接口电路供电，Flash、SRAM、SDRAM、第一接口电路均连接FPGA；所述的外设板包括外设板电源、图像采集电路、第二-第五接口电路、第一-第二图像显示电路、TF卡，外设板电源为图像采集电路、第二-第五接口电路、第一-第二图像显示电路、TF卡供电，图像采集电路、第二-第五接口电路、第一-第二图像显示电路、TF卡均与核心板的FPGA相连。

本发明还可以包括：

1、全景视觉传感器和外设板通过外设板的图像采集电路相连。

2、所述的Flash、SRAM、SDRAM与FPGA之间采用完全独立数据总线和地址总线连接，SRAM有两组且两组容量相同，SDRAM有两组且两组容量相同。

3、所述的第一接口电路包括JTAG接口、FPGA串行配置下载接口和配置芯片。

4、所述的图像采集电路包括图像输入接口、数据采集电路、相机通讯电路和外触发电路，图像输入接口为两个MDR26母头接口，数据采集电路包括3片转换芯片。

5、所述的第一图像显示电路包括1片转换芯片，第二图像显示电路包括1片视频D/A。

6、所述的第二接口电路为PS/2标准接口，第三接口电路为异步串行通讯端口，第四接口电路为触摸屏接口，第五接口电路为以太网通讯接口。

本发明的优势在于：本发明可取代计算机，用于各种对系统体积、可靠性、实时性要求较高的场合，如实时监控、机器人导航领域，具有很高的实用价值。

附图说明

图1为本发明的组成框图；

图2为本发明的核心板与外设板连接示意图；

图3为本发明核心板分布示意图；

图4为本发明外设板器件分布示意图。

具体实施方式

下面结合附图举例对本发明做更详细地描述：

结合图1～4，嵌入式高分辨率全景图像处理系统，包括核心板1和外设板2两大部分，其特征是核心板1与外设板2采用高速接插件18连接。核心板1的核心芯片为FPGA12，FPGA12片外存储器包括Flash14、SRAM15和SDRAM16，此外核心板1还包括FPGA12与各种片外存储器的核心板电源13和接口电路511。核心板1上的Flash14、SRAM15和SDRAM16与FPGA12之间采用完全独立数据总线和地址总线连接，并且SRAM15和SDRAM16各分为两组，两组容量相同，组成双通道结构。核心板1上的接口电路511包括JTAG接口和FPGA串行配置下载接口和配置芯片。外设板包括图像采集电路3、图像显示电路4、图像显示电路5、接口电路8、接口电路7、接口电路6、接口电路9、TF卡10和外设板电源17。图像采集电路3由图像输入接口、数据采集电路、相机通讯电路和外触发电路组成，其中图像输入接口为两个MDR26母头接口，数据采集电路由3片转换芯片为核心组成。图像显示电路4由1片转换芯片为核心组成。图像显示电路5由1片视频D/A为核心组成。接口电路8是PS/2标准接口。接口电路7是异步串行通讯端口，接口为DB9。接口电路6是触摸屏接口，包括触摸屏的电源供电和数据信号。接口电路9是以太网通讯接口，主要包括以太网控制芯片和RJ45通用网络接口。

本嵌入式高分辨率全景图像处理系统，由核心板1和外设板2两大部分组成，两部分通过高速接插件18连接，这样模块化设计方便系统日后升级和维护。核心板以FPGA12作为核心处理芯片，FPGA12片外存储器包括Flash14、SRAM15和SDRAM16，片外存储器全部采用独立的数据总线、地址总线和控制总线，没有总线复用。SRAM15和SDRAM16都分为两组，每组容量相同，目的是实现系统乒乓存储处理的操作。Flash14用于存储SOPC系统运行的程序和需要预存储的图片字库信息。FPGA12的JTAG调试接口、串行配置接口和串行配置芯片也在核心板上，FPGA12剩下的I/O口都通过高速插件18引出，核心板多种供电电压标准通过核心板电源13产生。外设板上的图像采集电路3符合Camera Link接口标准，采用双路MDR-26标准Camera Link物理接口，3片转换芯片实现LVDS串行数据到LVTTL并行数据的转换，采集电路支持三种Base模式、Medium模式和Full模式下的数据传输，只要输出符合Camera Link通讯协议的高分辨率相机，就可以接到处理系统上进行处理；图象显示电路14是针对平板液晶屏的显示驱动电路，采用1片芯片将输出的并行的LVTTL图像数据转换为串行的LVDS信号输入到液晶屏；图象显示电路25是针对通用显示器的显示驱动电路，采用1片视频D/A转换将LVTTL的数字信号转换为模拟信号，通过VGA接口输出；接口电路18是外接标准PS/2接口的键盘，用于人机交互、输入参数；接口电路27是串行通讯接口，可以将平台挂接到总线上或者连接到无线数传电台上，实现对嵌入式系统的远程控制；接口电路36是触摸屏接口，为触摸屏提供电源，并接收触摸屏的位置数据；接口电路49是以太网接口电路，接口是RJ45通用网络接口，外加一片以太网控制芯片实现数据的网络传输；TF卡10用于图像的存储；外设板各部分电路供电和核心板供电由外设板电源17提供。

本发明的高分辨率图像采集功能通过图像采集电路3来实现，该电路通过Camera Link标准协议物理接口MDR-26将高分辨率相机输出的高速LVDS串行信号输入到电路板上，通过接口转换芯片将信号转换为并行的LVTTL电平标准的信号，转换后的信号通过高速插件18连接到FPGA12的I/O口，最终输入到FPGA12内部进行后续处理；嵌入式高分辨率全景图像处理系统具备与高分辨率相机通讯的功能，可以对相机的功能参数如曝光时间、触发模式、输出分辨率等进行设置，也可以实时查询相机的工作模式、内部温度、当前各项参数。

图像显示设备可以有两种选择，一种是平板液晶，接口是LVDS电平标准信号；一种是VGA显示器，接口是模拟信号。

人机交互方式有两种选择，一种是触摸屏，通过单击、拖拽、长按等动作实现对系统的操作；一种是键盘，将标准计算机键盘接到接口电路8的PS/2接口上，通过敲击键盘方式对系统进行操作。

通讯部分包括以太网通讯和串口通讯，以太网用于传输大数据量的图像数据，串口用于传输小数据量的控制命令和状态信息。

图像存储采用TF卡10，存储图像的格式为标准位图格式BMP，方便用户后续在计算机上处理。

图像处理在FPGA12内部实现。采用SOPC技术，在FPGA12内部构件一个片上系统，完成数字图像的各种预处理算法和高级算法，比如图像的噪声滤波、图像色彩还原、图像的放大和缩小、全景图像的还原算法、目标的识别与跟踪。

Claims

1.嵌入式高分辨率全景图像处理系统，其特征是：包括全景视觉传感器、核心板和外设板，全景视觉传感器和外设板相连，核心板通过高速插件安装在外设板上；所述的核心板包括FPGA、Flash、SRAM、SDRAM、核心板电源和第一接口电路，核心板电源为FPGA、Flash、SRAM、SDRAM、第一接口电路供电，Flash、SRAM、SDRAM、第一接口电路均连接FPGA；所述的外设板包括外设板电源、图像采集电路、第二-第五接口电路、第一-第二图像显示电路、TF卡，外设板电源为图像采集电路、第二-第五接口电路、第一-第二图像显示电路、TF卡供电，图像采集电路、第二-第五接口电路、第一-第二图像显示电路、TF卡均与核心板的FPGA相连。

2.根据权利要求1所述的嵌入式高分辨率全景图像处理系统，其特征是：全景视觉传感器和外设板通过外设板的图像采集电路相连。

3.根据权利要求2所述的嵌入式高分辨率全景图像处理系统，其特征是：所述的Flash、SRAM、SDRAM与FPGA之间采用完全独立数据总线和地址总线连接，SRAM有两组且两组容量相同，SDRAM有两组且两组容量相同。

4.根据权利要求3所述的嵌入式高分辨率全景图像处理系统，其特征是：所述的第一接口电路包括JTAG接口、FPGA串行配置下载接口和配置芯片。

5.根据权利要求4所述的嵌入式高分辨率全景图像处理系统，其特征是：所述的图像采集电路包括图像输入接口、数据采集电路、相机通讯电路和外触发电路，图像输入接口为两个MDR26母头接口，数据采集电路包括3片转换芯片。

6.根据权利要求5所述的嵌入式高分辨率全景图像处理系统，其特征是：所述的第一图像显示电路包括1片转换芯片，第二图像显示电路包括1片视频D/A。

7.根据权利要求6所述的嵌入式高分辨率全景图像处理系统，其特征是：所述的第二接口电路为PS/2标准接口，第三接口电路为异步串行通讯端口，第四接口电路为触摸屏接口，第五接口电路为以太网通讯接口。