CN213093213U - 芯片级封装结构及光电装置 - Google Patents

芯片级封装结构及光电装置 Download PDF

Info

Publication number
CN213093213U
CN213093213U CN202021939392.5U CN202021939392U CN213093213U CN 213093213 U CN213093213 U CN 213093213U CN 202021939392 U CN202021939392 U CN 202021939392U CN 213093213 U CN213093213 U CN 213093213U
Authority
CN
China
Prior art keywords
chip
optical element
end surface
package structure
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202021939392.5U
Other languages
English (en)
Inventor
汤为
黄洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Adaps Photonics Technology Co ltd
Original Assignee
Shenzhen Adaps Photonics Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Adaps Photonics Technology Co ltd filed Critical Shenzhen Adaps Photonics Technology Co ltd
Priority to CN202021939392.5U priority Critical patent/CN213093213U/zh
Application granted granted Critical
Publication of CN213093213U publication Critical patent/CN213093213U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Light Receiving Elements (AREA)

Abstract

本申请提供了一种芯片级封装结构,芯片级封装结构包括:基板、感光芯片及光学元件,基板包括第一端面及与第一端面平行相对的第二端面,基板具有连通第一端面及第二端面的通孔,感光芯片设置于基板的第一端面,且对应通孔设置,光学元件设置于基板背离第一端面的一侧,且对应通孔设置,所述光学元件与所述基板一体成型。所述光学元件倒装设置于所述基板且所述光学元件直接承载于所述基板,相对于传统的光学芯片封装结构,本申请所提供的所述芯片级封装结构的体积较小、结构简单,制作成本较低。本申请还提供了一种光电装置所述光电装置包括光发射器及所述芯片级封装结构,所述芯片级封装结构用于接收所述光发射器发射的光信号,并转换为电信号。

Description

芯片级封装结构及光电装置
技术领域
本申请涉及芯片封装技术领域,尤其是涉及一种芯片级封装结构及光电装置。
背景技术
芯片制作过程中,封装是主要流程。而光学芯片由于涉及到光学结构,传统的芯片封装工艺无法封装光学芯片。现有的光学芯片封装工艺制作成本较高、工艺流程复杂。
实用新型内容
本申请公开了一种芯片级封装结构,所述芯片级封装结构的结构简单,能够解决现有的光学芯片封装工艺制作成本较高、工艺流程复杂的技术问题。
第一方面,本申请提供了一种芯片级封装结构,所述芯片级封装结构包括:基板、感光芯片及光学元件,所述基板包括第一端面及与所述第一端面平行相对的第二端面,所述基板具有连通所述第一端面及所述第二端面的通孔,所述感光芯片设置于所述基板的第一端面,且对应所述通孔设置,所述光学元件设置于所述基板背离所述第一端面的一侧,且对应所述通孔设置,所述光学元件与所述基板一体成型。
所述光学元件倒装设置于所述基板,且所述光学元件直接承载于所述基板,相对于传统的光学芯片封装结构,本申请所提供的所述芯片级封装结构的体积较小、结构简单,制作成本较低。
第二方面,本申请还提供了一种光电装置所述光电装置包括光发射器及如第一方面所述的芯片级封装结构,所述芯片级封装结构用于接收所述光发射器发射的光信号,并转换为电信号。
附图说明
为了更清楚的说明本申请实施方式中的技术方案,下面将对实施方式中所需要使用的附图作简单的介绍,显而易见的,下面描述中的附图仅仅是本申请的一些实施方式,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本申请第一实施方式提供的芯片级封装结构俯视示意图。
图2为图1中沿I-I线的剖视示意图。
图3为本申请一实施例提供的光学元件承载示意图。
图4为本申请一实施例提供的多光学元件承载示意图。
图5为本申请一实施例提供的芯片级封装结构示意图。
图6为本申请一实施例提供的塑封体结构示意图。
图7为本申请一实施例提供的光电装置示意图。
具体实施方式
下面将结合本申请实施方式中的附图,对本申请实施方式中的技术方案进行清楚、完整的描述,显然,所描述的实施方式仅是本申请一部分实施方式,而不是全部的实施方式。基于本申请中的实施方式,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式,都属于本申请保护的范围。
本申请提供了一种芯片级封装结构1,请一并参阅图1及图2,图1为本申请第一实施方式提供的芯片级封装结构俯视示意图;图2为图1中沿I-I线的剖视示意图。所述芯片级封装结构1包括:基板11、感光芯片12及光学元件13。所述基板11包括第一端面111及与所述第一端面111平行相对的第二端面112,所述基板11具有连通所述第一端面111及所述第二端面112的通孔113。所述感光芯片12设置于所述基板11的第一端面111,且对应所述通孔113设置。所述光学元件13设置于所述基板11背离所述第一端面111的一侧,且对应所述通孔113设置,所述光学元件13与所述基板11一体成型。
具体的,在本实施例中,以所述光学元件13为滤光片进行示例,所述感光芯片12为可以将光信号转换为可被读取的电信号的一种光电器件。通常情况下,所述感光芯片12工作在特定光辐射波段,具体的,例如,紫外光传感器中的所述感光芯片12工作在紫外光辐射波段(315nm-400nm);又例如,红外光传感器中的光学芯片工作在红外光辐射波段(850nm-940nm)。可以理解的,所述感光芯片12可接收不同波段的光信号并转换为可被读取的电信号。由于所述感光芯片12工作在特定光辐射波段,因此,所述光学元件13可仅让预设波段的光信号通过,而预设波段之外的其他波段的光信号不能被通过。
可以理解的,所述光学元件13还可以是凸镜、凹镜、棱镜、具有通孔的板件中的任意一种或多种。当所述光学元件13为不同的光学器件时,所对应的感光芯片的功能不同。例如,当所述光学元件13为凸镜时,感光芯片的功能可以是计算接收光的折射率。
具体的,所述感光芯片12及所述光学元件13均对应所述通孔113设置,且所述感光芯片12设置于所述第一端面111,所述光学元件13设置于所述基板11背离所述第一端面111的一侧,光信号可经由所述光学元件13及所述通孔113入射至所述感光芯片12,使得所述感光芯片12正常工作。
可以理解的,在本实施例中,所述光学元件13倒装设置于所述基板11,且所述光学元件13直接承载于所述基板11,相对于传统的光学芯片封装结构,由设置于基板11上的支撑件支撑光学元件13的结构,本申请所提供的所述芯片级封装结构1的体积较小、结构简单,制作成本较低。
在一种可能的实施例中,请一并参阅图3,图3为本申请一实施例提供的光学元件承载示意图。所述基板11形成的所述通孔113的内侧壁具有第一台阶114,所述第一台阶114贯穿所述第二端面112。所述第一台阶114的孔径大于所述通孔113邻近所述第一端面111的孔径,所述光学元件13设置于所述第一台阶114背离所述第一端面111的一侧。
具体的,在本实施例中,如图3所示,所述第一台阶114与所述第二端面112相连通,且与所述通孔113相连通。所述第一台阶114或所述通孔113的孔径大小是指,所述第一台阶114或所述通孔113沿垂直于层叠方向上的直径大小。所述第一台阶114的孔径大于所述通孔113邻近所述第一端面111的孔径,则说明所述第一台阶114在垂直于层叠方向上具有内凹的部分,以将所述光学元件13固定于所述第一台阶114。
在一种可能的实施例中,请一并参阅图4,图4为本申请一实施例提供的多光学元件承载示意图。所述基板11形成的所述通孔113的内侧壁具有第二台阶115,所述第二台阶115贯穿所述第二端面112,且所述第二台阶115位于所述第一台阶114背离所述第一端面111的一侧,所述第二台阶115的孔径大于所述第一台阶114的孔径。所述光学元件13包括第一滤光片131及第二滤光片132,所述第一滤光片131设置于所述第一台阶114背离所述第一端面111的一侧,所述第二滤光片132设置于所述第二台阶115背离所述第一端面111的一侧。
具体的,在本实施例中,如图4所示,所述第二台阶115与所述第二端面112相连通,且与所述第一台阶114相连通,所述第一台阶114与所述通孔113相连通。所述第二台阶115的孔径同样是指沿垂直于层叠方向上的直径大小。所述第二台阶115的孔径大于所述第一台阶114的孔径,则说明所述第二台阶115在垂直于层叠方向上具有内凹的部分,以将所述第二滤光片132固定于所述第二台阶115,所述第一滤光片131固定于所述第一台阶114。
具体的,所述第一滤光片131与所述第二滤光片132组合,同样可以使预设波段的光信号通过,而预设波段之外的其他波段的光信号不能被通过,且该预设波段单个光学元件13无法完成。可以理解的,所述第一滤光片131与所述第二滤光片132组合,使得所述感光芯片12可以选择工作在更多的光辐射波段中。本申请对所述光学元件13的组合数量不加以限制。当所述光学元件13的数量大于等于两个时,所述第一台阶114及所述第二台阶115的组合同样增加,以固定多个所述光学元件13。
在一种可能的实施例中,所述第一滤光片131嵌设于所述第一台阶114,所述第二滤光片132嵌设于所述第二台阶115。所述第一滤光片131与所述基板11一体成型,所述第二滤光片132与所述基板11一体成型。
具体的,所谓一体成型,是指在整体结构上两者之间不具有间隙等空间存在。可以通过压合等工艺方式,使得所述第一滤光片131嵌设于所述第一台阶114,所述第二滤光片132嵌设于所述第二台阶115。
可以理解的,一方面,所述第一滤光片131及所述第二滤光片132与所述基板11一体成型,可以保证所述第一滤光片131及所述第二滤光片132的位置固定,不产生位移;另一方面,可提高所述芯片级封装结构1的空间利用率。
在一种可能的实施例中,所述第二端面112在层叠方向上的高度大于所述第二滤光片132及所述第一滤光片131在层叠方向上的高度。
具体的,由于光线由所述第二端面112的一侧进入所述第二滤光片132及所述第一滤光片131,所述第二端面112在层叠方向上的高度大于所述第二滤光片132及所述第一滤光片131在层叠方向上的高度,因光线的反射,可以使光线更多的聚集入射于所述第二滤光片132,同时,防止了所述第二滤光片132及所述第一滤光片131裸露于所述基板11外侧,起到保护所述第二滤光片132及所述第一滤光片131,且缩小了所述芯片级封装结构1在层叠方向上的厚度。
在一种可能的实施例中,请一并参阅图5,图5为本申请一实施例提供的芯片级封装结构示意图。所述感光芯片12具有感光区121及非感光区122,所述非感光区122围设于所述感光区121,所述感光区121设置于所述感光芯片12邻近所述第一端面111的一侧。
通常情况下,所述感光芯片12具有所述感光区121及所述非感光区122,所述非感光区122用于保护所述感光芯片12内部的电路。所述感光芯片12忽略入射至所述非感光区122的光信号,只将入射至所述感光区121的光信号转换为电信号。在本实施例中,所述感光区121设置于所述感光芯片12邻近所述第一端面111的一侧,以使得光线能够入射至所述感光区121。
在一种可能的实施例中,请再次参阅图5,所述光学元件13在所述感光芯片12的正投影范围覆盖所述感光区121。
具体的,所述光学元件13在所述感光芯片12的正投影范围覆盖所述感光区121,也就是说所述通孔113在所述感光芯片12的正投影范围同样覆盖所述感光区121。为了最大程度的提高光利用率,所述光学元件13在所述感光芯片12的正投影范围覆盖所述感光区121,以使得经过所述光学元件13的光线都能够被所述感光芯片12的所述感光区121吸收,并转换为电信号。
在一种可能的实施例中,请再次参阅图5,所述感光芯片12背离所述第一端面111的一侧设置有多个第一焊接点123,所述基板11具有第二焊接点116且外露于所述第一端面111,所述多个第一焊接点123与所述第二焊接点116通过导线14电连接。
具体的,所述基板11的材质可以是软性线路板、硬性线路板、软硬结合线路板或其他类型的线路板,以及玻璃,陶瓷等多种材料的单层、多层线路板。所述多个第一焊接点123与所述感光芯片12内部的电路电连接,当所述多个第一焊接点123与所述第二焊接点116通过导线14电连接时,所述感光芯片12与所述基板11之间可传输电信号。所述导线14可以为但不限于为金线、铜线或铝线等具有可焊接性、导电性强的金属材料。
通常情况下,所述多个第一焊接点123设置于所述感光芯片12邻近所述感光区121一侧的所述非感光区122,由于在本申请中,所述感光芯片12邻近所述感光区121一侧的所述非感光区122与所述第一端面111直接接触,所述多个第一焊接点123设置于所述感光芯片12背离所述第一端面111的一侧。当然,所述多个第一焊接点123还可以设置于与所述感光芯片12背离所述第一端面111相邻的一侧,本申请对此不加以限制。
在一种可能的实施例中,请一并参阅图6,图6为本申请一实施例提供的塑封体结构示意图。所述芯片级封装结构1还包括塑封体15,所述塑封体15包覆于所述第一端面111、所述导线14,且所述塑封体15包覆于所述感光芯片12背离所述第一端面111的至少部分。
具体的,所述塑封体15可由模具固定填充于所述基板11的所述第一端面111,在所述塑封体15烘烤成型后形成。在本申请中,由于光线入射至所述感光芯片12的所述感光区121的过程中,不经过所述塑封体15,相对于传统的光学芯片封装结构,提高了光线的透过率。也就是说,在本实施例中,所述塑封体15对所述感光芯片12接收的光不产生影响。因此,在本实施例中,所述塑封体15可以是透光材料,也可以是不透光材料(例如固态环氧树脂、酚醛树脂填充物等)。
具体的,所述塑封体15包覆于外露于所述第一端面111的所述第二焊接点116、所述导线14及所述第一焊接点123,以固定并保护所述第二焊接点116、所述导线14及所述第一焊接点123。所述塑封体15还包覆于所述感光芯片12背离所述第一端面111的至少部分,起到固定保护所述感光芯片12的作用。
本申请还提供了一种光电装置2,请一并参阅图7,图7为本申请一实施例提供的光电装置示意图。所述光电装置2包括光发射器21及如上文所述的芯片级封装结构1,所述芯片级封装结构1用于接收所述光发射器21发射的光信号,并转换为电信号。
具体的,所述芯片级封装结构1请参阅上文描述,在此不再赘述。所述光电装置2可以是深感摄像头。所谓深感摄像头是指,所述光发射器21发射一红外光,红外光入射至物体后反射,所述光学元件13可对光线进行过滤,使得所述感光芯片12仅接收反射回来的红外光。通过计算红外光的发射及接收的时间,可以得出反射红外光物体距离所述光电装置2的距离。
需要说明的是,本申请提供的所述芯片级封装结构1还适用于单光子雪崩二极管(Single Photon Avalanche Diode,SPAD)封装技术中,本申请对此不加以限制。
本文中应用了具体个例对本申请的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本申请的核心思想;同时,对于本领域的一般技术人员,依据本申请的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本申请的限制。

Claims (10)

1.一种芯片级封装结构,其特征在于,所述芯片级封装结构包括:基板、感光芯片及光学元件,所述基板包括第一端面及与所述第一端面平行相对的第二端面,所述基板具有连通所述第一端面及所述第二端面的通孔,所述感光芯片设置于所述基板的第一端面,且对应所述通孔设置,所述光学元件设置于所述基板背离所述第一端面的一侧,且对应所述通孔设置,所述光学元件与所述基板一体成型。
2.如权利要求1所述的芯片级封装结构,其特征在于,所述基板形成的所述通孔的内侧壁具有第一台阶,所述第一台阶贯穿所述第二端面,所述第一台阶的孔径大于所述通孔邻近所述第一端面的孔径,所述光学元件设置于所述第一台阶背离所述第一端面的一侧。
3.如权利要求2所述的芯片级封装结构,其特征在于,所述基板形成的所述通孔的内侧壁具有第二台阶,所述第二台阶贯穿所述第二端面,且所述第二台阶位于所述第一台阶背离所述第一端面的一侧,所述第二台阶的孔径大于所述第一台阶的孔径,所述光学元件包括第一光学元件及第二光学元件,所述第一光学元件设置于所述第一台阶背离所述第一端面的一侧,所述第二光学元件设置于所述第二台阶背离所述第一端面的一侧。
4.如权利要求3所述的芯片级封装结构,其特征在于,所述第一光学元件嵌设于所述第一台阶,所述第二光学元件嵌设于所述第二台阶。
5.如权利要求3所述的芯片级封装结构,其特征在于,所述第二端面在层叠方向上的高度大于所述第二光学元件及所述第一光学元件在层叠方向上的高度。
6.如权利要求1所述的芯片级封装结构,其特征在于,所述感光芯片具有感光区及非感光区,所述非感光区围设于所述感光区,所述感光区设置于所述感光芯片邻近所述第一端面的一侧。
7.如权利要求6所述的芯片级封装结构,其特征在于,所述光学元件在所述感光芯片的正投影范围覆盖所述感光区。
8.如权利要求6所述的芯片级封装结构,其特征在于,所述感光芯片背离所述第一端面的一侧设置有多个第一焊接点,所述基板具有第二焊接点且外露于所述第一端面,所述多个第一焊接点与所述第二焊接点通过导线电连接。
9.如权利要求8所述的芯片级封装结构,其特征在于,所述芯片级封装结构还包括塑封体,所述塑封体包覆于所述第一端面、所述导线,且所述塑封体包覆于所述感光芯片背离所述第一端面的至少部分。
10.一种光电装置,其特征在于,所述光电装置包括光发射器及如权利要求1-9任意一项所述的芯片级封装结构,所述芯片级封装结构用于接收所述光发射器发射的光信号,并转换为电信号。
CN202021939392.5U 2020-09-07 2020-09-07 芯片级封装结构及光电装置 Active CN213093213U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202021939392.5U CN213093213U (zh) 2020-09-07 2020-09-07 芯片级封装结构及光电装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202021939392.5U CN213093213U (zh) 2020-09-07 2020-09-07 芯片级封装结构及光电装置

Publications (1)

Publication Number Publication Date
CN213093213U true CN213093213U (zh) 2021-04-30

Family

ID=75634322

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202021939392.5U Active CN213093213U (zh) 2020-09-07 2020-09-07 芯片级封装结构及光电装置

Country Status (1)

Country Link
CN (1) CN213093213U (zh)

Similar Documents

Publication Publication Date Title
TWI567954B (zh) 光電模組
TWI584452B (zh) 可回焊之光電模組
US7842957B2 (en) Optical transceiver with reduced height
TWI685641B (zh) 光學感測系統、光學感測組件及其製造方法
CN111477693A (zh) 光学芯片封装结构及其封装方法、光电装置
CN110556368A (zh) 光电传感器及其制备方法
JP6683732B2 (ja) フォトリフレクタ
CN214254398U (zh) 芯片封装结构、感测组件及电子装置
CN213093213U (zh) 芯片级封装结构及光电装置
JP3109885B2 (ja) 光半導体装置
CN217182185U (zh) 光电模块及光学传感器
CN216285703U (zh) 堆叠式光学感测封装体
CN212434647U (zh) 光学芯片封装结构及光电装置
JP2015060869A (ja) 光結合装置
JP2010238751A (ja) 光通信モジュール
CN112054063B (zh) 芯片级封装方法、芯片级封装结构及光电装置
CN112054064A (zh) 芯片级封装结构、光电装置及芯片级封装方法
JP4301588B2 (ja) ホトカプラ装置
JP5938479B2 (ja) 半導体デバイス、これを備えた近接センサーおよび半導体デバイスの製造方法
JP3976420B2 (ja) 光半導体装置
CN219267654U (zh) 光电元器件
CN219246680U (zh) 光电芯片封装结构和反射式光电编码器
JP2009152447A (ja) 光結合装置およびその製造方法
WO2014054084A1 (ja) 半導体デバイス、これを備えた近接センサーおよび半導体デバイスの製造方法
WO2014054082A1 (ja) 半導体デバイス、これを備えた近接センサーおよび半導体デバイスの製造方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant