CN112054063B - 芯片级封装方法、芯片级封装结构及光电装置 - Google Patents
芯片级封装方法、芯片级封装结构及光电装置 Download PDFInfo
- Publication number
- CN112054063B CN112054063B CN202010930585.2A CN202010930585A CN112054063B CN 112054063 B CN112054063 B CN 112054063B CN 202010930585 A CN202010930585 A CN 202010930585A CN 112054063 B CN112054063 B CN 112054063B
- Authority
- CN
- China
- Prior art keywords
- chip
- cutting
- adhesive layer
- packaging method
- scale packaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 43
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 42
- 230000003287 optical effect Effects 0.000 claims abstract description 122
- 238000005520 cutting process Methods 0.000 claims abstract description 70
- 239000012790 adhesive layer Substances 0.000 claims abstract description 49
- 239000010410 layer Substances 0.000 claims abstract description 49
- 239000003292 glue Substances 0.000 claims abstract description 37
- 229920001971 elastomer Polymers 0.000 claims abstract description 23
- 239000000853 adhesive Substances 0.000 claims abstract description 12
- 230000001070 adhesive effect Effects 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims description 31
- 239000000463 material Substances 0.000 claims description 12
- 239000004033 plastic Substances 0.000 claims description 10
- 238000003466 welding Methods 0.000 claims description 6
- 239000011449 brick Substances 0.000 claims 1
- 230000005693 optoelectronics Effects 0.000 abstract description 9
- 238000012858 packaging process Methods 0.000 abstract description 6
- 230000003139 buffering effect Effects 0.000 abstract description 2
- 206010070834 Sensitisation Diseases 0.000 description 10
- 230000008313 sensitization Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 238000000465 moulding Methods 0.000 description 8
- XRWSZZJLZRKHHD-WVWIJVSJSA-N asunaprevir Chemical compound O=C([C@@H]1C[C@H](CN1C(=O)[C@@H](NC(=O)OC(C)(C)C)C(C)(C)C)OC1=NC=C(C2=CC=C(Cl)C=C21)OC)N[C@]1(C(=O)NS(=O)(=O)C2CC2)C[C@H]1C=C XRWSZZJLZRKHHD-WVWIJVSJSA-N 0.000 description 7
- 229940125961 compound 24 Drugs 0.000 description 7
- 238000001746 injection moulding Methods 0.000 description 4
- 230000005855 radiation Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000004026 adhesive bonding Methods 0.000 description 2
- 238000005253 cladding Methods 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical compound [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229920001568 phenolic resin Polymers 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0232—Optical elements or arrangements associated with the device
- H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本申请提供了一种芯片级封装方法，所述芯片级封装方法包括：提供胶层；提供膜层，所述膜层设置于所述胶层的一侧；对所述胶层进行多段切割，并取出所述胶层的至少部分，以形成多个间隔设置的胶块；提供光学元件，将所述光学元件设置于所述多个胶块背离所述膜层的一侧；及对所述光学元件、所述多个胶块及所述膜层进行切割，以得到单个光学支撑结构。相对于传统的光学芯片封装流程，本申请提供的所述芯片级封装方法步骤较更加简洁，且由所述多个胶块支撑所述光学元件，所述胶块具有更好的缓冲作用，使得所述感光芯片及所述光学元件不易损坏。本申请提供了一种芯片级封装结构及光电装置。
Description
技术领域
本申请涉及芯片封装技术领域，尤其是涉及一种芯片级封装方法、芯片级封装结构及光电装置。
背景技术
芯片制作过程中，封装是主要流程。而光学芯片由于涉及到光学结构，传统的芯片封装工艺无法封装光学芯片。现有的光学芯片封装工艺流程较长，且在注塑时可能由于注塑压力对光学芯片造成损害。
发明内容
本申请公开了一种芯片级封装方法，能够解决光学芯片封装工艺流程较长，且在注塑时可能由于注塑压力对光学芯片造成损害的技术问题。
第一方面，本申请提供了一种芯片级封装方法，所述芯片级封装方法包括：
提供胶层；
提供膜层，所述膜层设置于所述胶层的一侧；
对所述胶层进行多段切割，并取出所述胶层的至少部分，以形成多个间隔设置的胶块；
提供光学元件，将所述光学元件设置于所述多个胶块背离所述膜层的一侧；及
对所述光学元件、所述多个胶块及所述膜层进行切割，以得到单个光学支撑结构。
相对于传统的光学芯片封装流程，本申请提供的所述芯片级封装方法步骤较更加简洁，且由所述多个胶块支撑所述光学元件，所述胶块具有更好的缓冲作用，使得所述感光芯片及所述光学元件不易损坏。
第二方面，本申请提供了一种芯片级封装结构，所述芯片级封装结构包括：光学支撑结构、基板、感光芯片、导线及塑封体，所述光学支撑结构包括胶块及光学元件，所述胶块与所述光学元件弯折相连，且一体成型，所述基板的一侧设置有所述感光芯片，所述导线将所述基板外露的导电线路与所述感光芯片的引脚电连接，所述胶块背离所述光学元件的一侧设置于所述感光芯片背离所述基板的一侧，所述塑封体包覆于所述感光芯片及所述基板。
第三方面，本申请提供了一种光电装置，所述光电装置包括光发射器及如第二方面所述的芯片级封装结构，所述芯片级封装结构用于接收所述光发射器发射的光信号，并转换为电信号。
附图说明
为了更清楚的说明本申请实施方式中的技术方案，下面将对实施方式中所需要使用的附图作简单的介绍，显而易见的，下面描述中的附图仅仅是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本申请一实施例提供的芯片级封装方法流程示意图。
图2为本申请一实施例提供的胶层及膜层结构示意图。
图3为本申请一实施例提供的胶层取出示意图。
图4为本申请又一实施例提供的胶层取出示意图。
图5为本申请一实施例提供的光学支撑结构示意图。
图6为本申请一实施例提供的胶层切割点示意图。
图7为本申请一实施例提供的胶层切割示意图。
图8为本申请一实施例提供的芯片级封装方法流程示意图。
图9为本申请一实施例提供的芯片级封装结构。
图10为本申请一实施例提供的芯片级封装结构。
图11为本申请一实施例提供的芯片级封装方法流程示意图。
图12为本申请一实施例提供的芯片级封装方法流程示意图。
图13为本申请一实施例提供的芯片级封装结构示意图。
图14为本申请一实施例提供的光电装置示意图。
具体实施方式
下面将结合本申请实施方式中的附图，对本申请实施方式中的技术方案进行清楚、完整的描述，显然，所描述的实施方式仅是本申请一部分实施方式，而不是全部的实施方式。基于本申请中的实施方式，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式，都属于本申请保护的范围。
本申请提供了一种芯片级封装方法，请一并参阅图1-图5，图1为本申请一实施例提供的芯片级封装方法流程示意图；图2为本申请一实施例提供的胶层及膜层结构示意图；图3为本申请一实施例提供的胶层取出示意图；图4为本申请又一实施例提供的胶层取出示意图；图5为本申请一实施例提供的光学支撑结构示意图。所述芯片级封装方法包括：步骤S101、S102、S103、S104、S105，步骤S101、S102、S103、S104、S105的详细介绍如下。
S101，提供胶层；
S102，提供膜层，所述膜层设置于所述胶层的一侧；
具体的，如图2所示，所述膜层12与所述胶层11接触的一侧具有粘性，以固定所述胶层11，防止所述胶层11与所述膜层12产生相对位移。
S103，对所述胶层进行多段切割，并取出所述胶层的至少部分，以形成多个间隔设置的胶块；
具体的，在本实施例中，采用激光切割的方式对所述胶层11进行多段切割，且在切割过程中，在层叠方向上的切割深度达到所述膜层12，以保证在取出所述胶层11的至少部分后，所述多个胶块111之间不残留有部分所述胶层11。
在一种可能的实施例中，如图3虚线部分所示，若在取出所述胶层11时，可只取出中间的部分，也就是说，对所述胶层11采用矩形、圆形等封闭式图形化的切割方式进行切割。如此一来，所述多个胶块111形成多个封闭式图形围设于所述膜层12。在另一种可能的实施例中，如图4虚线部分所示，若在取出中间部分的所述胶层11时，取出至所述胶层11的边缘，也就是说，对所述胶层11采用线型的切割方式进行切割。如此一来，所述多个胶块111独立设置于所述膜层12。可以理解的，在两种实施例中，所述多个胶块111之间都形成了容置空间112，所述容置空间112可用于设置光学芯片等电子元器件。
可以理解的，只要不影响对所述膜层12进行切割，且所述多个胶块111之间形成所述容置空间112，本申请对切割方式不加以限制。
S104，提供光学元件，将所述光学元件设置于所述多个胶块背离所述膜层的一侧；
具体的，在本实施例中，以所述光学元件13为滤光片进行示例，所述多个胶块111用于支撑以及固定所述光学元件13。在光学芯片封装技术中，光学芯片可以将光信号转换为可被读取的电信号的。通常情况下，光学芯片工作在特定光辐射波段，具体的，例如，紫外光传感器中的光学芯片工作在紫外光辐射波段(315nm-400nm)；又例如，红外光传感器中的光学芯片工作在红外光辐射波段(850nm-940nm)。可以理解的，光学芯片可接收不同波段的光信号并转换为可被读取的电信号。由于光学芯片工作在特定光辐射波段，因此，所述光学元件13可仅让预设波段的光信号通过，而预设波段之外的其他波段的光信号不能被通过。
可以理解的，所述光学元件13还可以是凸镜、凹镜、棱镜、具有通孔的板件中的任意一种或多种。当所述光学元件13为不同的光学器件时，所对应的感光芯片的功能不同。例如，当所述光学元件13为凸镜时，感光芯片的功能可以是计算接收光的折射率。
S105，对所述光学元件、所述多个胶块及所述膜层进行切割，以得到单个光学支撑结构。
具体的，如图5所示，在对所述光学元件13、所述多个胶块111及所述膜层12进行切割之后，若如图3所示的切割方式进行切割，单个所述光学支撑结构1的所述光学元件13围设有所述胶块111，以支撑所述光学元件13；若如图4所示的切割方式进行切割，单个所述光学支撑结构1的所述光学元件13相对的两侧设有所述胶块111，以支撑所述光学元件13。
可以理解的，相对于传统的光学芯片封装流程，本申请提供的所述芯片级封装方法步骤较更加简洁，且由所述多个胶块111支撑所述光学元件13，所述胶块111具有更好的缓冲作用，使得所述感光芯片22及所述光学元件13不易损坏。
在一种可能的实施例中，所述胶层11的材料为UV胶材料。
具体的，当所述胶层11的材料为UV胶材料时，所述胶层11通过紫外线照射后将固化成型，且所述胶层11具有一定的粘性，可固定并支撑所述光学元件13。由于UV胶材料固化速度快，有利于所述芯片级封装方法的生产效率。
在一种可能的实施例中，单个所述光学支撑结构1中，所述胶块111与所述光学元件13为一体化结构。
具体的，所谓一体化结构，是指在整体结构上两者之间不具有间隙等空间存在。在本实施例中，所述光学元件13与所述多个胶块111粘接，所述多个胶块111固化成型后，两者之间不具有间隙等空间。
可以理解的，一方面，所述光学元件13与所述多个胶块111为一体化结构，可以保证所述光学元件13的位置相对所述多个胶块111固定，不产生位移；另一方面，可提高所述芯片级封装结构2的空间利用率。
在一种可能的实施例中，请一并参阅图6，图6为本申请一实施例提供的胶层切割点示意图。所述胶层11包括多个第一切割点113及多个第二切割点114，所述多个第一切割点113与所述多个第二切割点114依次间隔排序设置于所述胶层11背离所述膜层12的一侧，所述对所述胶层11进行多段切割，并取出所述胶层11的至少部分，以形成多个间隔设置的胶块111，具体包括：
以所述多个第一切割点113及所述多个第二切割点114定位切割位置，对所述胶层11进行多段切割，并取出所述胶层11的至少部分，以形成多个间隔设置的胶块111。
具体的，在实际工艺流程中，为了实现自动化生产，需要对切割物体设置自动定位切割的位置。在本实施例中，以所述多个第一切割点113及所述多个第二切割点114定位切割位置，对所述胶层11进行多段切割。如图6所示，对应的所述第一切割点113与所述第二切割点114之间的距离不变，以使得均匀切割之后取出所述胶层11的部分相同。
在一种可能的实施例中，请一并参阅图7，图7为本申请一实施例提供的胶层切割示意图。所述以所述多个第一切割点113及所述多个第二切割点114定位切割位置，对所述胶层11进行多段切割，并取出所述胶层11的至少部分，以形成多个间隔设置的胶块111，具体包括：
沿所述多个第一切割点113及所述多个第二切割点114垂直于所述胶层11切割至所述膜层12，并取出所述第一切割点113与所述第二切割点114之间的所述胶层11的部分。
可以理解的，沿所述多个第一切割点113及所述多个第二切割点114垂直于所述胶层11切割，使得所述多个胶块111对所述光学元件13的支撑力平行于层叠方向，能够更好的支撑所述光学元件13。当然，只要不影响切割后的所述多个胶块111对所述光学元件13起到支撑固定的作用，本申请对所述胶层11的切割角度不加以限制。
在一种可能的实施例中，请一并参阅图8及图9，图8为本申请一实施例提供的芯片级封装方法流程示意图；图9为本申请一实施例提供的芯片级封装结构。在所述对所述光学元件13、所述多个胶块111及所述膜层12进行切割，以得到单个光学支撑结构1之后，所述芯片级封装方法还包括：步骤S801、S802、S803，S801、S802、S803的详细介绍如下。
S801，提供基板；
S802，提供感光芯片，将感光芯片设置于所述基板的一侧；
S803，将所述光学支撑结构设置于所述感光芯片背离所述基板的一侧。
具体的，如图9所示，所述感光芯片22具有感光区221及非感光区222，所述非感光区222围设于所述感光区221，所述感光区221设置于所述感光芯片22背离所述基板21的一侧。
通常情况下，所述非感光区222用于保护所述感光芯片22内部的电路。所述感光芯片22忽略入射至所述非感光区222的光信号，只将入射至所述感光区221的光信号转换为电信号。在本实施例中，所述感光区221设置于所述感光芯片22背离所述基板21的一侧，以使得光线能够入射至所述感光区221。
具体的，在本实施例中，所述光学支撑结构1设置于所述感光芯片22背离所述基板21一侧的所述非感光区222，避免所述光学支撑结构1遮挡所述感光区221，以使得光线能够经由所述光学元件13入射至所述感光区221，提高光线利用率。
在其他可能的实施例中，请一并参阅图10，图10为本申请一实施例提供的芯片级封装结构。所述光学支撑结构1设置于所述基板21，且所述光学元件13在所述基板21上的正投影范围覆盖所述感光芯片22在所述基板21上的正投影范围。可以理解的，只要不影响光线经由所述光学元件13入射至所述感光区221，本申请对所述光学支撑结构1的设置方式不加以限制。
在一种可能的实施例中，请一并参阅图11，图11为本申请一实施例提供的芯片级封装方法流程示意图。在所述将所述光学支撑结构1设置于所述感光芯片22背离所述基板21的一侧之前，所述芯片级封装方法还包括：步骤S111，步骤S111的详细介绍如下。
S111，撕去所述光学支撑结构中的所述膜层。
具体的，撤去所述光学支撑结构1中的所述膜层12，使得所述胶块111可直接接触所述基板21或所述感光芯片22，由于所述胶块111具有粘性，使得所述光学支撑结构1可固定设置于所述基板21或所述感光芯片22上。
在一种可能的实施例中，请一并参阅图12及图13，图12为本申请一实施例提供的芯片级封装方法流程示意图；图13为本申请一实施例提供的芯片级封装结构示意图。在所述提供感光芯片22，将感光芯片22设置于所述基板21的一侧之后，所述芯片级封装方法还包括：步骤S121，步骤S121的详细介绍如下。
S121，提供导线，将所述感光芯片上的第一焊接点与所述基板上的第二焊接点电连接；
在所述将所述光学支撑结构1设置于所述感光芯片22背离所述基板21的一侧之后，所述芯片级封装方法还包括：步骤S122，步骤S122的详细介绍如下。
S122，提供塑封体，所述塑封体包覆于所述感光芯片及所述基板，以形成单个芯片级封装结构。
具体的，所述基板21具有第二焊接点211且外露于所述基板21邻近所述感光芯片22的一侧。通常情况下，所述感光芯片22具有多个第一焊接点223，所述多个第一焊接点223设置于所述感光芯片22邻近所述感光区221一侧的所述非感光区222。所述多个第一焊接点223与所述第二焊接点211通过导线23电连接。当然，所述多个第一焊接点223还可以设置于与所述感光芯片22背离所述基板21相邻的一侧，本申请对此不加以限制。
具体的，所述基板21的材质可以是软性线路板、硬性线路板、软硬结合线路板或其他类型的线路板，以及玻璃，陶瓷等多种材料的单层、多层线路板。所述多个第一焊接点223与所述感光芯片22内部的电路电连接，当所述多个第一焊接点223与所述第二焊接点211通过导线23电连接时，所述感光芯片22与所述基板21之间可传输电信号。所述导线23可以为但不限于为金线、铜线或铝线等具有可焊接性、导电性强的金属材料。
具体的，所述塑封体24包覆于外露的所述第二焊接点211、所述导线23、所述第一焊接点223及所述光学支撑结构1，且所述塑封体24在所述感光芯片22上的正投影范围落在所述感光区221之外。
具体的，所述塑封体24包覆于外露的所述第二焊接点211、所述导线23、所述第一焊接点223及所述光学支撑结构1，以固定并保护所述第二焊接点211、所述导线23、所述第一焊接点223及所述光学支撑结构1。
具体的，所述塑封体24在所述感光芯片22上的正投影范围落在所述感光区221之外，也就是说，所述塑封体24露出所述光学元件13对应所述感光区221的部分。如图13所示，所述塑封体24包覆所述非感光区222的至少部分，且所述塑封体24并未包覆所述感光区221。也就是说，所述塑封体24对所述感光芯片22接收的光不产生影响。因此，在本实施例中，所述塑封体24可以是透光材料，也可以是不透光材料(例如固态环氧树脂、酚醛树脂填充物等)。在另一种可能的实施例中，所述塑封体24可以完全包覆于所述感光芯片22，那么，所述塑封体24影响所述感光芯片22的所述感光区221接收光线，所述塑封体24的材料为透光材料。所述塑封体24还用于固定并保护所述感光芯片22的至少部分。
本申请还提供了一种芯片级封装结构2，请再次参阅图13，所述芯片级封装结构包括：光学支撑结构1、基板21、感光芯片22、导线23及塑封体24，所述光学支撑结构1包括胶块111及光学元件13，所述胶块111与所述光学元件13弯折相连，且一体成型，所述基板21的一侧设置有所述感光芯片22，所述导线23将所述基板21外露的第二焊接点211与所述感光芯片22的第一焊接点223电连接，所述胶块111背离所述光学元件13的一侧设置于所述感光芯片22背离所述基板21的一侧，所述塑封体24包覆于所述感光芯片22及所述基板21。
具体的，所述光学支撑结构1、所述基板21、所述感光芯片22、所述导线23及所述塑封体24请参阅上文描述，在此不再赘述。
在一种可能的实施例中，当所述光学元件13的尺寸大于或等于1.4*1.4mm时，所述胶层11在层叠方向上的厚度大于或等于50μm，且平行于层叠方向上的宽度大于或等于100μm。
可以理解的，所述光学元件13的尺寸可以根据工艺需求而改变。通常情况下，所述光学元件13的尺寸不小于1.4*1.4mm。所述胶层11需要一定的厚度及宽度以支撑所述光学元件13，在本实施例中，当所述光学元件13的尺寸大于或等于1.4*1.4mm时，所述胶层11在层叠方向上的厚度大于或等于50μm，且平行于层叠方向上的宽度大于或等于100μm，以使得所述胶层11具有足够的支撑强度。
本申请还提供了一种光电装置3，请一并参阅图14，图14为本申请一实施例提供的光电装置示意图。所述光电装置3包括光发射器31及如上文所述的芯片级封装结构2，所述芯片级封装结构2用于接收所述光发射器31发射的光信号，并转换为电信号。
具体的，所述芯片级封装结构2请参阅上文描述，在此不再赘述。所述光电装置3可以是深感摄像头。所谓深感摄像头是指，所述光发射器31发射一红外光，红外光入射至物体后反射，所述光学元件13可对光线进行过滤，使得所述感光芯片22仅接收反射回来的红外光。通过计算红外光的发射及接收的时间，可以得出反射红外光物体距离所述光电装置3的距离。
需要说明的是，本申请提供的所述芯片级封装结构1还适用于单光子雪崩二极管(Single Photon Avalanche Diode，SPAD)封装技术中，本申请对此不加以限制。
本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。
Claims (9)
1.一种芯片级封装方法，其特征在于，所述芯片级封装方法包括：
提供胶层；
提供膜层，所述膜层设置于所述胶层的一侧；
对所述胶层进行多段切割，并取出所述胶层的至少部分，以形成多个间隔设置的胶块；
提供光学元件，将所述光学元件设置于所述多个胶块背离所述膜层的一侧；及
对所述光学元件、所述多个胶块及所述膜层进行切割，以得到单个光学支撑结构。
2.如权利要求1所述的芯片级封装方法，其特征在于，所述胶层的材料为UV胶材料。
3.如权利要求1所述的芯片级封装方法，其特征在于，单个所述光学支撑结构中，所述胶块与所述光学元件为一体化结构。
4.如权利要求1所述的芯片级封装方法，其特征在于，所述胶层包括多个第一切割点及多个第二切割点，所述多个第一切割点与所述多个第二切割点依次间隔排序设置于所述胶层背离所述膜层的一侧，所述对所述胶层进行多段切割，并取出所述胶层的至少部分，以形成多个间隔设置的胶块，具体包括：
以所述多个第一切割点及所述多个第二切割点定位切割位置，对所述胶层进行多段切割，并取出所述胶层的至少部分，以形成多个间隔设置的胶块。
5.如权利要求4所述的芯片级封装方法，其特征在于，所述以所述多个第一切割点及所述多个第二切割点定位切割位置，对所述胶层进行多段切割，并取出所述胶层的至少部分，以形成多个间隔设置的胶块，具体包括：
沿所述多个第一切割点及所述多个第二切割点垂直于所述胶层切割至所述膜层，并取出所述第一切割点与所述第二切割点之间的所述胶层的部分。
6.如权利要求1所述的芯片级封装方法，其特征在于，在所述对所述光学元件、所述多个胶块及所述膜层进行切割，以得到单个光学支撑结构之后，所述芯片级封装方法还包括：
提供基板；
提供感光芯片，将感光芯片设置于所述基板的一侧；
将所述光学支撑结构设置于所述感光芯片背离所述基板的一侧。
7.如权利要求6所述的芯片级封装方法，其特征在于，在所述将所述光学支撑结构设置于所述感光芯片背离所述基板的一侧之前，所述芯片级封装方法还包括：
撕去所述光学支撑结构中的所述膜层。
8.如权利要求7所述的芯片级封装方法，其特征在于，在所述提供感光芯片，将感光芯片设置于所述基板的一侧之后，所述芯片级封装方法还包括：
提供导线，将所述感光芯片上的第一焊接点与所述基板上的第二焊接点电连接；
在所述将所述光学支撑结构设置于所述感光芯片背离所述基板的一侧之后，所述芯片级封装方法还包括：
提供塑封体，所述塑封体包覆于所述感光芯片及所述基板，以形成单个芯片级封装结构。
9.如权利要求1所述的芯片级封装方法，其特征在于，当所述光学元件的尺寸为1.4*1.4mm时，所述胶层在层叠方向上的厚度为50μm，且平行于层叠方向上的宽度为100μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010930585.2A CN112054063B (zh) | 2020-09-07 | 2020-09-07 | 芯片级封装方法、芯片级封装结构及光电装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010930585.2A CN112054063B (zh) | 2020-09-07 | 2020-09-07 | 芯片级封装方法、芯片级封装结构及光电装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112054063A CN112054063A (zh) | 2020-12-08 |
| CN112054063B true CN112054063B (zh) | 2022-04-15 |
Family
ID=73609813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010930585.2A Active CN112054063B (zh) | 2020-09-07 | 2020-09-07 | 芯片级封装方法、芯片级封装结构及光电装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112054063B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59181579A (ja) * | 1983-03-31 | 1984-10-16 | Toshiba Corp | 固体撮像デバイスの気密封止方法 |
| CN102324904A (zh) * | 2011-05-19 | 2012-01-18 | 应达利电子(深圳)有限公司 | 一种用于石英晶体谐振器或振荡器的封装体的制造方法 |
| CN111477693A (zh) * | 2020-04-27 | 2020-07-31 | 深圳市灵明光子科技有限公司 | 光学芯片封装结构及其封装方法、光电装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5382301B2 (ja) * | 2008-09-29 | 2014-01-08 | 大日本印刷株式会社 | 易開封性レトルト包装体 |
| KR102610317B1 (ko) * | 2015-03-17 | 2023-12-06 | 옵티툰 오와이 | 신규한 카보실록산 중합체 조성물, 그 제조 방법 및 용도 |
| CN111524924B (zh) * | 2020-04-07 | 2021-03-26 | 甬矽电子(宁波)股份有限公司 | 芯片封装方法及芯片封装结构 |
-
2020
- 2020-09-07 CN CN202010930585.2A patent/CN112054063B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59181579A (ja) * | 1983-03-31 | 1984-10-16 | Toshiba Corp | 固体撮像デバイスの気密封止方法 |
| CN102324904A (zh) * | 2011-05-19 | 2012-01-18 | 应达利电子(深圳)有限公司 | 一种用于石英晶体谐振器或振荡器的封装体的制造方法 |
| CN111477693A (zh) * | 2020-04-27 | 2020-07-31 | 深圳市灵明光子科技有限公司 | 光学芯片封装结构及其封装方法、光电装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112054063A (zh) | 2020-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6885788B2 (en) | Light-reception/emission device built-in module with optical and electrical wiring combined therein, method for producing the module and assembling member of the module | |
| US7590315B2 (en) | Optical waveguide and optical module using the same | |
| JP4260852B2 (ja) | 光学式測距装置およびその製造方法 | |
| US5534693A (en) | Optical displacement detection apparatus employing diffraction gratings and a reference position sensor located on the scale | |
| US10754108B2 (en) | Optical subassembly, method for manufacturing optical subassembly, and optical module | |
| KR20070083421A (ko) | 광전기 복합 기판 및 전자 기기 | |
| WO1992010856A1 (en) | Optoelectronic device component package and method of making the same | |
| US9151910B2 (en) | Optical module and method for manufacturing optical module | |
| US8229256B2 (en) | Opto-electric hybrid module and method of manufacturing the same | |
| US20090074352A1 (en) | Bidirectional optical transmission device | |
| KR20100017085A (ko) | 분광 모듈 | |
| CN111477693A (zh) | 光学芯片封装结构及其封装方法、光电装置 | |
| US8737794B2 (en) | Two-layer optical waveguide and method of manufacturing the same | |
| US20090304323A1 (en) | Optical coupling structure and substrate with built-in optical transmission function, and method of manufacturing the same | |
| CN112054063B (zh) | 芯片级封装方法、芯片级封装结构及光电装置 | |
| US5216805A (en) | Method of manufacturing an optoelectronic device package | |
| CN212434647U (zh) | 光学芯片封装结构及光电装置 | |
| CN213936192U (zh) | 封装结构 | |
| CN111180346B (zh) | 具有挡墙的光电机构的制作方法 | |
| CN213093213U (zh) | 芯片级封装结构及光电装置 | |
| JP2005099521A (ja) | 光伝送装置 | |
| JP2008226969A (ja) | 光通信モジュール | |
| KR20200026625A (ko) | 광학식 지문인식 센서 패키지 | |
| CN112054064A (zh) | 芯片级封装结构、光电装置及芯片级封装方法 | |
| JP4066375B2 (ja) | 半導体レーザ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |