CN212933350U - 电子设备 - Google Patents

电子设备 Download PDF

Info

Publication number
CN212933350U
CN212933350U CN202022370856.1U CN202022370856U CN212933350U CN 212933350 U CN212933350 U CN 212933350U CN 202022370856 U CN202022370856 U CN 202022370856U CN 212933350 U CN212933350 U CN 212933350U
Authority
CN
China
Prior art keywords
transistor
potential
node
electronic device
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn - After Issue
Application number
CN202022370856.1U
Other languages
English (en)
Inventor
J·弗特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Rousset SAS
Original Assignee
STMicroelectronics Rousset SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Rousset SAS filed Critical STMicroelectronics Rousset SAS
Application granted granted Critical
Publication of CN212933350U publication Critical patent/CN212933350U/zh
Withdrawn - After Issue legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/59—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load
    • G05F1/595—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load semiconductor devices connected in series
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

本公开的实施例涉及一种电子设备，包括：第一晶体管，被连接在第一节点与输出端子之间的；以及第一电流源，被连接在第一节点与供电轨之间。一电路，包括：第二电流源，被连接在供电轨与第二节点之间；运算放大器，具有非反相输入，非反相输入被配置成接收电位设定点；以及第二晶体管，被连接在第二节点与运算放大器的反相输入之间。运算放大器的输出连接到第二晶体管的控制端子，并且还连接到第一晶体管的控制端子。

Description

电子设备
技术领域
本公开总体上涉及电子设备、电子系统和电路，特别地涉及电压调节器，并且更特别地涉及低压降(Low Drop-Out，LDO)调节器。
背景技术
LDO调节器被用在电子系统中，以向这些电子系统的各种元件(存储器、处理电路等)递送功率供应电位。这种LDO调节器被配置成从功率供应源递送恒定的功率供应电位(DC)，该功率供应电位具有一值，该值由设定点信号确定。
然而，由这种调节器递送的功率供应电位的值可能变化，并且偏离其设定点值。这在由一个或多个元件或负载汲取的电流的变化期间尤其如此，该一个或多个元件或负载由调节器供电，这种现象在本领域中被称为负载瞬变。这在由电功率供应源递送给这种调节器的功率供应电压的变化期间也是如此，这种现象在本领域中被称为线路瞬变。
在本领域中存在对这样的电压调节器的需要，该电压调节器可以递送恒定的功率供应电位，该功率供应电位具有从设定点值偏离尽可能小的值。特别地，存在对这样的电压调节器的需要，该电压调节器能够在负载或线路瞬变之后，尽可能快地将其递送的功率供应电位的值带回到设定点值。
实用新型内容
发明人发现已知的电压调节器所递送的电位可能偏离设定点值。
本文的实施例克服了已知的电压调节器(特别地，已知的LDO调节器)的缺点中的全部或部分缺点。
在一方面中，提供了一种电子设备，包括：第一供电轨；第一晶体管，被连接在第一节点与输出端子之间，输出端子通过驱动电路而被耦合到第一供电轨；第一电流源，被连接在第一节点与第二供电轨之间；以及第一电路，包括：第二电流源，被连接在第二供电轨与第二节点之间；运算放大器，具有非反相输入，非反相输入被配置成接收电位设定点；以及第二晶体管，被连接在第二节点与运算放大器的反相输入之间，其中反相输入通过偏置电路而被耦合到第一供电轨；其中控制信号被施加到第二晶体管的控制端子，并且还被施加到第一晶体管的控制端子，控制信号在运算放大器的输出处被生成。
在一些实施例中，在稳定状态中：流过第一晶体管的电流确定输出端子与第一晶体管的控制端子之间的第一电压；并且流过第二晶体管的电流确定第二晶体管的控制端子与运算放大器的反相输入之间的第二电压；并且其中第一电路被配置成控制第一电压和第二电压为相等。
在一些实施例中，第一晶体管和第二晶体管相同，并且其中在稳定状态中，流过第一晶体管的电流与流过第二晶体管的电流相同。
在一些实施例中，该电子设备还包括：在第二节点与第二晶体管的控制端子之间的非直接电连接。
在一些实施例中，在稳定状态中，第一电路被配置成在第二节点处，施加与在第一节点处的电位相等的电位。
在一些实施例中，偏置电路包括：第三电流源，被连接在第一供电轨与运算放大器的反相输入之间。
在一些实施例中，第一电路还包括：第三晶体管和电阻性元件，被串联连接在第二节点与第一供电轨之间，其中第三晶体管的控制端子接收偏置电位，并且其中第三晶体管的导电端子被连接到第二节点。
在一些实施例中，在稳定状态中，第二节点处的电位由第二电流源、第三电流源和偏置电位设置，偏置电位由第三晶体管的控制端子接收。
在一些实施例中，电阻性元件是二极管连接的晶体管。
在一些实施例中，驱动电路包括：第五晶体管，被连接在输出端子与第一供电轨之间；以及放大器电路，被配置成基于第一节点处的电位，将控制信号施加到第五晶体管的控制端子。
在一些实施例中，放大器电路的增益由输出端子处的电位确定。
在一些实施例中，在稳定状态中，放大器电路和第一电路被配置，使得第二节点处的电位和第一节点处的电位相同。
在一些实施例中，放大器电路包括：第四电流源，被连接在第五晶体管的控制端子与第一供电轨之间；以及第六晶体管，被连接在第一节点与第五晶体管的控制端子之间，其中第六晶体管的控制端子被配置成接收偏置电位。
在一些实施例中，在稳定状态中，第一节点处的电位由第一电流源、第四电流源以及偏置电位来设置，偏置电位由第六晶体管的控制端子接收。
在一些实施例中，由第四电流源递送的电流具有一值，该值由输出端子处的电位确定。
在一些实施例中，该电子设备形成电压调节器。
在一些实施例中，该电子设备由单个集成电路来实现。
在一些实施例中，不存在被连接在输出端子与第二供电轨之间的电容器。
在另一方面中，提供了一种电子设备，包括：第一供电轨；
第二供电轨；第一电流源，被连接在第一供电轨与第一节点之间；第一晶体管，被连接在第一节点与第二节点之间；第二电流源，被连接在第二节点与第二供电轨之间；第一放大器电路，具有：第一输入，被连接到第一节点；第二输入，被连接以接收基准信号；以及输出，生成第一控制信号，第一控制信号被施加到第一晶体管的控制端子；第二晶体管，被连接在第一供电轨与输出节点之间；第三晶体管，被连接在输出节点与第三节点之间，其中第一控制信号也被施加到第三晶体管的控制端子；第三电流源，被连接在第三节点与第二供电轨之间；第二放大器电路，被配置成基于第三节点处的电位，将第二控制信号施加到第二晶体管的控制端子。
在一些实施例中，该电子设备还包括：第四晶体管和电阻性元件，被串联连接在第一节点与第一供电轨之间；其中第四晶体管的控制端子被配置成接收偏置电位。
在一些实施例中，电阻性元件是二极管连接的晶体管。
在一些实施例中，第二放大器电路的增益由输出节点处的电位确定。
在一些实施例中，在稳定状态中，第一放大器电路和第二放大器电路将第二节点处的电位控制为与第三节点处的电位相等。
在一些实施例中，第二放大器电路包括：第四电流源，被连接在第二晶体管的控制端子与第一供电轨之间；以及第五晶体管，被连接在第三节点与第四晶体管的控制端子之间；其中第五晶体管的控制端子被配置成接收偏置电位。
在一些实施例中，该电子设备形成电压调节器。
根据本公开的实施例的电子设备能够更准确地递送电位。
附图说明
前述和其他特征和优点将在下面结合附图对具体实施例的非限制性描述中详细讨论，其中：
图1示出了电压调节器的一个实施例；
图2示出了图1的电压调节器的一个特定实施例；
图3示出了图1的电压调节器的另一个特定实施例；以及
图4示出了图1的电压调节器的又一个特定实施例。
具体实施方式
根据第一方面，一个实施例提供一种设备，包括：第一晶体管，被连接在第一节点与设备的输出端子之间，设备的输出端子被耦合到施加第一电位的第一轨；第一电流源，被连接在第一节点与施加第二电位的第二轨之间；以及第一电路，包括：第二电流源，被连接在第二轨与第二节点之间；运算放大器，具有非反相输入，非反相输入被配置成接收电位设定点；以及第二晶体管，被连接在第二节点与运算放大器的反相输入之间，反相输入耦合到第一轨，第二晶体管的控制端子被连接到运算放大器的输出，并且被连接到第一晶体管的控制端子。
根据一个实施例，在稳定状态中：流过第一晶体管的电流确定第一晶体管的控制端子与输出端子之间的第一电压；并且流过第二晶体管的电流确定第二晶体管的控制端子与运算放大器的反相输入之间的第二电压，第一电路被配置，以使得第一电压和第二电压相等。
根据一个实施例，第一晶体管和第二晶体管相同，该设备被配置，使得在稳定状态中，相同的电流穿过第一晶体管和第二晶体管。
根据一个实施例，该设备包括在第二节点与第二晶体管的控制端子之间的不直接电连接。
根据一个实施例，在稳定状态中，第一电路被配置成在第二节点上施加与第一节点上的电位相等的电位。
根据一个实施例，第一电路还包括：第三电流源，被连接在第一轨与运算放大器的反相输入之间；以及第三晶体管和电阻性元件优选地，二极管连接的第四晶体管，被串联连接在第二节点与第一轨之间，第三晶体管的控制端子被配置成接收偏置电位，并且第三晶体管的导电端子被连接到第二节点。
根据一个实施例，在稳定状态中，第二电流源、第三电流源以及偏置电位确定第二节点的电位，偏置电位由第三晶体管的控制端子接收。
根据一个实施例，该设备还包括：第五晶体管，被连接在输出端子与第一轨之间；以及放大器电路，被配置成：基于第一节点的电位来控制第五晶体管。
根据一个实施例，放大器电路的增益由输出端子上的电位确定。
根据一个实施例，在稳定状态中，放大器电路和第一电路被配置，以使得第二节点和第一节点处于相同电位。
根据一个实施例，放大器电路包括：第四电流源，被连接在第五晶体管的控制端子与第一轨之间；以及第六晶体管，连接在第一节点与第五晶体管的控制端子之间，第六晶体管的控制端子被配置成接收偏置电位。
根据一个实施例，在稳定状态中，第一电流源、第四电流源以及偏置电位确定第一节点的电位，偏置电位由第六晶体管的控制端子接收。
根据一个实施例，由第四电流源递送的电流具有一值，该值由输出端子的电位确定。
根据一个实施例，所描述的设备形成电压调节器。
根据第一方面，另一个实施例提供了一种电子系统，其包括诸如所描述的设备，优选地，其中该设备由单个集成电路实施，并且优选地，其中该设备不包括被连接在输出端子与第二轨之间的电容器。
根据第二方面，一个实施例提供一种设备，包括：第一晶体管，被连接在施加第一电位的轨与该设备的输出端子之间；第二晶体管，被连接在输出端子与第一电流源的第一端子之间，第一电流源的第二端子连接到施加第二电位的轨；以及可变增益放大器电路，被配置成基于在第一电流源的第一端子上可用的电位，将电位递送给第一晶体管的控制端子，放大器电路的增益由输出端子上的电位确定。
根据一个实施例，可变增益放大器电路包括：第三晶体管，被连接在第一电流源的第一端子与第一晶体管的控制端子之间；以及第二可变电流源，被连接在施加第一电位的轨与第一晶体管的控制端子之间，第二电流源被配置成递送可变电流，该可变电流一值，该值取决于输出端子上的电位。
根据一个实施例，第三晶体管的控制端子连接到施加偏置电位的节点。
根据一个实施例，该设备还包括第一电路，第一电路被配置成将控制信号递送给第二电流源，并且基于输出端子上的电位来确定第二电流源的控制信号。
根据一个实施例，第一电路包括：第四晶体管，以电流镜配置与第五晶体管连接；第六晶体管，被连接到输出端子并且与第五晶体管串联，第六晶体管的控制端子被连接到第二晶体管的控制端子；以及第七晶体管，与第四晶体管串联连接在施加第一电位的轨与施加第二电位的轨之间。
根据一个实施例，第二电流源包括第八晶体管，第八晶体管与第七晶体管成电流镜配置。
根据一个实施例，该设备还包括第二电路，第二电路被配置成将控制信号递送给第二晶体管。
根据一个实施例，第二电路被配置成基于输出端子上的电位的设定点值，确定第二晶体管的控制信号。
根据一个实施例，第二电路包括：运算放大器，具有第一输入，该第一输入被配置成接收表示上述设定点值的电位；以及第九晶体管，具有第一导电端子、第二导电端子和控制端子，第一导电端子经由第三电流源而被耦合到施加第二电位的轨，第二导电端子连接到运算放大器的第二输入，并且控制端子被配置成递送第二晶体管的控制信号。
根据一个实施例，第二电路还包括第十晶体管，第十晶体管具有第一导电端子、第二导电端子和控制端子，第一导电端子连接到第九晶体管的第二导电端子，第二导电端子连接到施加第一电位的轨，并且控制端子连接到运算放大器的输出。
根据一个实施例，第九晶体管的控制端子和第九晶体管的第一导电端子互连，运算放大器的第一输入是反相输入。
根据一个实施例，第二电路还包括：第四电流源，被连接在第九晶体管的第二导电端子与施加第一电位的轨之间；以及第十晶体管和电阻性元件，优选地，二极管连接的第十一晶体管，串联连接在第九晶体管的第一导电端子与施加第一电位的轨之间，第十晶体管的控制端子被配置成接收偏置电位，并且优选地被连接到第三晶体管的控制端子，并且第十晶体管的导电端子被连接到第九晶体管的第一导电端子。
根据一个实施例，第二电路被配置成在第一电流源的第一端子上、以及第九晶体管的第一导电端子上施加相同的电位。
根据一个实施例，该设备形成电压调节器。
另一个实施例提供了一种电子系统，包括诸如所描述的设备，优选地，其中上述设备由单个集成电路来实现，并且优选地，其中该设备不包括连接在输出端子与施加第二电位的轨之间的电容器。
在不同的附图中，相同的元件用相同的附图标记指定。特别地，不同实施例共有的结构和/或功能元件可以用相同的附图标记指定并且可以具有相同的结构、尺寸和材料性质。
为了清楚起见，仅示出和详细描述了对于理解所描述的实施例有用的那些步骤和元件。特别地，没有详细描述电压调节器(特别地，LDO调节器)可以被提供在其中的各种电子系统，所描述的实施例与包括电压调节器(特别地，LDO调节器)的常规电子系统兼容。
贯穿本公开，术语“连接”用于指定电路元件之间的直接电连接，其中除了导体之外没有中间元件，而术语“耦合”用于指定电路元件之间的电连接，该电连接可以是直接的、或者可以是经由一个或多个中间元件。
在下面的描述中，当提及限定绝对位置(诸如术语“前”、“后”、“顶部”、“底部”、“左”、“右”等)或相对位置(诸如，术语“上方”、“下方”、“上部”、“下部”等)的术语时，或者当提及限定方向(诸如，术语“水平”、“垂直”等)的术语时，除非另外指定，否则其指代附图的定向。
术语“大约”、“近似”、“基本上”和“在…的量级”在本文中用于指定所讨论的值的正负10％，优选正负5％的公差。
图1图示了电压调节器1的、并且更具体地LDO调节器的一个实施例。
调节器1连接在功率供应轨或节点或线100和功率供应轨102之间，功率供应轨或节点或线100旨在接收第一电位或功率供应电位Vcc，功率供应轨102旨在接收第二电位或基准电位(通常，地GND)。在操作中，调节器1由电位Vcc(例如，以地GND为基准的正电位)供电。
调节器1包括输入端子104。端子104被配置成接收信号VREF(例如，以地GND为基准的一电位)，信号VREF表示由调节器1在其输出端子106上递送的电位Vout的设定点值。负载(未示出)连接到端子106，以利用电位Vout供电。负载可以通过在端子106和轨102之间并联连接的电阻器和电容器来模拟。
调节器1包括MOS晶体管108，优选地PMOS晶体管。调节器1包括MOS晶体管110，优选地PMOS晶体管。调节器1包括电流源112。电流源112被配置成递送恒定电流I112。
晶体管108和110与电流源112串联连接在轨100与轨102之间。晶体管108连接到轨100，电流源112连接到轨102，并且晶体管110连接在晶体管108和电流源112之间。
更具体地，在所示出的示例中，驱动晶体管108具有与轨100连接的第一导电端子(在本示例中，其源极)，并且具有与端子106连接的第二导电端子(在本示例中，其漏极)。晶体管110具有与输出端子106连接的第一导电端子(在本示例中，其源极)，并且具有与电流源112的端子连接的第二导电端子(在本示例中，其漏极)，电流源112的其他端子连接到轨102。
晶体管110的控制端子(这里，其栅极)接收信号或电位cmd2，其表示电位Vout的设定点值。晶体管110由电位cmd2控制，使得电位Vout处于在稳定状态中的其设定点值，即，例如，在不存在由与端子106连接的负载汲取的电流变化、以及不存在轨100和轨102上的电位变化的情况下。
调节器1还包括MOS晶体管114(优选NMOS晶体管)和电流源116。
晶体管114具有：第一导电端子(在本示例中，其源极)，与电流源112和晶体管110之间的连接的节点128连接；第二导电端子(在本示例中，其漏极)，与晶体管108的控制端子(此处，栅极)连接；以及控制端子(此处，其栅极)，与施加偏置电位VBIAS的节点118连接。
电流源116连接在晶体管108的栅极(并且因此晶体管114的漏极)和供电轨100之间。
根据一个实施例，电流源116是可控的。换句话说，电流源116是可变电流源，可变电流源被配置成递送具有一值的电流I116，该值取决于可变电流源所接收的控制信号cmd1。在实施例中，电流源116被配置成递送具有一值的电流I116，该值取决于电位Vout。优选地，电流源116被配置成递送具有一值的电流I116，当电位Vout相对于其设定点值减小时，该值减小；当电位Vout相对于其设定点值增大时，该值增大。
调节器1还包括电路120，电路120被配置成将信号cmd1递送给电流源116。电路120连接到轨100和轨102，以利用电位Vcc供电。电路120包括输入端子121，输入端子121连接到输出端子106以接收电位Vout，并且电路120包括输出端子122，输出端子122被配置成递送信号cmd1。电路120被配置成：从电位Vout确定信号cmd1，并且优选地从表示电位Vout的设定点值的信号(例如，信号cmd2)来确定信号cmd1。优选地，电路120被配置成控制电流源116，使得当电位Vout相对于其设定点值减小时，电流I116的值减小，并且当电位Vout相对于其设定点值增大时，电流I116的值增大。优选地，尽管图1中未示出，但是电路120包括：被配置成接收表示电位Vout的设定点值的信号(例如信号cmd2)的输入端子。
调节器1包括电路124。电路124连接到轨100和轨102，以利用电位Vcc供电。电路124包括输入端子125，输入端子125连接到端子104以接收电位VREF，并且包括输出端子126，输出端子126连接到晶体管110的控制端子(此处，栅极)。电路124被配置成将电位cmd2递送到晶体管110的栅极上，以使得电位Vout处于在稳定状态中的其设定点值。
现在将描述在图1的调节器的瞬变状态中的操作，作为一个示例，考虑负载瞬变的情况，该负载瞬变对应于由与端子106连接的负载汲取的电流增大，对于电位Vout的值相对于其设定点值减小是足够高和/或突然的。
电位Vout的减小对应于晶体管110的源极上的电位的减小。由于晶体管110的栅极上的电位cmd2恒定，因此这引起晶体管110的栅极-源极电压的减小。由于电流I112恒定，因此这引起节点128(晶体管114的源极)上的电位V1的减小，并且因此引起晶体管114的栅极-源极电压的增大。
首先考虑电流源116递送恒定电流I116。因此，晶体管114的栅极-源极电压的增大使晶体管114的漏极上的电位V2对应减小，并且因此使被递送到晶体管108的栅极的电位V2对应减小。换言之，电流源116和晶体管114充当非反相放大器电路，其接收电位V1作为输入并且输出电位V2。电位V2的减小使晶体管108的栅极-源极电压增大，并且因此引起电位Vout的增大，这抵消了由于从端子106汲取的电流的增大而导致的电位Vout的减小。
提供通过电位VBIAS偏置的电流源116和晶体管114使得能够确定晶体管110保持饱和，特别是当电位Vcc的值与电位Vout的值相对远离时。实际上，电位V1可以被设置成相对低的值，而如果节点128已经直接连接到晶体管108的栅极，则情况不会如此。
然而，如果电流源116有效地递送恒定电流I116，则调节器1将遭受的缺点是，晶体管108的栅极的放电将受由电流源116递送的电流I116的限制。结果，如下斜率将受到限制：在从端子106汲取的电流增大之后，电位Vout能够以该斜率增大以恢复其设定点值。
在上述调节器1的实施例中，当电位Vout减小时，电流I116减小。这使得能够加速晶体管108的栅极的放电，并且因此增大如下斜率：在从端子106汲取的电流增大之后，电位Vout以该斜率增大直到其设定点值。因此，在调节器1中，电流源116和晶体管114充当非反相放大器电路，其接收电位V1作为输入并且输出电位V2，其增益可变、或由电位Vout的值控制和确定。
尽管上文已经描述了调节器1在电位Vout由于从端子106汲取的电流的增大而减小时的瞬变状态中的操作作为一个示例，但是，由此推断出如下将在本领域技术人员的能力内：调节器1在当电位Vout由于从端子106汲取的电流的减小而增大时的瞬变状态中的操作。特别地，在后一种情况下，当源116递送具有一值的电流、该值取决于电位Vout时，相对于电流I116恒定的情况，由于电位Vout的增大而导致的电流I116的增大，使得能够对晶体管108的栅极更快地充电，并且因此能够增大如下斜率：电位以该斜率减小以恢复其设定点值。
为了减小由与端子106连接的负载所汲取的电流的变化，引起的电位Vout的变化的幅度，原本可以设计成提供具有显著的值(例如，大于或等于100nF的、或甚至大于或等于1μF的电容)的附加电容器，附加电容器连接在端子106与轨102之间以用作滤波器。然而，在调节器1将由单个集成电路，即由单个集成电路芯片形成或实现的情况下，以及在该集成电路将被组装在更大的电子系统中的情况下，这种附加电容器将被然后在调节器的集成电路的外部。然后，通过(可能地，通过修改电位Vcc的值来调节调节器1的电压来)观察跨外部电容器的电位Vout的变化、以及调节器1的输出端子106上的电流的变化，恶意的人或黑客将能够获得与由调节器1供电的电子系统的元件有关的信息。这在如下情况下是不期望的：在电子系统实现安全或关键功能的情况下，例如，在电子系统被用在交通工具中，以例如实现对于交通工具的正常操作至关重要的计算功能的情况下。
图1的调节器1使得能够避免使用诸如如上所述的外部电容器，并且因此特别地适于关键或安全电子系统的功率元件。
在上述调节器1中，仍然可以提供低值(例如，小于或等于100nF、或甚至小于或等于10nF的电容)的电容器，以连接在端子106和轨102之间，这特别是因为这种电容器可以与调节器1形成在相同集成电路中，并且因此，该电容器对恶意的人是不可访问的。
然而，优选地，调节器1不包括连接在端子106与轨102之间的电容器，即便是较小值的电容器，当调节器1由单个集成电路来实现时，这提供了更紧凑的集成电路。
应当注意，在例如包含该调节器的电子系统实施非关键或安全功能的情况下，调节器1可以与连接在端子106与轨102之间的滤波电容器(例如，与外部滤波电容器)一起使用。
现在将结合图2至图4描述电路120和124的特定实施例。
图2示出了图1的电压调节器的一个特定实施例。更精确地，图2以更详细的方式图示了图1的调节器1的电路120的一个实施例，在图2中，电路120由虚线界定。
电路120包括MOS晶体管200(优选地NMOS晶体管)，MOS晶体管200以电流镜配置与MOS晶体管202(优选地NMOS晶体管)连接。换言之，晶体管200和202的控制端子(此处，它们的栅极)互连，并且晶体管202的导电端子(此处，其漏极)连接到其控制端子。晶体管202的其他导电端子(此处，其源极)连接到轨102，晶体管200的对应导电端子(此处，其源极)也连接到轨102。
电路120还包括MOS晶体管204，优选地PMOS晶体管，其连接在输出端子106和晶体管202之间。换言之，晶体管204与晶体管202串联连接在端子106与轨102之间。再换言之，晶体管204的导电端子(此处，其源极)连接到输出端子106，并且晶体管204的另一个导电端子(此处，其漏极)连接到晶体管202的漏极。
晶体管204的控制端子(此处，其栅极)连接到电路120的输入端子206，输入端子206被配置成接收表示电位Vout的设定点值的信号，在本示例中，信号cmd2。换言之，在本示例中，晶体管204的栅极连接到晶体管110的栅极。
电路120包括MOS晶体管208，优选地PMOS晶体管。晶体管208与晶体管200串联连接在轨100与轨102之间。更特别地，晶体管208的导电端子(此处，其漏极)连接到晶体管200的漏极，并且晶体管208的另一导电端子连接到轨100。
在调节器1的该实施例中，电流源116包括MOS晶体管T116，优选地PMOS晶体管，电流源116优选地由晶体管T116形成。晶体管T116然后连接在轨100与晶体管108的栅极之间，并且晶体管T116的栅极连接到晶体管208的栅极。换言之，晶体管T116具有与轨100连接的第一导电端子(此处，其源极)，并且具有第二导电端子(此处，其漏极)，该第二导电端子连接到晶体管108的栅极，并且因此连接到晶体管114的漏极。此外，晶体管T116与晶体管208以电流镜配置连接，然后晶体管208的栅极连接到其漏极。因此，晶体管208的栅极形成电路120的输出端子122，并且电位cmd1在晶体管208的栅极上可用。
电路120在瞬变状态中操作如下。此处，考虑瞬变状态对应于如下的情况作为一个示例：由于从端子106汲取的电流增大，电位Vout相对于其设定点值减小。使上述操作适用于如下情况在本领域技术人员的能力内：由于从端子106汲取的电流减小，电位Vout相对于其设定点值增大。
在电位Vout相对于其设定点值减小期间，晶体管204类似于晶体管110来运作，此处，晶体管204与晶体管110具有相同栅极-源极电压。因此，电位Vout的减小使晶体管200和202的栅极上的电位减小，并且因此使其栅极-源极电压减小。晶体管200的栅极-源极电压的减小使电位cmd1增大。结果，由源116递送的电流I116减小，相对于电流I116本来是恒定的情况，这使得能够加速晶体管108的栅极的放电。
图3示出了图1的电压调节器的另一个特定实施例。更精确地，图3以更详细的方式图示了图1的调节器1的电路124的一个实施例，在图3中，电路124由虚线界定。
电路124包括运算放大器300，运算放大器300具有第一输入(在本实施例中，反相输入(-))，第一输入被配置成接收表示电位Vout的设定点值的信号或电位(在本示例中，电位VREF)，该信号或电位被递送到电路124的输入端子125。换言之，放大器300的第一输入连接到端子125。
电路124包括MOS晶体管302，优选地PMOS晶体管。晶体管302的导电端子(在本示例中，其漏极)经由电流源304耦合到轨102。换言之，晶体管302的漏极连接到电流源304的端子，电流源304的另一端子连接到轨102。晶体管302的另一导电端子连接到放大器300的第二输入，即在该实施例中，非反相输入(+)。晶体管302的控制端子(此处，其栅极)被配置成递送信号cmd2。换言之，晶体管302的栅极连接到电路124的输出端子126，并且因此连接到晶体管110的栅极。
在该实施例中，晶体管302的栅极连接到晶体管302的被布置在电流源304一侧上的导电端子，即此处，晶体管302的漏极。
在该实施例中，电路124包括MOS晶体管306，优选地PMOS晶体管。晶体管306与晶体管302和源304串联连接在轨100与轨102之间，晶体管306连接到轨100。更具体地，晶体管306的导电端子(在本示例中，其源极)连接到轨100，晶体管306的另一导电端子(在本示例中，其漏极)连接到放大器300的非反相输入，并且连接到晶体管302，此处连接到晶体管302的源极。晶体管306的控制端子连接到放大器300的输出。
为了说明电路124的操作，考虑以下情况作为示例：晶体管302和晶体管110相同，或者换言之，晶体管302和晶体管110具有相同的沟道宽度W和相同的沟道长度L；源304被配置成：在稳定状态中，递送电流I304，电流I304的值与流过晶体管110的电流的值相同；并且电位Vout的设定点值等于电位VREF的值。
放大器300经由其控制的晶体管306，在放大器300的非反相输入上施加一电位，该电位等于在放大器300反相输入上所接收的电位VREF。换言之，放大器300和晶体管306将电位VREF施加在晶体管302和306之间的连接的节点308上，并且因此在晶体管302的源极上。晶体管110和302具有相同的栅极电位并且传导相同的电流，即具有相同值的电流，因此晶体管110和302具有相同的源极电位，即电位VREF。晶体管110的源极连接到端子106，电位Vout等于电位VREF。
图3的实施例与图2的实施例兼容。换言之，可以提供调节器1，该调节器1包括诸如结合图2描述的电路120、以及诸如结合图3描述的电路124。
图4示出了图1的电压调节器的又一特定实施例。更精确地，图4以更详细的方式图示了图1的调节器1的电路124的另一实施例，在图4中，电路124由虚线界定。
像结合图3描述的电路124一样，图4的电路124包括：运算放大器300以及MOS晶体管302(优选地PMOS晶体管)，运算放大器300的第一输入(在本实施例中，非反相输入(+))被配置成接收一信号或电位(在本示例中，电位VREF)，其表示电位Vout的设定点值，该信号或电位被递送到电路124的输入125；MOS晶体管302具有经由电流源304耦合到轨102的导电端子(此处，其漏极)，并且具有连接到放大器300的第二输入(在该实施例中，即反相输入(-))的另一导电端子，晶体管302的控制端子(此处，其栅极)连接到电路124的输出端子126，并且因此连接到晶体管110的栅极。
在该实施例中，晶体管302的漏极不连接到其栅极。此外，晶体管302的栅极连接到放大器300的输出。
在该实施例中，放大器300的反相输入(-)、以及因此晶体管302的源极经由电流源400耦合到轨100。电流源400被配置成递送提供偏置的恒定电流I400。换言之，晶体管302的源极连接到电流源400的端子，电流源400的另一端子连接到轨100。
在该实施例中，电路124不包括结合图3所描述的实施例的晶体管306，而是包括MOS晶体管402(优选地NMOS晶体管)，MOS晶体管402与MOS晶体管404(优选地PMOS晶体管)串联连接在轨100与晶体管302的漏极之间。晶体管404连接到轨100，晶体管402连接到晶体管302的漏极。更精确地，晶体管402的导电端子(此处，其源极)连接到晶体管302的漏极，晶体管402的另一导电端子(此处，其漏极)连接到晶体管404的导电端子(此处，晶体管404的漏极)，并且晶体管402的控制端子被配置成接收偏置电位。晶体管404的另一导电端子(此处，其源极)连接到轨100。
晶体管404的漏极连接到晶体管404的控制端子(此处，晶体管404的栅极)。换言之，晶体管404是二极管连接的。
晶体管404起电阻性元件或电阻器的作用。在备选实施例中，晶体管404被电阻性元件代替。
根据一个实施例，晶体管402的控制端子(此处，其栅极)连接到施加电位VBIAS的节点118，或者换言之，连接到晶体管114的栅极。
根据一个实施例，电流源400和304被配置，以使得在稳定状态中(或者换言之，当电位Vout在其设定点值处时)，流过晶体管402的电流具有与流过晶体管114的电流相同的值，即与由源116递送的电流I116相同。
根据一个实施例，在一方面电流源400和304被配置，在另一方面电流源116和112被配置，以使得在稳定状态中，流过相应的晶体管302和110的电流相等，或者换言之，相同。
电路124在稳定状态中操作如下。此处，考虑如下作为一个示例：晶体管302和110相同并且晶体管402和114相同。
晶体管302和110传导相同的电流，并且具有相同的栅极电位cmd2，因此晶体管302和110具有相同的源极电位。由于晶体管302的源极电位等于经由放大器300的电位VREF的事实，因此晶体管110的源极电位Vout也等于电位VREF。
此外，晶体管402和114传导相同的电流，并且在它们的栅极上具有相同的电位VBIAS。这迫使在节点128(晶体管114的源极)处的电位，与晶体管402和晶体管302之间的连接的节点406(晶体管402的源极)处的电位相同。换言之，晶体管302和110具有相同的漏极电位(针对晶体管110的节点128，以及针对晶体管302的节点406)。
再换言之，在稳定状态中，电路124被配置成在节点128(晶体管110的漏极)上施加一电位，该电位等于节点406(晶体管302的漏极)上。更一般地，在稳定状态中，电路124、晶体管114、特别地，由由晶体管114的控制端子所接收的电位VBIAS、以及电流源116被配置成在节点128(晶体管110的漏极)上施加一电位，该电位等于在节点406(晶体管302的漏极)上的电位。
与结合图3描述的电路124相比，结合图4描述的电路124更准确地支持电位Vout的值在稳定状态中等于设定点值(例如，电位VREF的值)。换言之，与图3的电路124相比，图4的电路124在稳定状态中支持更好地控制电位VREF与电位Vout之间的增益。这特别是由于以下事实：图4的电路124支持相对于晶体管302的漏极电位来设置晶体管110的漏极电位，这比图3的电路124更准确，并且更特别地，支持确定晶体管302的漏极电位在此处等于晶体管110的漏极电位。
图4的实施例与图2的实施例兼容。换言之，可以提供调节器1，该调节器1包括诸如结合图2描述的电路120、以及诸如结合图4描述的电路124。
上面已经结合图4，描述了在调节器1具有其递送可变电流I116的电流源116的情况下，电路124的一个实施例。在其他实施例中，可以提供的是：图4的电路124属于与图4的调节器不同的调节器，该调节器与图4的调节器的不同之处在于：该调节器的源116递送恒定电流I116，并且调节器该不包括电路120。如下优点适用于这种具有递送恒定电流I116的电流源116的调节器：电路124的与电位Vout的值在稳定状态中相对于其设定点值的准确度有关的优点。
在其中源I116递送恒定电流的这种实施例中，当元件404是如图4中所示的二极管连接的晶体管时，可以提供的是：电流源116对应于与晶体管404镜像组装的晶体管。在该情况下，由源116递送的恒定电流I116与流过晶体管404的电流成比例(例如，相等)。
尽管已经结合图4，描述了其中晶体管114和402相同、并且在其相应的控制端子上接收相同电位VBIAS的一个实施例，但是，使该实施例适于如下情况将在本领域技术人员的能力内：其中晶体管114和402具有不同尺寸比的情况、和/或其中由晶体管114的控制端子接收的电位与由晶体管402的控制端子接收的电位不同，同时保持上述操作(即，同时在稳定状态中，迫使节点406的电位等于节点128的电位)的情况。
在上面结合图1至图4描述的调节器1的备选实施例(未示出)中，可以提供的是：连接在端子10与节点128之间的电容器；和/或连接在端子106与晶体管200和202的控制端子之间的电容器(图2)。
这种电容器支持分别使由晶体管114和108、以及源116形成的反馈环路稳定，以及使由电路120在端子106和源116之间形成的反馈环路稳定。这种电容器还允许相应的反馈环路在更高的频率处的操作。实际上，连接在节点106与节点128之间的电容器使得节点128的电位能够由于电位Vout的变化而更快地变化，并且连接在端子106与晶体管200和202的控制端子之间的电容器(图2)使得晶体管200和202的栅极电位能够由于电位Vout的变化而更快地变化。
此外，尽管以上已经针对负载瞬变指出了调节器1的上述实施例和的变型的优点，但是这种优点也适用于线路瞬变的情况。
之前已经描述了恒定电流源。术语“恒定电流源”意指这样的电流源，该电流源递送具有被认为是恒定的给定值的电流，应当理解，实际上，例如由于温度变化、制造变化和/或被称为瞬变的变化，该值可能不是完全恒定的。这种恒定电流例如被称为偏置电流。
已经描述了各种实施例和变型。本领域技术人员将理解，可以组合这些各种实施例和变型的某些特征，并且本领域技术人员将想到其他变型。
最后，基于上文给出的功能指示，所描述的实施例和变型的实际实施方式在本领域技术人员的能力内。特别地，确定调节器1的各种晶体管的大小、特别是彼此镜像组装以形成电流镜的晶体管的大小，确定调节器的电流源的大小，即选择由电流源递送的电流和/或确定由相应的晶体管402和114的控制端子接收的电位的值，在本领域技术人员的能力范围内。作为一个示例，以下在本领域技术人员的能力内：针对以上示例中被描述为相同的晶体管，例如通过调整由各种电流源递送的电流、和/或被施加到晶体管114的栅极的偏置电位的值、和/或被施加到晶体管402的栅极的偏置电位，提供不同的表面面积比率。
特别地，当修改晶体管110和302之间的尺寸比的比率时，本领域技术人员将能够修改器件，使得这些晶体管的源极电压相等，或者换言之，使得晶体管的尺寸与流过晶体管的电流之间的比率对于晶体管110和302两者相同。在上述示例中，其中流过晶体管110的电流等于流过晶体管302的电流，晶体管110的尺寸的比率于是等于晶体管302的尺寸的比率。在另一个示例中，如果流过晶体管110的电流等于流过晶体管302的电流的X倍，则晶体管110的尺寸的比率等于晶体管302的尺寸的比率的X倍。
这种改变、修改和改进旨在作为本公开的一部分，并且旨在落入本公开的精神和范围内。因此，前面的描述仅是示例性的，并不旨在是限制性的。本公开仅由所附权利要求及其等同物限定。

Claims (25)

1.一种电子设备，其特征在于，包括：
第一供电轨；
第一晶体管，被连接在第一节点与输出端子之间，所述输出端子通过驱动电路而被耦合到所述第一供电轨；
第一电流源，被连接在所述第一节点与第二供电轨之间；以及
第一电路，包括：
第二电流源，被连接在所述第二供电轨与第二节点之间；
运算放大器，具有非反相输入，所述非反相输入被配置成接收电位设定点；以及
第二晶体管，被连接在所述第二节点与所述运算放大器的反相输入之间，其中所述反相输入通过偏置电路而被耦合到所述第一供电轨；
其中控制信号被施加到所述第二晶体管的控制端子，并且还被施加到所述第一晶体管的控制端子，所述控制信号在所述运算放大器的输出处被生成。
2.根据权利要求1所述的电子设备，其特征在于，在稳定状态中：
流过所述第一晶体管的电流确定所述输出端子与所述第一晶体管的所述控制端子之间的第一电压；并且
流过所述第二晶体管的电流确定所述第二晶体管的所述控制端子与所述运算放大器的所述反相输入之间的第二电压；并且
其中所述第一电路被配置成控制所述第一电压和所述第二电压为相等。
3.根据权利要求1所述的电子设备，其特征在于，所述第一晶体管和所述第二晶体管相同，并且其中在稳定状态中，流过所述第一晶体管的电流与流过所述第二晶体管的电流相同。
4.根据权利要求1所述的电子设备，其特征在于，还包括：在所述第二节点与所述第二晶体管的所述控制端子之间的非直接电连接。
5.根据权利要求1所述的电子设备，其特征在于，在稳定状态中，所述第一电路被配置成在所述第二节点处，施加与在所述第一节点处的电位相等的电位。
6.根据权利要求1所述的电子设备，其特征在于，所述偏置电路包括：
第三电流源，被连接在所述第一供电轨与所述运算放大器的所述反相输入之间。
7.根据权利要求6所述的电子设备，其特征在于，所述第一电路还包括：
第三晶体管和电阻性元件，被串联连接在所述第二节点与所述第一供电轨之间，
其中所述第三晶体管的控制端子接收偏置电位，并且其中所述第三晶体管的导电端子被连接到所述第二节点。
8.根据权利要求7所述的电子设备，其特征在于，在稳定状态中，所述第二节点处的电位由所述第二电流源、所述第三电流源和所述偏置电位设置，所述偏置电位由所述第三晶体管的所述控制端子接收。
9.根据权利要求7所述的电子设备，其特征在于，所述电阻性元件是二极管连接的晶体管。
10.根据权利要求1所述的电子设备，其特征在于，所述驱动电路包括：
第五晶体管，被连接在所述输出端子与所述第一供电轨之间；以及
放大器电路，被配置成基于所述第一节点处的所述电位，将控制信号施加到所述第五晶体管的控制端子。
11.根据权利要求10所述的电子设备，其特征在于，所述放大器电路的增益由所述输出端子处的电位确定。
12.根据权利要求10所述的电子设备，其特征在于，在稳定状态中，所述放大器电路和所述第一电路被配置，使得所述第二节点处的电位和所述第一节点处的所述电位相同。
13.根据权利要求10所述的电子设备，其特征在于，所述放大器电路包括：
第四电流源，被连接在所述第五晶体管的控制端子与所述第一供电轨之间；以及
第六晶体管，被连接在所述第一节点与所述第五晶体管的所述控制端子之间，其中所述第六晶体管的控制端子被配置成接收偏置电位。
14.根据权利要求13所述的电子设备，其特征在于，在稳定状态中，所述第一节点处的所述电位由所述第一电流源、所述第四电流源以及所述偏置电位来设置，所述偏置电位由所述第六晶体管的所述控制端子接收。
15.根据权利要求13所述的电子设备，其特征在于，由所述第四电流源递送的电流具有一值，所述值由所述输出端子处的所述电位确定。
16.根据权利要求1所述的电子设备，其特征在于，所述电子设备形成电压调节器。
17.根据权利要求1所述的电子设备，其特征在于，所述电子设备由单个集成电路来实现。
18.根据权利要求17所述的电子设备，其特征在于，不存在被连接在所述输出端子与所述第二供电轨之间的电容器。
19.一种电子设备，其特征在于，包括：
第一供电轨；
第二供电轨；
第一电流源，被连接在所述第一供电轨与第一节点之间；
第一晶体管，被连接在所述第一节点与第二节点之间；
第二电流源，被连接在所述第二节点与所述第二供电轨之间；
第一放大器电路，具有：第一输入，被连接到所述第一节点；第二输入，被连接以接收基准信号；以及输出，生成第一控制信号，所述第一控制信号被施加到所述第一晶体管的控制端子；
第二晶体管，被连接在所述第一供电轨与输出节点之间；
第三晶体管，被连接在所述输出节点与第三节点之间，其中所述第一控制信号也被施加到所述第三晶体管的控制端子；
第三电流源，被连接在所述第三节点与所述第二供电轨之间；
第二放大器电路，被配置成基于所述第三节点处的电位，将第二控制信号施加到所述第二晶体管的控制端子。
20.根据权利要求19所述的电子设备，其特征在于，还包括：
第四晶体管和电阻性元件，被串联连接在所述第一节点与所述第一供电轨之间；
其中所述第四晶体管的控制端子被配置成接收偏置电位。
21.根据权利要求20所述的电子设备，其特征在于，所述电阻性元件是二极管连接的晶体管。
22.根据权利要求19所述的电子设备，其特征在于，所述第二放大器电路的增益由所述输出节点处的电位确定。
23.根据权利要求19所述的电子设备，其特征在于，在稳定状态中，所述第一放大器电路和所述第二放大器电路将所述第二节点处的电位控制为与所述第三节点处的电位相等。
24.根据权利要求19所述的电子设备，其特征在于，所述第二放大器电路包括：
第四电流源，被连接在所述第二晶体管的控制端子与所述第一供电轨之间；以及
第五晶体管，被连接在所述第三节点与第四晶体管的控制端子之间；
其中所述第五晶体管的控制端子被配置成接收偏置电位。
25.根据权利要求19所述的电子设备，其特征在于，所述电子设备形成电压调节器。
CN202022370856.1U 2019-10-23 2020-10-22 电子设备 Withdrawn - After Issue CN212933350U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1911833A FR3102580B1 (fr) 2019-10-23 2019-10-23 Régulateur de tension
FR1911833 2019-10-23

Publications (1)

Publication Number Publication Date
CN212933350U true CN212933350U (zh) 2021-04-09

Family

ID=70008605

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202011141905.2A Active CN112698682B (zh) 2019-10-23 2020-10-22 电压调节器
CN202022370856.1U Withdrawn - After Issue CN212933350U (zh) 2019-10-23 2020-10-22 电子设备

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202011141905.2A Active CN112698682B (zh) 2019-10-23 2020-10-22 电压调节器

Country Status (3)

Country Link
US (1) US11249501B2 (zh)
CN (2) CN112698682B (zh)
FR (1) FR3102580B1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112698682A (zh) * 2019-10-23 2021-04-23 意法半导体(鲁塞)公司 电压调节器

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3102581B1 (fr) * 2019-10-23 2021-10-22 St Microelectronics Rousset Régulateur de tension

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6225857B1 (en) * 2000-02-08 2001-05-01 Analog Devices, Inc. Non-inverting driver circuit for low-dropout voltage regulator
US6806728B2 (en) * 2001-08-15 2004-10-19 Rambus, Inc. Circuit and method for interfacing to a bus channel
JP2007140755A (ja) * 2005-11-16 2007-06-07 Seiko Instruments Inc ボルテージレギュレータ
US7990219B2 (en) * 2008-10-13 2011-08-02 Agere Systems Inc. Output compensated voltage regulator, an IC including the same and a method of providing a regulated voltage
JP2012185595A (ja) * 2011-03-04 2012-09-27 Fujitsu Ltd 電圧レギュレータ回路および半導体装置
US8937508B2 (en) * 2011-11-02 2015-01-20 Marvell World Trade Ltd. Differential amplifier
JP5715587B2 (ja) * 2012-03-21 2015-05-07 株式会社東芝 レギュレータ
US9104222B2 (en) * 2012-08-24 2015-08-11 Freescale Semiconductor, Inc. Low dropout voltage regulator with a floating voltage reference
US9236841B2 (en) * 2013-09-19 2016-01-12 Analog Devices, Inc. Current-feedback operational amplifier
CN204087031U (zh) * 2014-01-02 2015-01-07 意法半导体研发(深圳)有限公司 电路
EP2952995B1 (en) 2014-06-04 2021-11-10 Dialog Semiconductor (UK) Limited Linear voltage regulator utilizing a large range of bypass-capacitance
CN205566250U (zh) * 2015-06-17 2016-09-07 意法半导体研发(深圳)有限公司 电子设备
CN105005351B (zh) 2015-07-23 2017-02-01 中山大学 一种共源共栅全集成低漏失线性稳压器电路
CN107526388B (zh) * 2016-06-22 2018-10-30 上海和辉光电有限公司 低压差线性稳压器
CN107544613B (zh) 2017-10-16 2023-11-28 佛山科学技术学院 一种基于fvf控制的ldo电路
US10152072B1 (en) * 2017-12-01 2018-12-11 Qualcomm Incorporated Flip voltage follower low dropout regulator
US10579084B2 (en) * 2018-01-30 2020-03-03 Mediatek Inc. Voltage regulator apparatus offering low dropout and high power supply rejection
US10591938B1 (en) 2018-10-16 2020-03-17 Qualcomm Incorporated PMOS-output LDO with full spectrum PSR
FR3102581B1 (fr) * 2019-10-23 2021-10-22 St Microelectronics Rousset Régulateur de tension
FR3102580B1 (fr) 2019-10-23 2021-10-22 St Microelectronics Rousset Régulateur de tension
CN213634248U (zh) 2021-01-04 2021-07-06 佛山市蓝箭电子股份有限公司 适用于ldo电路的增强型缓冲器及其ldo电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112698682A (zh) * 2019-10-23 2021-04-23 意法半导体(鲁塞)公司 电压调节器
CN112698682B (zh) * 2019-10-23 2024-01-30 意法半导体(鲁塞)公司 电压调节器

Also Published As

Publication number Publication date
US20210124384A1 (en) 2021-04-29
FR3102580B1 (fr) 2021-10-22
CN112698682B (zh) 2024-01-30
CN112698682A (zh) 2021-04-23
FR3102580A1 (fr) 2021-04-30
US11249501B2 (en) 2022-02-15

Similar Documents

Publication Publication Date Title
CN214174948U (zh) 电子设备
US6188212B1 (en) Low dropout voltage regulator circuit including gate offset servo circuit powered by charge pump
US10296029B2 (en) Method for adaptive compensation of linear voltage regulators
US20180307257A1 (en) Low dropout voltage regulator integrated with digital power gate driver
US8344713B2 (en) LDO linear regulator with improved transient response
US9891643B2 (en) Circuit to improve load transient behavior of voltage regulators and load switches
US8129962B2 (en) Low dropout voltage regulator with clamping
EP0846996B1 (en) Power transistor control circuit for a voltage regulator
US7358708B2 (en) Linear voltage regulator
US7227343B2 (en) Linear voltage regulator with selectable output voltage
CN111033431B (zh) 用于高速微控制器的片上nmos无电容ldo
US7564225B2 (en) Low-power voltage reference
CN212933350U (zh) 电子设备
JP2001526420A (ja) 内部ｃｍｏｓ基準発生器および電圧調整器
TWI774467B (zh) 放大器電路及在放大器電路中降低輸出電壓過衝的方法
US20170220059A1 (en) Regulator circuit
US6437638B1 (en) Linear two quadrant voltage regulator
US11209848B2 (en) Fast regulator architecture having transistor helper
JP7108166B2 (ja) 低ドロップアウトレギュレータを補償する方法及び回路要素
CN108459644B (zh) 低压差稳压装置及其操作方法
US9442501B2 (en) Systems and methods for a low dropout voltage regulator
US9933798B2 (en) Voltage regulator
EP2806329A2 (en) Circuit for voltage regulation
US20220187864A1 (en) Inrush current of at least one low drop-out voltage regulator
US11880249B2 (en) Electronic system for generating multiple power supply output voltages with one regulation loop

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
AV01 Patent right actively abandoned
AV01 Patent right actively abandoned
AV01 Patent right actively abandoned

Granted publication date: 20210409

Effective date of abandoning: 20240130

AV01 Patent right actively abandoned

Granted publication date: 20210409

Effective date of abandoning: 20240130