CN212781607U - 一种阵列基板及显示面板 - Google Patents

Abstract

本实用新型公开了一种阵列基板，包括衬底基板，以及位于衬底基板上的栅线、数据线、公共电极、以及像素电极；所述公共电极为片状电极，所述公共电极设置在数据线的上方，所述公共电极上设置有避开孔，所述避开孔和数据线在阵列基板上的投影部分交叠。本实用新型还公开了包含上述阵列基板的显示面板。本申请通过在原本完全覆盖数据线的公共电极上设置避开孔，将数据线上方的共用电极挖掉一部分，减小了公共电极与数据线之间的耦合电容，解决了数据线加载时间过大的问题。

Description

一种阵列基板及显示面板

技术领域

本实用新型涉及液晶显示领域，更具体地，涉及一种阵列基板及显示面板。

背景技术

在液晶显示屏中，显示区域由一定PPI（Pixel Per Inch,像素密度）像素组成，每个像素通常包括栅线、数据线、公共电极、以及像素电极。

如图1-图3所示，由于公共电极具有屏蔽电场的作用，在数据线上方覆盖有公共电极来对数据线进行屏蔽，以避免产生过多的寄生电容而影响像素电极的稳定性。

但是，这造成了公共电极与数据线之间产生了一定的耦合电容，耦合电容过大会造成数据线上的加载时间过大（主要指数据线的开启时间），增加了面板的功耗。

实用新型内容

本申请要解决的技术问题是提供一种阵列基板及显示面板， 解决公共电极与数据线之间的耦合电容过大及数据线加载时间过大的问题。

为解决上述技术问题，本申请提供了一种阵列基板，包括衬底基板，以及位于衬底基板上的栅线、数据线、公共电极、以及像素电极；所述公共电极为片状电极，所述公共电极设置在数据线的上方，所述公共电极上设置有避开孔，所述避开孔和数据线在阵列基板上的投影部分交叠。

其中，所述数据线在阵列基板上的投影的两端区域与所述公共电极在阵列基板上的投影交叠。

其中，在平行于数据线的方向，所述避开孔的长度不小于数据线长度的2/3；在垂直于数据线的方向， 所述避开孔与数据线的间隙不小于0.5um。

其中，所述避开孔为方形。

其中，所述公共电极与数据线之间相互绝缘。

其中，所述公共电极与数据线之间设置有绝缘层。

其中，还包括薄膜晶体管， 所述薄膜晶体管设置于所述像素区域内，所述薄膜晶体管与所述栅极线和数据线电性连接。

本申请还提供了一种显示面板，包括如上所述的阵列基板。

与现有技术相比，本实用新型具有以下有益效果：

本申请通过在原本完全覆盖数据线的公共电极上设置避开孔，将数据线上方的共用电极挖掉一部分，减小了公共电极与数据线之间的耦合电容，解决了数据线加载时间过大的问题。

附图说明

图1为背景技术的一种阵列基板的俯视图；

图2为背景技术的一种阵列基板沿着第一方向的剖视图；

图3为背景技术的一种阵列基板沿着第二方向的剖视图；

图4为本实用新型具体实施例的一种阵列基板的俯视图；

图5为本实用新型具体实施例的一种阵列基板沿着第一方向的剖视图；

图6为本实用新型具体实施例的一种阵列基板沿着第二方向的剖视图；

图7中分别示出了图4中的数据线、公共电极、和绝缘层。

具体实施方式

本实用新型针对背景技术，提出了一种阵列基板，包括衬底基板，以及位于衬底基板上的栅线、数据线、公共电极、以及像素电极；所述公共电极为片状电极，所述公共电极设置在数据线的上方，所述公共电极上设置有避开孔，所述避开孔和数据线在阵列基板上的投影部分交叠。

根据上述方案，本申请通过在原本完全覆盖数据线的公共电极上设置避开孔，将数据线上方的共用电极挖掉一部分，减小了公共电极与数据线之间的耦合电容，避免数据线加载时间过大，解决了面板功耗高的问题。

为使本申请的上述目的、 特征和优点能够更加明显易懂， 下面结合附图对本申请的具体实施方式做详细的说明。

本实用新型提出了一种阵列基板，包括衬底基板，以及位于衬底基板上的栅线、数据线、公共电极、以及像素电极。栅线与数据线相互交叉设置，并合围出像素区域。公共电极、像素电极、薄膜晶体管位于像素区域。需要说明的是，在以下的图示中，未显示出栅线、薄膜晶体管、和像素电极，但是衬底基板为本领域技术人员所熟知，因此对栅线、薄膜晶体管、和像素电极不再详细阐述。

图4为本申请实施例的阵列基板的俯视图，图5为本申请实施例的阵列基板沿着第一方向的剖视图，图6为本申请实施例的阵列基板沿着第二方向的剖视图；第一方向与第二方向垂直。如图4-图6所示，本申请具体实施例的公共电极4为片状电极，该公共电极4设置在数据线3的上方。与现有技术的在数据线3上方正面覆盖公共电极4不同的是，本申请实施例，在公共电极4上设置有避开孔5，该避开孔5和数据线3在阵列基板上的投影部分交叠。该避开孔5相当于是将数据线3上方的共用电极挖掉一部分，减小了公共电极4与数据线3之间的重叠面积，因此减小了公共电极4与数据线3之间的耦合电容，可避免数据线加载时间过大。

作为优选的实施方案，避开孔5的位置设置在数据线3的中间部分，使数据线3在阵列基板上的投影的两端区域与公共电极4在阵列基板上的投影交叠。这样，共用电极在数据线3的四周衔接上，数据线3的两端与公共电极4仍然重叠，可以使公共电极4仍对数据线3具有一定的屏蔽效果。

本申请具体实施例，薄膜晶体管设置于像素区域内，薄膜晶体管与所述栅极线和数据线3电性连接。薄膜晶体管还包括栅极、源极和漏极。

作为进一步优选的实施方案，在平行于数据线3的方向（像素区域的长边方向），避开孔5的长度A不小于数据线3长度L的2/3。在垂直于数据线3的方向（像素区域的短边方向），避开孔5的边界与数据线3的间隙B（单边间隙）不小于0.5um。通过结构上的进一步优化，可以在避免数据线3的加载时间过大的基础上，保留公共电极4仍对数据线3具有一定的屏蔽效果。

避开孔5的形状优选为方形，设置有避开孔5的片状公共电极4大致呈回形结构。

衬底基板1可以为玻璃基板或树脂基板，优选为一种玻璃基板。 公共电极4的材料可以为铝、钼、钼铝钼、氧化铟锡（ITO）或氧化铟锌，优选为氧化铟锡（ITO）。

本申请具体实施例，公共电极4与数据线3之间相互绝缘，且公共电极4与数据线3分别位于不同的层。公共电极4与数据线3之间通过绝缘层2间隔。绝缘层2通常为透明的层，其材料例如为氮化硅（SiNx）。

本申请实施例还提供了一种显示面板，包括上述实施例提供的阵列基板。 本申请实施例对于显示面板的种类并不做限制，只要包括上述实施例提供的阵列基板，均在本申请实施例保护范围之内。

本申请还提供了一种显示面板，包括如上所述的阵列基板。

与现有技术相比，本实用新型具有以下有益效果：

本申请通过在原本完全覆盖数据线的公共电极上设置避开孔，将数据线上方的共用电极挖掉一部分，减小了公共电极与数据线之间的耦合电容，解决了数据线加载时间过大的问题。

显然，以上所描述的实施例仅仅是本申请的一部分实施例，而不是全部的实施例，附图中给出了本申请的较佳实施例，但并不限制本申请的专利保护范围。本申请可以以许多不同的形式来实现，相反地，提供这些实施例的目的是使对本申请的公开内容的理解更加透彻全面。尽管参照前述实施例对本申请进行了详细的说明，对于本领域的技术人员而言，其依然可以对前述各具体实施方式所记载的技术方案进行修改，或者对其中部分技术特征进行等效替换。凡是利用本申请说明书及附图内容所做的等效结构，直接或间接运用在其他相关的技术领域，均同理在本申请专利保护范围之内。

Claims (8)

1.一种阵列基板，包括衬底基板，以及位于衬底基板上的栅线、数据线、公共电极、以及像素电极；其特征在于，所述公共电极为片状电极，所述公共电极设置在数据线的上方，所述公共电极上设置有避开孔，所述避开孔和数据线在阵列基板上的投影部分交叠。

2.根据权利要求1所述的阵列基板，其特征在于，所述数据线在阵列基板上的投影的两端区域与所述公共电极在阵列基板上的投影交叠。

3.根据权利要求1所述的阵列基板，其特征在于，在平行于数据线的方向，所述避开孔的长度不小于数据线长度的2/3；在垂直于数据线的方向，所述避开孔与数据线的间隙不小于0.5um。

4.根据权利要求1所述的阵列基板，其特征在于，所述避开孔为方形。

5.根据权利要求1所述的阵列基板，其特征在于，所述公共电极与数据线之间相互绝缘。

6.根据权利要求5所述的阵列基板，其特征在于，所述公共电极与数据线之间设置有绝缘层。

7.根据权利要求 1 所述的阵列基板，其特征在于，还包括薄膜晶体管，所述薄膜晶体管设置于像素区域内，所述薄膜晶体管与栅极线和数据线电性连接。

8.一种显示面板，其特征在于，包括权利要求 1-7 中任一项所述阵列基板。

Images