CN212485304U - 半导体封装结构和电子设备 - Google Patents

半导体封装结构和电子设备 Download PDF

Info

Publication number
CN212485304U
CN212485304U CN202021561602.1U CN202021561602U CN212485304U CN 212485304 U CN212485304 U CN 212485304U CN 202021561602 U CN202021561602 U CN 202021561602U CN 212485304 U CN212485304 U CN 212485304U
Authority
CN
China
Prior art keywords
chip
metal
metal wire
wire
metal ball
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202021561602.1U
Other languages
English (en)
Inventor
熊辉
于上家
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qingdao Goertek Microelectronic Research Institute Co ltd
Original Assignee
Qingdao Goertek Microelectronic Research Institute Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qingdao Goertek Microelectronic Research Institute Co ltd filed Critical Qingdao Goertek Microelectronic Research Institute Co ltd
Priority to CN202021561602.1U priority Critical patent/CN212485304U/zh
Application granted granted Critical
Publication of CN212485304U publication Critical patent/CN212485304U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/85951—Forming additional members, e.g. for reinforcing

Landscapes

  • Wire Bonding (AREA)

Abstract

本实用新型公开了一种半导体封装结构和电子设备，其中，半导体封装结构包括：电路板、第一芯片、第一金属导线和加固组件；所述第一金属导线的第一焊点为第一金属球，所述第一金属球焊接在所述第一芯片上，所述第一金属导线的第二焊点与所述电路板电连接；所述加固组件包括第二金属球，所述第二金属球焊接在所述第一金属导线的第二焊点的上端。本实用新型的第一金属导线的焊接点相对于传统的焊线的焊接点更牢固，即使在可靠性验证过程中面对复杂环境时，也不会造成第一金属导线的第一焊点和第二焊点的断裂，提高了半导体封装结构的可靠性。

Description

半导体封装结构和电子设备
技术领域
本实用新型涉及半导体技术领域，具体涉及一种半导体封装结构和电子设备。
背景技术
目前电子设备的一些模组，如心率模组、血氧模组等，需要发射或接收光线，而模组内部芯片及焊线较为脆弱，无法直接暴露在环境中。一般采用灌透明胶的方式将芯片和焊线保护起来，同时达到透过光线的目的，产品上市前，通常需要进行可靠性验证，在应对复杂环境时，灌胶体内部会产生较大应力，进而造成焊线的焊点断裂，导致产品的可靠性失效。
实用新型内容
本实用新型的主要目的是提供一种半导体封装结构和电子设备，旨在改善目前半导体封装结构的焊线的焊点不牢固易断裂的问题。
为实现上述目的，本实用新型提出一种半导体封装结构，包括：
电路板和第一芯片；
第一金属导线，所述第一金属导线的第一焊点为第一金属球，所述第一金属球焊接在所述第一芯片上，所述第一金属导线的第二焊点与所述电路板电连接；
加固组件，所述加固组件包括第一金属球和第二金属球，所述第一金属球焊接在所述第一金属导线的第一焊点的上端，所述第二金属球焊接在所述第一金属导线的第二焊点的上端。
优选地，所述电路板上形成有焊盘，所述第一金属导线的第二焊点位于所述焊盘上。
优选地，所述加固组件还包括焊接在所述电路板上的第三金属球，所述第一金属导线的第二焊点位于所述第三金属球的上端。
优选地，所述半导体封装结构还包括与所述电路板电连接的第二芯片，所述第一芯片层叠在所述第二芯片上，所述第一芯片与所述第二芯片通过第二金属导线电连接，所述第二金属导线的第一焊点为第四金属球，所述第四金属球焊接在所述第一芯片上，所述加固组件还包括第五金属球，所述第五金属球焊接在所述第二金属导线的第二焊点上。
优选地，所述第二芯片上设有多个锡球，所述第二芯片通过多个所述锡球与所述电路板电连接。
优选地，所述电路板上安装有第三芯片，所述第一金属导线的第二焊点位于所述第三芯片上。
优选地，所述第一金属导线为金线、铜线、铝线或合金线。
优选地，所述半导体封装结构还包括安装在所述电路板上的外壳，所述外壳的内部形成容纳腔，所述容纳腔内填充有灌胶层，所述第一芯片、第一金属导线和加固组件均位于所述灌胶层的内部。
优选地，所述第一金属导线的外表面包覆有绝缘层。
此外，本实用新型还提供了一种电子设备，包括上述所述的半导体封装结构。
在本实用新型的技术方案中，第一金属导线的第一焊点为第一金属球，第一金属球焊接在第一芯片上，第一金属导线的第二焊点与电路板电连接，第一金属导线的第二焊点的上端焊接有第二金属球，由于第一金属球与第一芯片之间的焊接面积大，使得第一金属导线的第一焊点更牢固；第二金属球压在第一金属导线的第二焊点上，使得第一金属导线的第二焊点更牢固，即使在可靠性验证过程中面对复杂环境时，也不会造成第一金属导线的第一焊点和第二焊点的断裂，提高了半导体封装结构的可靠性。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
图1为本实用新型一实施例的半导体封装结构的示意图；
图2为图1中A处放大图；
图3为本实用新型另一实施例的半导体封装结构的示意图。
附图标号说明：
100 电路板 110 焊盘
200 第一芯片 300 第一金属导线
410 第一金属球 420 第二金属球
430 第三金属球 440 第四金属球
450 第五金属球 500 第二芯片
510 锡球 600 外壳
700 灌胶层 800 第二金属导线
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型的一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
需要说明，本实用新型实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
另外，在本实用新型中如涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本实用新型的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
在本实用新型中，除非另有明确的规定和限定，术语“连接”、“固定”等应做广义理解，例如，“固定”可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本实用新型中的具体含义。
另外，本实用新型各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本实用新型要求的保护范围之内。
如图1和图2所示，本实用新型提出一种半导体封装结构，包括：
电路板100和第一芯片200；
第一金属导线300，第一金属导线300的第一焊点为第一金属球410，第一金属球410焊接在第一芯片200上，第一金属导线300的第二焊点与电路板100电连接；
加固组件，加固组件包括第二金属球420，第二金属球420焊接在第一金属导线300的第二焊点的上端。
由于第一金属球410与第一芯片200之间的焊接接触面积大，以及第二金属球420压在第一金属导线300第二焊点的上端，使得第一金属导线300的第一焊点和第二焊点更牢固，即使在可靠性验证过程中面对复杂环境时，也不会造成第一金属导线300的第一焊点和第二焊点的断裂，提高了半导体封装结构的可靠性。第一金属球410和第二金属球420均可为压扁的球状，以增大焊接的接触面积。
本实施例的第一金属导线300通过自动焊线机焊接，自动焊线机是利用超声频率的机械振动能量，连接同种金属或异种金属，金属在进行超声波焊接时，既不向工件输送电流，也不向工件施以高温热源，只是将振动能量转变为工作间的摩擦，使焊接面金属有限的升温，产生塑性变形，在焊接初期阶段消除焊接区氧化膜及杂质，在一定静压力作用下，使两种金属键和在一起，即实现牢固焊接。在焊接本实施例的第一金属导线300的第一焊点时，将金属线的下端头烧成球状，将金属线的球状端头施加预压力，将金属线压扁以增加球状端头与第一芯片200的接触面积，即得到本实施例的第一金属球410，通过超声波焊接将第一金属球410焊接到芯片的键合区，形成第一金属导线300的第一焊点，然后引导劈刀向上移动，劈刀带动金属线移动至电路板100上的焊盘110或其他芯片，通过超声波焊接键合形成第一金属导线300的第二焊点，折断金属线，劈刀离开第一金属导线300的第二焊点。此外，第二金属球420也通过自动焊线机焊接，具体通过将金属线的端部烧球，可将该端部烧球压扁以增加焊接面积，然后通过超声波焊接至第一金属导线300的第二焊点的上端，折断金属线后剩下第二金属球420即可。由于第一金属导线300和加固组件均通过自动焊线机形成，第一金属导线300可以为金线、铜线、铝线或合金线，第一金属球410/第二金属球420可以为金球、铜球、铝球或合金球，为了便于操作，第一金属导线300的材料优选与加固组件的材料相同，若第一金属导线300为金线，则第一金属球410和第二金属球420优选为金球。在其它实施例中，第一金属导线300和加固组件的材料也可以不相同。
在一实施例中，电路板100上形成有焊盘110，第一金属导线300的第二焊点位于焊盘110上。即第一金属导线300的一端焊接至第一芯片200，另一端焊接至电路板100的焊盘110上，以电连接第一芯片200和电路板100，由于第一金属导线300的第一焊点的上端焊接有第一金属球410，第一金属导线300的第二焊点的上端焊接有第二金属球420，第二金属球420和焊盘110是互相接触的，且第二金属球420与焊盘110通过两者的接触面焊接在一起，因此第一芯片200与电路板100之间的连接更加稳固牢靠。
在另一实施例中，如图3所示，加固组件还包括焊接在电路板100上的第三金属球430，第二焊点位于第三金属球430上。即不仅在第一金属导线300的第二焊点的上端焊接有第二金属球420，还在第一金属导线300的第二焊点的下端焊接有第三金属球430，此结构进一步增强了第一金属导线300的第二焊点的牢固性。需要说明的是，第二金属球420和第三金属球430是互相接触的，第三金属球430焊接在第二金属球420上。
更细化地，半导体封装结构还包括与电路板100电连接的第二芯片500，第一芯片200层叠在第二芯片500上，第一芯片200与第二芯片500通过第二金属导线800电连接，第二金属导线800的第一焊点为第四金属球440，第四金属球440焊接在第一芯片200上，加固组件还包括第五金属球450，第五金属球450焊接在第二金属球420的第二焊点上。第四金属球440与第一芯片200之间的焊接接触面积大，第五金属球450焊接在第二金属导线800的第二焊点的上端，使得第二金属导线800的两个焊点更牢固，加强了第一芯片200和第二芯片500之间的连接可靠性。本实施例的半导体封装结构可以为多层堆叠芯片结构，减小了半导体封装结构的尺寸，第二芯片500的下端还可以堆叠其他芯片。第四金属球440和第五金属球450均可为压扁的球状，以增大焊接的接触面积。
具体地，第二芯片500上设有多个锡球510，第二芯片500通过多个锡球510与电路板100电连接。即第二芯片500为倒装芯片，在第二芯片500上沉积锡球510，然后将第二芯片500翻转加热利用熔融的锡球510与电路板100相结合，倒装芯片的电学及热学性能高，可减小封装尺寸。
在又一实施例中，电路板100上安装有第三芯片，第一金属导线300的第二焊点位于第三芯片上(第二金属球420和第三芯片是互相接触的，且第二金属球420与第三芯片通过两者的接触面焊接在一起)。即第一金属导线300连接第一芯片200和第三芯片，通过加固组件使得第一芯片200和第三芯片之间的连接更稳定。
本实施例的半导体封装结构还包括安装在电路板100上的外壳600，外壳600的内部形成容纳腔，容纳腔内填充有灌胶层700，第一芯片200、第一金属导线300和加固组件均位于灌胶层700的内部，灌胶层700为透明胶体，既能够供光线通过，又能够保护芯片、焊线和加固组件。
更进一步地，第一金属导线300和第二金属导线800的外表面均包覆有绝缘层，可减小金属导线之间的电磁干扰，提高半导体封装结构的性能。
此外，本实用新型还提供了一种电子设备，包括上述的半导体封装结构。由于该电子设备采用了上述所有实施例的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。
以上仅为本实用新型的优选实施例，并非因此限制本实用新型的专利范围，凡是在本实用新型的构思下，利用本实用新型说明书所作的等效变换，或直接/间接运用在其他相关的技术领域均包括在本实用新型的专利保护范围内。

Claims (10)

1.一种半导体封装结构，其特征在于，包括：
电路板和第一芯片；
第一金属导线，所述第一金属导线的第一焊点为第一金属球，所述第一金属球焊接在所述第一芯片上，所述第一金属导线的第二焊点与所述电路板电连接；
加固组件，所述加固组件包括第二金属球，所述第二金属球焊接在所述第一金属导线的第二焊点的上端。
2.如权利要求1所述的半导体封装结构，其特征在于，所述电路板上形成有焊盘，所述第一金属导线的第二焊点位于所述焊盘上。
3.如权利要求1所述的半导体封装结构，其特征在于，所述加固组件还包括焊接在所述电路板上的第三金属球，所述第一金属导线的第二焊点位于所述第三金属球的上端。
4.如权利要求3所述的半导体封装结构，其特征在于，所述半导体封装结构还包括与所述电路板电连接的第二芯片，所述第一芯片层叠在所述第二芯片上，所述第一芯片与所述第二芯片通过第二金属导线电连接，所述第二金属导线的第一焊点为第四金属球，所述第四金属球焊接在所述第一芯片上，所述加固组件还包括第五金属球，所述第五金属球焊接在所述第二金属导线的第二焊点上。
5.如权利要求4所述的半导体封装结构，其特征在于，所述第二芯片上设有多个锡球，所述第二芯片通过多个所述锡球与所述电路板电连接。
6.如权利要求1所述的半导体封装结构，其特征在于，所述电路板上安装有第三芯片，所述第一金属导线的第二焊点位于所述第三芯片上。
7.如权利要求1～6中任一项所述的半导体封装结构，其特征在于，所述第一金属导线为金线、铜线、铝线或合金线。
8.如权利要求1～6中任一项所述的半导体封装结构，其特征在于，所述半导体封装结构还包括安装在所述电路板上的外壳，所述外壳的内部形成容纳腔，所述容纳腔内填充有灌胶层，所述第一芯片、第一金属导线和加固组件均位于所述灌胶层的内部。
9.如权利要求1～6中任一项所述的半导体封装结构，其特征在于，所述第一金属导线的外表面包覆有绝缘层。
10.一种电子设备，其特征在于，包括如权利要求1～9中任一项所述的半导体封装结构。
CN202021561602.1U 2020-07-30 2020-07-30 半导体封装结构和电子设备 Active CN212485304U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202021561602.1U CN212485304U (zh) 2020-07-30 2020-07-30 半导体封装结构和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202021561602.1U CN212485304U (zh) 2020-07-30 2020-07-30 半导体封装结构和电子设备

Publications (1)

Publication Number Publication Date
CN212485304U true CN212485304U (zh) 2021-02-05

Family

ID=74453232

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202021561602.1U Active CN212485304U (zh) 2020-07-30 2020-07-30 半导体封装结构和电子设备

Country Status (1)

Country Link
CN (1) CN212485304U (zh)

Similar Documents

Publication Publication Date Title
JP3066579B2 (ja) 半導体パッケージ
US6344683B1 (en) Stacked semiconductor package with flexible tape
US8022558B2 (en) Semiconductor package with ribbon with metal layers
JP2004056138A (ja) パッケージ組立体においてリードフレームを接合する方法、チップ積層パッケージの製造方法及びチップ積層パッケージ
JP2003078105A (ja) スタックチップモジュール
JPH08288686A (ja) 半導体装置
JP3066801B2 (ja) 超高集積回路のパッケ―ジングされた半導体製品及びその製造方法
JP2003045920A (ja) 電力用半導体装置及び電力用半導体装置の製造方法
CN212485304U (zh) 半导体封装结构和电子设备
JPH034543A (ja) 半導体装置
CN220172117U (zh) 一种基于rdl的合封芯片、模组及雾化装置
CN109887900A (zh) 带有软硬结合板的大尺寸芯片系统封装结构及其制作方法
CN220755377U (zh) 芯片封装结构及存储器
CN108447632B (zh) 一种表面安装型半导体电阻桥封装结构
JP3923379B2 (ja) 半導体装置
CN220856559U (zh) 封装结构
TWI382509B (zh) 無外接腳式半導體封裝構造
CN220087559U (zh) 包括封装结构的局部电路板
JPH08125092A (ja) 半導体装置およびその製造方法
JP2677967B2 (ja) 半導体装置の製造方法
JP2934119B2 (ja) 半導体装置、積層体及びモジュール構造体
JP2777035B2 (ja) プリント配線板への端子の接続方法
KR100352112B1 (ko) 칩싸이즈반도체패키지의구조및그제조방법
JP3288973B2 (ja) 半導体装置、積層体及びモジュール構造体
CN117042469A (zh) 芯片封装结构、存储器及芯片封装方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant