CN212411035U - 一种时频模块计数芯片、时频模块和电子设备 - Google Patents

Abstract

本实用新型公开了一种时频模块计数芯片、时频模块和电子设备，时频模块计数芯片包括计数单元和微控制单元；计数单元与微控制单元相连接；计数单元包括信号采集引脚和参考信号引脚；计数单元通过信号采集引脚与待测信号的输出端相连接，通过参考信号引脚与脉冲信号发生器相连接；计数单元基于脉冲信号发生器产生的参考信号测量待测信号的数量，得到测量值，并将测量值发送至微控制单元；微控制单元包括反馈信号引脚；微控制单元通过反馈信号引脚与待测信号的控制端相连接；微控制单元基于测量值确定修正值，并将修正值发送至待测信号的控制端。本实用新型相较于现有的计数芯片，不仅提高了计数精度，还降低了芯片的功耗。

Description

一种时频模块计数芯片、时频模块和电子设备

技术领域

本实用新型实施例涉及时频技术领域，尤其涉及一种时频模块计数芯片、时频模块和电子设备。

背景技术

为实现对谐振器信号的有效采集，传统的方法一般都是计算谐振器信号产生的脉冲个数，而为了对谐振器信号产生的脉冲数有效的计数，通常是使用复杂可编程逻辑器件(CPLD)或是使用现场可编程门阵列(FPGA)这两种芯片来实现信号的有效采集，虽然这两类芯片已经基本满足了大多数设备对信号采集的要求，但对于高精度与低功耗的时频模块，仍然存在以下问题：

(1)因为CPLD与FPGA这两种芯片是由逻辑器件集成，所以它们的外部引脚较多，封装尺寸比较大，一般都在9x9mm左右。

(2)由于CPLD与FPGA的工作特性导致其对信号高速的采集，需要的功耗比较大。

(3)CPLD与FPGA基本都是以被测信号本身作为参考，产生的计数误差较大，满足不了时频模块对计数精度的要求。

(4)不具备对采集信号的反馈处理。

实用新型内容

本实用新型提供一种时频模块计数芯片、时频模块和电子设备，相较于现有的计数芯片，不仅提高了计数精度，增加了对信号进行反馈处理的功能，还降低了芯片的功耗。

本实用新型实施例提供了一种时频模块计数芯片，所述时频模块计数芯片包括计数单元和微控制单元；所述计数单元与所述微控制单元相连接；

所述计数单元包括信号采集引脚和参考信号引脚；所述计数单元通过所述信号采集引脚与待测信号的输出端相连接，通过所述参考信号引脚与脉冲信号发生器相连接；所述计数单元基于所述脉冲信号发生器产生的参考信号测量所述待测信号的数量，得到测量值，并将所述测量值发送至所述微控制单元；

所述微控制单元包括反馈信号引脚；所述微控制单元通过所述反馈信号引脚与所述待测信号的控制端相连接；所述微控制单元基于所述测量值确定修正值，并将所述修正值发送至所述待测信号的控制端。

进一步地，所述计数单元以及微控制单元集成于同一个封装体内。

进一步地，所述微控制单元包括对比子单元、修正子单元以及反馈子单元；

所述对比子单元将所述测量值与预设参数进行比对，得到偏差量；

所述修正子单元通过比例-积分-微分算法对所述偏差量进行修正，得到所述修正值；

所述反馈子单元将所述修正值通过所述反馈信号引脚反馈给所述待测信号的控制端。

进一步地，所述对比子单元为比较器。

进一步地，所述修正子单元为PID控制器。

进一步地，所述反馈子单元为数位类比转换器。

进一步地，所述参考信号为秒脉冲参考信号。

本实用新型实施例还提供了一种时频模块，所述时频模块包括上述任一实施例所述的时频模块计数芯片。

本实用新型实施例还提供了一种电子设备，所述电子设备包括上述任一实施例所述的时频模块，还包括脉冲信号发生器。

本实用新型公开了一种时频模块计数芯片、时频模块和电子设备，时频模块计数芯片包括计数单元和微控制单元；计数单元与微控制单元相连接；计数单元包括信号采集引脚和参考信号引脚；计数单元通过信号采集引脚与待测信号的输出端相连接，通过参考信号引脚与脉冲信号发生器相连接；计数单元基于脉冲信号发生器产生的参考信号测量待测信号的数量，得到测量值，并将测量值发送至微控制单元；微控制单元包括反馈信号引脚；微控制单元通过反馈信号引脚与待测信号的控制端相连接；微控制单元基于测量值确定修正值，并将修正值发送至待测信号的控制端。本实用新型相较于现有的计数芯片，不仅提高了计数精度，增加了对信号进行反馈处理的功能，还降低了芯片的功耗。

附图说明

图1是本实用新型实施例提供的一种时频模块计数芯片的结构图；

图2是本实用新型实施例提供的微控制单元的结构图。

具体实施方式

下面结合附图和实施例对本实用新型作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本实用新型，而非对本实用新型的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本实用新型相关的部分而非全部结构。

需要说明的是，本实用新型的说明书和权利要求书及附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于限定特定顺序。本实用新型下述各个实施例可以单独执行，各个实施例之间也可以相互结合执行，本实用新型实施例对此不作具体限制。

图1是本实用新型实施例提供的一种时频模块计数芯片的结构图。

如图1所示，该时频模块计数芯片包括计数单元10和微控制单元20；计数单元10与微控制单元20相连接。

计数单元10包括信号采集引脚11和参考信号引脚12；计数单元10通过信号采集引脚11与待测信号30的输出端相连接，通过参考信号引脚12与脉冲信号发生器40相连接；计数单元10基于脉冲信号发生器40产生的参考信号测量待测信号30的数量，得到测量值，并将测量值发送至微控制单元20。

具体地，脉冲信号发生器40会产生一个参考信号，并通过参考信号引脚12将该参考信号传送至计数单元10，计数单元10通过信号采集引脚11从待测信号30的输出端采集待测信号30，并以参考信号作为参考标准，对待测信号30的数量进行测量，得到一个测量值。

可选地，参考信号可以为秒脉冲参考信号，相较于传统的计数芯片采用自身的待测信号作为参考信号，使用秒脉冲信号作为参考信号能够提高对信号计数的精度与可靠性。通过将计数单元10的参考信号换成了精度更高，稳定性更好又不受本身被测信号影响的秒脉冲信号，有效的改善了传统芯片以本身被测信号作为参考信号引起的容易波动，精度不够的缺点。

在本实用新型实施例中，计数单元10还能通过对比每次依据参考信号所产生的计数来反向判断待测信号30是否有异常，从而进行及时的处理，即舍弃当时异常的计数值。例如，依据参考信号判断待测信号30的数量应为每秒钟5个信号，在几个单位时间内测量得到的测量值应该都是每秒钟5个，每个单位时间内的测量值均与前面预设数量个单位时间的测量值的平均值做对比，如果某个单位时间内得到的测量值与前面预设数量个单位时间的测量值的平均值相比有出入，如该单位时间内测量得到了3个信号，则计数单元10会认定该单位时间内的待测信号30出现异常，继而舍弃该异常的计数值。这样确保了整个计数单元10的数据的有效性与可靠性，然后计数单元10会将测量得到的准确的数据发送给微控制单元20。

如图1所示，微控制单元20包括反馈信号引脚13；微控制单元20通过反馈信号引脚13与待测信号30的控制端相连接；微控制单元20基于测量值确定修正值，并将修正值发送至待测信号30的控制端。

具体地，当微控制单元20接收到计数单元10传来的测量值后，利用自身预设的内部数据与测量值进行比对，分析得到偏差量，然后通过比例-积分-微分(PID)算法，以及期望达到的精度值对偏差量进行修正，得到修正值，使之达到需要的精度，然后将修正值以反馈信号的形式通过反馈信号引脚13反馈给待测信号30的控制端，以使产生待测信号30的电子设备依据控制端接收到的修正值对待测信号30进行调整，从而实现对待测信号30的精确调控。

图2是本实用新型实施例提供的微控制单元的结构图。

可选地，如图2所示，微控制单元20包括对比子单元21、修正子单元22以及反馈子单元23；对比子单元21将测量值与预设参数进行比对，得到偏差量；修正子单元22通过比例-积分-微分算法对偏差量进行修正，得到修正值；反馈子单元23将修正值通过反馈信号引脚13反馈给待测信号30的控制端。

可选地，对比子单元21可以为比较器，修正子单元22可以为PID控制器，反馈子单元23可以为数位类比转换器，为了保证精度，本实用新型选取了20位数位类比转换器作为反馈子单元23，当然，还可以依据需要以及成本预算选择18位、16位等其他精度的数位类比转换器，在此不再赘述。

可选地，计数单元10以及微控制单元20集成于同一个封装体内。

具体地，由于将计数单元10以及微控制单元20集成为一个封装的芯片，实现了整体封装的小型化，相较于现有计数芯片的尺寸，本申请可以将封装尺寸最小集成为3x3mm，大幅降低了芯片的尺寸，进而达到了布置有时频模块计数芯片的时频模块电路的尺寸的小型化。

在本实用新型实施例中，(1)通过将计数单元和微控制单元集成于同一个封装体内，不仅减小了时频模块计数芯片的尺寸，还使得布置有时频模块计数芯片的时频模块电路的尺寸减小；且通过将两者集成于同一个封装内，大幅的降低了计数单元和微控制单元之间的传输干扰，同时也降低了对整个时频模块电路的影响；(2)通过使用秒脉冲参考信号作为计数待测信号的参考值，提高了测量待测信号数量的精度以及可靠性；(3)本申请提供的时频模块计数芯片具有数据分析反馈的功能，但并未增加额外的逻辑器件，因此并未增加芯片的功耗；(4)相较于现有的计数芯片，本申请不具有太多逻辑电路，因此大大降低了芯片的功耗，从而降低了整个时频模块电路的功耗。

本实用新型实施例还提供了一种时频模块，该时频模块包括上述任一实施例所述的时频模块计数芯片。

本实用新型实施例提供的时频模块包括上述实施例中的时频模块计数芯片，因此本实用新型实施例提供的时频模块也具备上述实施例中所描述的有益效果，此处不再赘述。

本实用新型实施例还提供了一种电子设备，该电子设备包括上述实施例所述的时频模块，还包括脉冲信号发生器。

本实用新型实施例提供的电子设备包括上述实施例中的时频模块，因此本实用新型实施例提供的电子设备也具备上述实施例中所描述的有益效果，此处不再赘述。

在本实用新型实施例的描述中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。

最后应说明的是，上述仅为本实用新型的较佳实施例及所运用技术原理。本领域技术人员会理解，本实用新型不限于这里的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本实用新型的保护范围。因此，虽然通过以上实施例对本实用新型进行了较为详细的说明，但是本实用新型不仅仅限于以上实施例，在不脱离本实用新型构思的情况下，还可以包括更多其他等效实施例，而本实用新型的范围由所附的权利要求范围决定。

Claims (8)

1.一种时频模块计数芯片，其特征在于，所述时频模块计数芯片包括计数单元和微控制单元；所述计数单元与所述微控制单元相连接；

所述计数单元包括信号采集引脚和参考信号引脚；所述计数单元通过所述信号采集引脚与待测信号的输出端相连接，通过所述参考信号引脚与脉冲信号发生器相连接；

所述微控制单元包括反馈信号引脚；所述微控制单元通过所述反馈信号引脚与所述待测信号的控制端相连接；所述微控制单元包括对比子单元、修正子单元以及反馈子单元。

2.根据权利要求1所述的时频模块计数芯片，其特征在于，所述计数单元以及微控制单元集成于同一个封装体内。

3.根据权利要求1所述的时频模块计数芯片，其特征在于，所述对比子单元为比较器。

4.根据权利要求1所述的时频模块计数芯片，其特征在于，所述修正子单元为PID控制器。

5.根据权利要求1所述的时频模块计数芯片，其特征在于，所述反馈子单元为数位类比转换器。

6.根据权利要求1所述的时频模块计数芯片，其特征在于，所述参考信号为秒脉冲参考信号。

7.一种时频模块，其特征在于，所述时频模块包括上述权利要求1至6中任一项所述的时频模块计数芯片。

8.一种电子设备，其特征在于，所述电子设备包括上述权利要求7所述的时频模块，还包括脉冲信号发生器。

Images