CN211908756U - 负阻抗电路和电子设备 - Google Patents

负阻抗电路和电子设备 Download PDF

Info

Publication number
CN211908756U
CN211908756U CN202020084621.3U CN202020084621U CN211908756U CN 211908756 U CN211908756 U CN 211908756U CN 202020084621 U CN202020084621 U CN 202020084621U CN 211908756 U CN211908756 U CN 211908756U
Authority
CN
China
Prior art keywords
input
stage
transistor
differential
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202020084621.3U
Other languages
English (en)
Inventor
A·巴拜利
A·维多尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Application granted granted Critical
Publication of CN211908756U publication Critical patent/CN211908756U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
    • B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
    • B06B1/00—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
    • B06B1/02—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
    • B06B1/0207—Driving circuits
    • B06B1/0223—Driving circuits for generating signals continuous in time
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
    • B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
    • B06B1/00—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
    • B06B1/02—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
    • B06B1/06—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/46—One-port networks
    • H03H11/52—One-port networks simulating negative resistances
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/129—Indexing scheme relating to amplifiers there being a feedback over the complete amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/156—One or more switches are realised in the feedback circuit of the amplifier stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/369—A negative impedance circuit being added to an amplifier circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45116—Feedback coupled to the input of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45676—Indexing scheme relating to differential amplifiers the LC comprising one cascode current mirror

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本公开的各实施例涉及负阻抗电路和电子设备。负阻抗电路包括：差分电路级；从差分电路级的输出到差分电路级的第一输入的正反馈路径；从差分电路级的输出到差分电路级的第二输入的负反馈路径。负反馈路径包括第一晶体管、以及从差分电路级的输出到差分电路级的第二输入的单位增益路径，该单位增益路径经由参考阻抗耦合至地。正反馈路径包括第二晶体管。第一晶体管和第二晶体管以电流镜布置被耦合，并且具有被配置为由差分电路级的输出驱动的相应控制电极，其中负阻抗电路在差分电路级的第一输入处引起负阻抗。根据本公开的实施例，有利地在频率响应方面提供了明显的改善。

Description

负阻抗电路和电子设备
技术领域
本公开总体上涉及负阻抗电路和电子设备。
背景技术
各种类型的模拟电路都受益于负阻抗电路的可能使用。
此外，已知各种类型的装置，并且各种类型的装置被采用以用于提供负阻抗电路。
共同采用正反馈和负反馈的电路是这种装置的示例：例如，已知所谓的负电容转换器，其中可以在涉及低密度电容器的过程中实现高负电容。
这些已知的装置可能表现出与例如负反馈路径中包括的电阻的不期望的高比率有关的限制，这可能转化为输入信号动态的限制。
实用新型内容
本公开至少解决了上述与不期望的高比率有关的限制的问题。
根据本公开的第一方面，提供了一种负阻抗电路，包括：差分电路级，具有第一输入、第二输入和输出；从差分电路级的输出到差分电路级的第一输入的正反馈路径；和从差分电路级的输出到差分电路级的第二输入的负反馈路径，其中：负反馈路径包括第一晶体管，和从差分电路级的输出到差分电路级的第二输入的单位增益路径，单位增益路径经由参考阻抗被耦合至地，正反馈路径包括第二晶体管，第一晶体管和第二晶体管具有被配置为由差分电路级的输出驱动的相应控制电极，第一晶体管和第二晶体管以电流镜布置被耦合，以及负阻抗电路被配置为在差分电路级的第一输入处引起负阻抗。
在一些实施例中，负阻抗电路还包括从差分电路级的输出到差分电路级的第一输入的第二正反馈路径。
在一些实施例中，差分电路级包括差分输入级，差分输入级具有耦合至第一晶体管的控制端子的第一输出，并且具有耦合至第三晶体管的控制端子的第二输出，第三晶体管具有耦合在第一晶体管的电流路径与地之间的电流路径。
在一些实施例中，负阻抗电路还包括第四晶体管，第四晶体管具有被耦合至第三晶体管的控制端子的控制端子，并且具有耦合在第二晶体管的电流路径与地之间的电流路径。
在一些实施例中，差分输入级包括：第五晶体管，具有耦合至第一中间节点的控制端子，第一中间节点被耦合在第二晶体管和第四晶体管的电流路径之间；第六晶体管，具有耦合至第二中间节点的控制端子，第二中间节点被耦合在第一晶体管和第三晶体管的电流路径之间；以及第一电流源，被耦合在第五晶体管和第六晶体管与地之间。
在一些实施例中，差分电路级还包括：第七晶体管，具有耦合至第六晶体管的控制端子；和第八晶体管，具有耦合在第七晶体管的电流路径与地之间的电流路径，并且具有耦合至第三晶体管的控制端子的控制端子。
在一些实施例中，参考阻抗包括电容性阻抗，并且其中负阻抗包括负电容性阻抗。
在一些实施例中，电流镜布置具有从第一晶体管到第二晶体管的电流增益M，其中M大于1。
在一些实施例中，差分电路级包括差分输入级，差分输入级具有第一输入节点、第二输入节点、第一输出节点和第二输出节点；正反馈路径从差分输入级的第一输出节点到第一输入节点而被提供；第二正反馈路径从差分输入级的第二输出节点到第一输入节点而被提供；负反馈路径经由一对第一晶体管中的相应第一晶体管，从耦合至差分输入级的第一输出节点和第二输出节点的反馈节点被提供至差分输入级的第二输入节点；正反馈路径和第二正反馈路径包括一对第二晶体管中的相应第二晶体管；一对第一晶体管中的第一晶体管中的每个第一晶体管以电流镜布置被耦合至一对第二晶体管中的第二晶体管中的相应第二晶体管；以及负阻抗在差分电路级的第一输入节点处可用。
在一些实施例中，第一晶体管和第二晶体管包括金属-氧化物-半导体场效应晶体管。
根据本公开的第二方面，提供了一种电子设备，包括：电路块，具有输入阻抗；和负阻抗电路，包括：差分电路级，具有第一输入、第二输入和输出，第一输入耦合至电路块，从差分电路级的输出到差分电路级的第一输入的正反馈路径，以及从差分电路级的输出到差分电路级的第二输入的负反馈路径，其中：负反馈路径包括第一晶体管，和从差分电路级的输出到差分电路级的第二输入的单位增益路径，单位增益路径经由参考阻抗被耦合至地，正反馈路径包括第二晶体管，第一晶体管和第二晶体管具有被配置为由差分电路级的输出驱动的相应控制电极，第一晶体管和第二晶体管以电流镜布置被耦合，并且负阻抗电路被配置为在差分电路级的第一输入处引起负阻抗，负阻抗被配置为修改电路块的输入阻抗。
在一些实施例中，电路块的输入阻抗和差分电路级的第一输入处的负阻抗包括电容性阻抗。
在一些实施例中，电子设备还包括：包括电路块的超声换能器读取接口，其中电路块具有被配置为从超声换能器接收超声换能器信号的输入，并且其中差分电路级的第一输入被耦合至电路块的输入。
在一些实施例中，超声换能器包括压电微加工超声换能器。
在一些实施例中，电子设备还包括第二电路块和第二负阻抗电路，其中电路块具有耦合至差分电路级的第一输入的输入和耦合至加法器的输出，并且其中第二电路块具有耦合至第二负阻抗电路的输入和耦合至加法器的输出。
根据本公开的实施例，有利地在频率响应方面提供了明显的改善。
本描述涉及负阻抗电路。
一些实施例提供了负阻抗电路的改进。
一个或多个实施例可以应用于各种类型的设备，各种类型的设备诸如例如，用于超声探头等的读取接口。
用于压电微机械加工超声换能器(PMUT)的读取接口是实施例的可能应用领域的示例。
一个或多个实施例可以涉及一种相应的设备。
PMUT读取接口可以是这种设备的示例。
附图说明
现在将参考附图仅以举例的方式描述一个或多个实施例，其中：
图1是负阻抗电路的可能使用的示例图；
图2和图3是负阻抗电路的示例电路图；
图4和图5是本描述的实施例的负阻抗电路的示例电路图；
图6和图7是本描述的实施例的可能的晶体管级实施方式的示例电路图；和
图8是示例性在本文示出的实施例的可能使用的示例框图。
具体实施方式
在随后的描述中，示出了一个或多个具体细节，旨在提供对本描述的实施例的示例的深入理解。可以在没有一个或多个特定细节的情况下，或者在其他方法、组件、材料等的情况下获得实施例。在其他情况下，没有详细示出或描述已知的结构、材料或操作，因此实施例的某些方面将不被遮掩。
在本说明书的框架中对“一实施例(an embodiment)”或“一个实施例(oneembodiment)”的引用旨在指示相对于该实施例描述的特定配置、结构或特性包括在至少一个实施例中。因此，可以在本说明书的一个或多个点中出现的诸如“在一实施例中”或“在一个实施例中”之类的短语不一定指一个相同的实施例。此外，在一个或多个实施例中，可以以任何适当的方式组合特定的构型、结构或特性。
这里使用的参考仅是为了方便而提供的，并且因此没有定义保护的程度或实施例的范围。
此外，在整个说明书中，为了简化和易于解释，某些电路节点和这些节点处的信号将利用相同的附图标记(Vx、VOUT)表示。
图1的示意图是某些电子设备的示例，其中电路AC可以表现出低输入阻抗ZIN：这可能是不期望的，因为这可能表示设备设计和操作中各种问题的根源。
解决此类问题的已知方法涉及将“负”阻抗ZNEG(-ZNEG)耦合至(低)阻抗ZIN，使得朝向电路AC的所看到的的输入阻抗V’ X/I’ X可以被表示为
ZIN,EQ＝V’X/’IX＝ZNEGZIN/(ZNEG–ZIN)
这样，将不希望有的低阻抗ZIN作为乘以比率ZNEG/(ZNEG-ZIN)的结果可以被转换为较高的阻抗值，其中(ZNEG-ZIN)其中针对比率 ZNEG/(ZNEG-ZIN)发热分母提供小的值。
图2和图3是利用正反馈(回路A–用实线表示)和负反馈(回路B–用虚线表示)的联合使用依靠差分级10(运算放大器或运算放大器(op-amp)可以作为此类差分级的示例)来获得负阻抗ZNEG＝ VX/IX的可能方法的示例。
例如，在图2所示的装置中，差分级10的输出端子经由反馈阻抗ZPFB耦合至差分级10的同相输入(被视为电路的输入节点)(其中存在输入电压Vx和电流Ix)，因此提供了正反馈路径A。
级10的输出还经由分压器耦合至差分级10的反相输入。
这样的分压器可以由第一电阻器R1(分压器的下部分支，在级 10的反相输入和接地GND之间)和第二电阻器R2(分压器的上部分支，在差分级10的的输出和反相输入之间)提供。
在图2示例的装置中，来自差分级10的输出电压VOUT可以表示为
VOUT＝(1+R2/R1)VX
因此负阻抗ZNEG＝VX/IX可以表示为：
ZNEG＝VX/IX＝-ZPFB(R1/R2)
图3是通过使用电容CFB作为反馈阻抗ZPFB来实现如图2所示的装置的可能性的示例。
在图3所示的装置中，将适用以下关系：
ZNEG＝VX/IX＝-(1/sCFB)(R1/R2)
其中s＝jω(ω＝角频率)，从而提供负输入电容CIN，可以表示为
CIN＝-CFB(R2/R1)
为了在具有低密度电容器的过程中提供高的负电容，实现如图3 所示的布置涉及比率R2/R1的高值。
在VOUT＝(1+R2/R1)VX的情况下，针对R2/R1选择一个较高的值会导致信号VOUT的动态(大大)高于输入信号Vx的动态。这反过来导致基于关系的输入动力学的不期望的限制
VX,MAX＝VOUT,MAX/(1+R2/R1)
在图4中例示的实施例中，诸如已经结合先前的附图讨论的部件或元件的部件或元件用相同的附图标记表示，从而为了简洁起见将不再重复详细的描述。
在图4中大体上示例的一个或多个实施例中，从差分级10的输出端子到差分级10的同相输入的负反馈路径B是在没有电压放大的情况下实现的，即其中输出使差分级10的电压(即VOUT)基本等于到电路的输入电压VX，其中在差分级10的反相输入和接地GND 之间具有参考阻抗ZREF。
出于完整性和易于理解的目的，在图4中(同样也适用于图5)，还示出了电流发生器IOUT，以便示出在本文所例示的实施例中，包括两个或更多运算放大器或OpAmp可以被使用，其中标记为10的三角形可以看作是第一(差分)放大器级的示例，而晶体管M1和相应的电流发生器代表输出级。
在图4所示的实施例中
将输出端子从差分级10的耦合至差分级10的非反相输入的(负) 反馈路径B包括第一晶体管M1，以及
将输出端子从从差分级10耦合至差分级10的反相输入的(正) 反馈路径A包括第二晶体管M2，
晶体管M1和M2，其控制电极(在此处例示的MOSFET等场效应晶体管的情况下为栅极)被包含在1：M电流镜中，使得电流IREF流经M1和ZREF，而与-Ix相对应的电流MIREF通过M2。
在图4所示的装置中(同样适用于以下附图所示的装置)，可以提供正反馈路径A，该正反馈路径A将来自差分级10的输出端子耦合至差分级10的反向输入，同时可以提供负反馈路径B，该负反馈路径将差分级10的输出端子耦合至差分级10的同相输入。这种装置考虑了以下事实：在本文中示例性的装置中，诸如图4和5中的 M1(电流IOUT)或图6中的10A-10B之类的输出级是反相级。
也就是说，为了提供正反馈，图4和图5以及图6中的差分级10
(如下所述)显示为“反向”输入。
本领域技术人员将理解，如在此示例的，到差分级10的反相/同相输入的耦合选项与相关输出级的反相行为有关。因此，本文所例示的耦合选项本身不是强制性的。因此，一个或多个实施例可以采用不同的耦合选项，例如互补耦合选项(反相至同相，反相至同相)，以便根据需要提供正反馈路径和负反馈路径。
在图4中例示的装置中，电流镜的晶体管M1，M2以MOSFET 的形式例示，该MOSFET具有相互耦合的控制端子(栅极)，该控制端子(栅极)共同耦合至差分级10的输出端子。
如前所述，在图4所示的装置中，晶体管M1和M2的电流路径 (在场效应晶体管(例如MOSFET)的情况下，源极/漏极)在分别电源端子VDD与非反相和反相输入之间延伸，使得电流IREF流经 M1和ZREF，而与-Ix相对应的电流MIREF通过M2。
在图4所示的装置中，可以应用以下关系：
IREF＝VX/ZREF
ZNEG＝VX/IX＝-ZREF/M
再次没有提供输入-输出电压放大，使得VX,MAX＝VOUT,MAX。
在图5中，例如已经结合先前附图讨论的部件或元件的部件或元件再次用相同的符号表示，因此为了简洁起见将不再重复相应的描述。
图5是装置的示例，其中通过使用参考电容CREF作为耦合在差分级10的非反相输入与接地GND之间的参考阻抗ZREF来实现图4 中示例的通用电路。
在图5所示的装置中，可以应用以下关系：
ZNEG＝VX/IX＝-1/sCREFM
CIN＝-CREFM
其中，再次，s＝jω(ω＝角频率)并且不进行电压放大，因此
VX,MAX＝VOUT,MAX。
如先前所讨论，图4和图5是采用包括两个(或更多)级的运算放大器的实施例的示例，其中标为10的三角形可以被视为第一(差分)放大器级的示例，而晶体管M1和相应的电流发生器代表相应的输出级。
在图6和图7中，例如已经结合先前附图讨论的部件或元件的部件或元件再次用相同的符号表示，因此为了简洁起见将不再重复相应的描述。
图6和图7是可能的实现方式的示例，其中参考阻抗ZREF(这可以包括参考电容CREF：图6和图7中显示了通用阻抗ZREF以提供更全面的表示)在来自差分级10的输出节点O处被耦合至负反馈路径 B输出节点O布置在两个输出晶体管10A、10B(MOSFET又被提及为示例)中间，输出晶体管10A、10B具有级联在再次指定为VDD 的电源节点和地GND之间电流路径(在例如为MOSFET的场效应晶体管的情况下为源极/漏极)。
如图6和图7所示，晶体管10A和10B的控制端字(在此处例示的MOSFET等场效应晶体管的情况下为栅极)在电流中耦合至输入级100的各个输出。镜级运算跨导放大器或OTA提供级10的差分核心。差分输入级100的双路输出同相(就AC分量而言是相同的)，同时还为(MOSFET)提供正确的DC偏置晶体管10A和10B。
为完整性起见，可以注意到，图6的实现包括电流镜OTA，其中 (MOSFET)晶体管10A和10B代表输出晶体管，三角形100代表差分输入级。使用这样的放大器来提供负阻抗是一些实施例的关注点。
在图6和图7所示的实施例中，正反馈路径分为两个分支，即：
第一分支A1，从差分输入级100的输出节点之一到晶体管10A 的控制电极，并经由第一晶体管10C一直到差分级10的非反相输入 (Vx、Ix)(即，到差分输入级100的反相输入)，以及
第二分支A2从差分输入级100的另一输出节点到晶体管10B的控制电极，并经由第二晶体管10D一直到差分级10的非反相输入(Vx、 Ix)(即到差分输入级100的反相输入)。
将正反馈路径A分成两个分支A1、A2涉及如本文中示例的电流镜OTA的使用。在一些实施例中，与使用例如标准两级OpAmp的实施方式相比，该装置有利地在频率响应方面提供了明显的改善。
在一些实施例中，提供令人满意的带宽性能的备选方法可以涉及使用如图4和图5所示的两级OpAmp，其中电路10和(例如， MOSFET)晶体管M1加上发生器IOUT分别作为输入级和输出级。
如图6和图7所示，晶体管10C、10D(作为示例的方式再次提及MOSFET)被分别布置有它们的电流路径(在诸如MOSFET的场效应晶体管的情况下为源极/漏极)之间：
电源端子VDD和差分级10的同相输入(差分输入级100的反相输入)，即施加了VX的输入节点，以及
施加VX的输入节点，即差分级10的同相输入(差分输入级100 的反相输入)和接地GND。
在图6所示的装置中，晶体管10A和10C(一方面)以及晶体管10B和10D(另一方面)提供各自的电流镜装置10A、10C和10B、 10D，就像1在图4和图5的更一般表示中，由晶体管M1和M2举例说明的1:M电流镜装置。
图7的晶体管级电路表示进一步详述了差分输入级100(包括四个晶体管100A、100B、100C、100D)和尾电流发生器2IB的可能实现方式，其中两条电流路径在电源端子VDD和接地端GND之间分别经由通过晶体管100A、100B和晶体管100C、100D的电流路径。
在图7中，示出了另外两个晶体管10E、10F(为简单起见，再次提及MOSFET)，后者采用二极管装置，因此-在此处考虑的电流镜放大器中-晶体管100C、10E和10F将输入晶体管100D的电流镜像到输出晶体管10D，并且晶体管100A将通过输入晶体管100B的电流镜像到输出晶体管10C。
在图7中，还示出了分别从晶体管10A流向节点O和从节点O 流向晶体管10B的电流IB+IL/2和IB–IL/2。
这些电流反映为从晶体管10C流向施加电压VX的输入节点以及从该节点流向晶体管10D的电流M(IB+IL/2)和M(IB–IL/2)，这导致电流MIREF在输入端子VX处流动。
应当理解，在图7中，电流MIREF利用指向节点VX外部的箭头表示(在图的右侧)，即作为从节点VX中的电路流出的电流。假定的正电压VX的存在：这例示了示例电路的负阻抗行为(即在该节点处“可见”的负阻抗)。
本领域的技术人员将再次认识到，如在此示例的，到差分输入级 100的反相/非反相输入的耦合选项与相关的输出级的反相行为有关。因此，本文所例示的耦合选项本身不是强制性的。因此，一个或多个实施例可以采用不同的耦合选项，例如互补耦合选项(反相至非反相，非反相至反相)，以便根据需要提供正反馈路径和负反馈路径。
图8是在PMUT读取接口200的框架内可能使用提供如图4至7 所示的负阻抗ZNEG的多个(实际上是任何数目)电路的示例。
在图8中，附图标记202总体上表示PMUT阵列，其中阵列中的 PMUT耦合至相应的放大器204(例如，低噪声放大器或LNA)，其输出被施加到相应的模拟延迟电路，统称为206以执行波束成形动作的装置，并且其输出被提供给加法器208，以提供所需的输出信号。
图8中的接口200的一般架构本身是本领域技术人员已知的，这使得没有必要在此处提供更详细的描述。
在这样的接口体系结构中，集合206中的每个延迟块可以被视为对相关联的LNA204的电容性负载，而这种电容性负载可能减小 LNA的带宽。每个LNA 204与相关的延迟模块206之间的耦合有负阻抗ZNEG，负阻抗ZNEG包括平行于延迟模块的输入电容的负电容(例如，见图1)，这将导致负电容从延迟块的输入电容中减去，并且产生的较小电容将转化为增加的LNA带宽。
由于省去了电压放大(即，如本文所例示的VX,MAX＝VOUT,MAX)，输出信号的动力学将不受限制，如在常规解决方案的情况下可能发生的那样。
在一些实施例中，电路可以包括：
差分电路级(例如，参见10，可能包括差分输入级100)输入级 100)具有第一输入(例如，可能由差分的反相输入节点提供的级10 的非反相输入)的、第二输入(例如，可能由差分输入级100的非反相输入节点提供的级10的反相输入)和输出(例如，来自输入10的输出，可能被提供为包括差分输入级100的第一输出和第二输出节点的双输出)，
从差分电路级的输出到第一输入的至少一个正反馈路径(例如，图4和图5中的A或图6和图7中的A1、A2)，
从差分电路级的输出到第二输入的负反馈路径(例如，B)，
其中：
负反馈路径包括从差分电路级的输出到第二输入的单位增益路径，
该单位增益路径经由参考阻抗(例如ZREF或CREF)耦合至地(例如GND)，
负反馈路径和至少一个正反馈路径分别包括第一晶体管(例如，图4和5中的M1或图6和7中的10A、10B)和第二晶体管(例如，图4和5中的M2或如图6和图7所示的10C、10D)，第一晶体管和第二晶体管具有相应的控制电极(例如，栅极，对于场效应晶体管，例如MOSFET)，由差分电路级的输出驱动，第一晶体管和第二晶体管以电流镜布置被耦合，其中负阻抗(例如，ZNEG或CIN)在差分电路级的第一输入(例如Vx)处可用。
在一些实施例中，参考阻抗可以包括电容性阻抗(例如，CREF)，其中在差分电路级的第一输入处可用的负阻抗(例如，CIN)可以包括负电容性阻抗。
在一些实施例中，第一晶体管(例如，图4和图5中的M1或图 6和图7中的10A、10B)和第二晶体管(例如，图4和图5中的 M2或图6和图7中的10C、10D)可以以电流镜布置被耦合，该电流镜布置具有从第一晶体管到第二晶体管的电流增益M(例如，M 大于1)。
在一些实施例中：
差分电路级可以包括差分输入级(例如100)，该差分输入级具有第一输入节点、第二输入节点和包括第一输出节点和第二输出节点的双输出，
可以从差分输入级的第一输出节点到第一输入节点提供第一正反馈路径(例如，A1)，
可以从差分输入级的第二输出节点到第一输入节点提供第二正反馈路径(例如，A2)，
可以从反馈节点(例如，O)向差分输入级的第二输入节点提供负反馈路径，反馈节点(例如，O)经由一对第一晶体管中的相应第一晶体管(例如，图6和图7中的10A，10B)耦合至差分输入级的双输出中的第一输出节点和第二输出节点，
第一正反馈路径和第二正反馈路径可包括一对第二晶体管中的相应第二晶体管(例如，图6和图7中的10C，10D)，
一对第一晶体管中的每个第一晶体管可以以电流镜布置被耦合至一对第二晶体管中的相应第二晶体管(例如，10C与10A以及10D 与10B)，其中负阻抗在差分电路级的第一个输入节点(例如Vx) 处可用。
在一些实施例中，晶体管(例如，M1、M2或10A、10B、10C、 10D)可以包括MOSFET。
在一些实施例中，电子设备(例如200)可以包括：
具有输入阻抗的至少一个电路块(例如206)，
如本文所例示的至少一个电路布置有差分电路级的第一输入(例如，Vx)，其耦合至所述至少一个电路块，其中根据在差分电路级的第一输入端可用的所述负阻抗来修改输入阻抗。
在一些实施例中，至少一个电路块的输入阻抗和在差分电路级的第一输入处可用的负阻抗可以包括电容性阻抗。
在一些实施例中，本文所例示的电子设备可以包括超声换能器读取接口，该超声换能器读取接口包括至少一个(例如，波束成形) 电路模块(例如206)，其具有被配置为从超声换能器(例如202) 接收超声换能器信号的输入节点，其中至少一个电路被布置有耦合至至少一个电路模块的所述输入节点的差分电路级的第一输入。
在不损害基本原理的情况下，细节和实施例可以相对于本文仅通过示例的方式描述的内容进行甚至显著的变化，而不会脱离保护范围。
尽管已经参考说明性实施例描述了本实用新型，但是该描述并非旨在以限制性的意义来解释。参考说明书，示例性实施例以及本实用新型的其他实施例的各种修改和组合对于本领域技术人员将是显而易见的。因此，意图是所附权利要求涵盖任何这样的修改或实施例。

Claims (15)

1.一种负阻抗电路，其特征在于，包括：
差分电路级，具有第一输入、第二输入和输出；
从所述差分电路级的所述输出到所述差分电路级的所述第一输入的正反馈路径；和
从所述差分电路级的所述输出到所述差分电路级的所述第二输入的负反馈路径，其中：
所述负反馈路径包括第一晶体管，和从所述差分电路级的所述输出到所述差分电路级的所述第二输入的单位增益路径，所述单位增益路径经由参考阻抗被耦合至地，
所述正反馈路径包括第二晶体管，
所述第一晶体管和所述第二晶体管具有被配置为由所述差分电路级的所述输出驱动的相应控制电极，所述第一晶体管和所述第二晶体管以电流镜布置被耦合，以及
所述负阻抗电路被配置为在所述差分电路级的所述第一输入处引起负阻抗。
2.根据权利要求1所述的负阻抗电路，其特征在于，还包括从所述差分电路级的所述输出到所述差分电路级的所述第一输入的第二正反馈路径。
3.根据权利要求2所述的负阻抗电路，其特征在于，所述差分电路级包括差分输入级，所述差分输入级具有耦合至所述第一晶体管的控制端子的第一输出，并且具有耦合至第三晶体管的控制端子的第二输出，所述第三晶体管具有耦合在所述第一晶体管的电流路径与地之间的电流路径。
4.根据权利要求3所述的负阻抗电路，其特征在于，还包括第四晶体管，所述第四晶体管具有被耦合至所述第三晶体管的所述控制端子的控制端子，并且具有耦合在所述第二晶体管的电流路径与地之间的电流路径。
5.根据权利要求4所述的负阻抗电路，其特征在于，所述差分输入级包括：
第五晶体管，具有耦合至第一中间节点的控制端子，所述第一中间节点被耦合在所述第二晶体管和所述第四晶体管的电流路径之间；
第六晶体管，具有耦合至第二中间节点的控制端子，所述第二中间节点被耦合在所述第一晶体管和所述第三晶体管的电流路径之间；以及
第一电流源，被耦合在所述第五晶体管和所述第六晶体管与地之间。
6.根据权利要求5所述的负阻抗电路，其特征在于，所述差分电路级还包括：
第七晶体管，具有耦合至所述第六晶体管的控制端子；和
第八晶体管，具有耦合在所述第七晶体管的电流路径与地之间的电流路径，并且具有耦合至所述第三晶体管的所述控制端子的控制端子。
7.根据权利要求1所述的负阻抗电路，其特征在于，所述参考阻抗包括电容性阻抗，并且其中所述负阻抗包括负电容性阻抗。
8.根据权利要求1所述的负阻抗电路，其特征在于，所述电流镜布置具有从所述第一晶体管到所述第二晶体管的电流增益M，其中M大于1。
9.根据权利要求1所述的负阻抗电路，其特征在于：
所述差分电路级包括差分输入级，所述差分输入级具有第一输入节点、第二输入节点、第一输出节点和第二输出节点；
所述正反馈路径从所述差分输入级的所述第一输出节点到所述第一输入节点而被提供；
第二正反馈路径从所述差分输入级的所述第二输出节点到所述第一输入节点而被提供；
所述负反馈路径经由一对第一晶体管中的相应第一晶体管，从耦合至所述差分输入级的所述第一输出节点和所述第二输出节点的反馈节点被提供至所述差分输入级的所述第二输入节点；
所述正反馈路径和所述第二正反馈路径包括一对第二晶体管中的相应第二晶体管；
所述一对第一晶体管中的所述第一晶体管中的每个第一晶体管以电流镜布置被耦合至所述一对第二晶体管中的所述第二晶体管中的相应第二晶体管；以及
所述负阻抗在所述差分电路级的所述第一输入节点处可用。
10.根据权利要求1所述的负阻抗电路，其特征在于，所述第一晶体管和所述第二晶体管包括金属-氧化物-半导体场效应晶体管。
11.一种电子设备，其特征在于，包括：
电路块，具有输入阻抗；和
负阻抗电路，包括：
差分电路级，具有第一输入、第二输入和输出，所述第一输入耦合至所述电路块，
从所述差分电路级的所述输出到所述差分电路级的所述第一输入的正反馈路径，以及
从所述差分电路级的所述输出到所述差分电路级的所述第二输入的负反馈路径，其中：
所述负反馈路径包括第一晶体管，和从所述差分电路级的所述输出到所述差分电路级的所述第二输入的单位增益路径，所述单位增益路径经由参考阻抗被耦合至地，
所述正反馈路径包括第二晶体管，
所述第一晶体管和所述第二晶体管具有被配置为由所述差分电路级的所述输出驱动的相应控制电极，所述第一晶体管和所述第二晶体管以电流镜布置被耦合，并且
所述负阻抗电路被配置为在所述差分电路级的所述第一输入处引起负阻抗，所述负阻抗被配置为修改所述电路块的所述输入阻抗。
12.根据权利要求11所述的电子设备，其特征在于，所述电路块的所述输入阻抗和所述差分电路级的所述第一输入处的所述负阻抗包括电容性阻抗。
13.根据权利要求11所述的电子设备，其特征在于，还包括：包括所述电路块的超声换能器读取接口，其中所述电路块具有被配置为从超声换能器接收超声换能器信号的输入，并且其中所述差分电路级的所述第一输入被耦合至所述电路块的所述输入。
14.根据权利要求13所述的电子设备，其特征在于，所述超声换能器包括压电微加工超声换能器。
15.根据权利要求11所述的电子设备，其特征在于，还包括第二电路块和第二负阻抗电路，其中所述电路块具有耦合至所述差分电路级的所述第一输入的输入和耦合至加法器的输出，并且其中所述第二电路块具有耦合至所述第二负阻抗电路的输入和耦合至所述加法器的输出。
CN202020084621.3U 2019-01-21 2020-01-15 负阻抗电路和电子设备 Active CN211908756U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT102019000000883 2019-01-21
IT201900000883 2019-01-21

Publications (1)

Publication Number Publication Date
CN211908756U true CN211908756U (zh) 2020-11-10

Family

ID=66049608

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202020084621.3U Active CN211908756U (zh) 2019-01-21 2020-01-15 负阻抗电路和电子设备
CN202010044159.9A Pending CN111464150A (zh) 2019-01-21 2020-01-15 负阻抗电路和相应的设备

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202010044159.9A Pending CN111464150A (zh) 2019-01-21 2020-01-15 负阻抗电路和相应的设备

Country Status (3)

Country Link
US (1) US11484910B2 (zh)
EP (1) EP3683963B1 (zh)
CN (2) CN211908756U (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116317993A (zh) * 2021-12-06 2023-06-23 深圳市韶音科技有限公司 一种信号采集电路及可穿戴设备
WO2023102702A1 (zh) * 2021-12-06 2023-06-15 深圳市韶音科技有限公司 一种信号采集电路及可穿戴设备

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62130012A (ja) * 1985-12-02 1987-06-12 Advantest Corp 負性インピ−ダンス回路
US5767722A (en) * 1996-04-02 1998-06-16 Crystal Semiconductor Delta sigma switch capacitor filter using curent feed forward
US6838936B2 (en) * 1999-09-28 2005-01-04 Siemens Aktiengesellschaft Low-noise amplifier device having negative feedback via a controlled current source, and method of using the amplifier device
US8878636B2 (en) * 2011-08-09 2014-11-04 Analog Devices, Inc. Techniques for developing a negative impedance

Also Published As

Publication number Publication date
US11484910B2 (en) 2022-11-01
US20200230648A1 (en) 2020-07-23
EP3683963A1 (en) 2020-07-22
CN111464150A (zh) 2020-07-28
EP3683963B1 (en) 2021-06-30

Similar Documents

Publication Publication Date Title
JP3337669B2 (ja) 半導体集積回路
Crols et al. Switched-opamp: An approach to realize full CMOS switched-capacitor circuits at very low power supply voltages
US4333058A (en) Operational amplifier employing complementary field-effect transistors
KR100946815B1 (ko) 프로그램 가능한 저잡음 증폭기 및 방법
JP5092009B2 (ja) 低ドロップアウト線形レギュレータ（ｌｄｏ）、ｌｄｏを提供するための方法、およびｌｄｏを動作させるための方法
US6118340A (en) Low noise differential input, differential output amplifier and method
JP2858584B2 (ja) 増幅回路
CN211908756U (zh) 负阻抗电路和电子设备
EP2064812B1 (en) Signal conditioning circuit, a comparator including such a conditioning circuit and a successive approximation converter including such a circuit
CN113325916B (zh) 电压-电流转换器、相应的设备和方法
JP2007174029A (ja) 利得可変回路及びそれを用いた自動利得制御増幅器
US20070075768A1 (en) Circuit configuration having a feedback operational amplifier
CN108664077A (zh) 电流传送器电路、对应的设备、装置和方法
CN111313871A (zh) 动态预放大电路和动态比较器
JPH08139536A (ja) 異なる構成に転換可能な演算増幅器
JPH09191227A (ja) 電圧平滑化回路装置
Sharan et al. Low-power, folded cascode near rail-to-rail OTA for moderate frequency signal processing
Sharan et al. Current feedback operational amplifier-based biquadratic filter
JP3874649B2 (ja) 平衡回路
JP2005303823A (ja) 増幅回路
Suadet et al. A compact class-AB bulk-driven quasi-floating gate current mirror for low voltage applications
Sharan et al. Low-voltage BD-FC-OTA based-DO-CCII and its Applications for Low-Frequency Signal Processing
Sharan et al. Low-voltage CCII+ Cells-based Tunable, Variable Gain Instrumentation Amplifier for Sub-Audio Frequency Signal Processing
JP2023068566A (ja) アナログフロントエンド回路、及び大規模集積回路
JPH0363848B2 (zh)

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant