CN211788992U - 一种改良型大功率贴片二极管 - Google Patents
一种改良型大功率贴片二极管 Download PDFInfo
- Publication number
- CN211788992U CN211788992U CN202020841349.9U CN202020841349U CN211788992U CN 211788992 U CN211788992 U CN 211788992U CN 202020841349 U CN202020841349 U CN 202020841349U CN 211788992 U CN211788992 U CN 211788992U
- Authority
- CN
- China
- Prior art keywords
- copper
- chip
- pins
- pits
- packaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本实用新型公开的一种改良型大功率贴片二极管,其由芯片和两个铜引脚焊合后再采用封装料封装而成;两个铜引脚采用厚度一直的铜片按照一定的要求弯曲成形,在与芯片焊合的部位冲制有凸点以及在冲制凸点时所形成的凹坑,在所述凹坑内填充有与所述凹坑形状像适配且用于增加散热面积的铜粒,其特征在于,两个铜引脚上的凹坑的开口均朝背离重力的方向,且所述芯片上面的一个铜引脚中的凸点和所述芯片下面的一个铜引脚的凹坑内的铜粒与芯片的两极焊合。本实用新型的两个铜引脚中的凹坑均朝向背离重力的方向,在封装过程中,两个铜引脚的凹坑中的铜粒不会掉出来,在封装过程中,不会因为焊锡熔化而使得铜粒掉出来,从而具有方便操作,提高生产效率。
Description
技术领域
本实用新型涉及半导体元器件制备技术领域,特别涉及一种改良型大功率贴片二极管。
背景技术
目前的贴片式二极管有如图1所示,其由芯片1和两个铜引脚2、3焊合后再采用封装料4封装而成。两个铜引脚2、3与芯片1焊合的部位2a、3a面向芯片1的方向冲制有凸点2aa、3aa,凸点2aa、3aa与芯片1的两极1a、1b焊合。
为了增加散热,参见图2,有人在凸点2aa、3aa上增加铜粒4、5,铜粒5、6与芯片1的两极1a、1b焊合,这样的操作方式,铜粒4、5安装起来非常困难,铜粒5、6经常会从凸点2aa、3aa上掉下来。
为了解决铜引脚2、3与芯片1焊合的部位2a、3a散热的问题和铜引脚2、3的引出部弯曲问题,有人采用与芯盘1焊合的部位2a、3a材料厚而引出部材料薄的异型材来做铜引脚2、3。但是这类异型材加工起来比较困难,成本也高。
为此,本申请人于2020年3月12日向国家知识产权局提交了一份大功率贴片二极管的实用新型和发明专利申请(其中实用新型申请号2020203029290,发明申请号2020101709985),参见图3,由芯片1和两个铜引脚2、3焊合后再采用封装料4封装而成。两个铜引脚2、3与芯片1焊合的部位2a、3a面向芯片1的方向冲制有凸点2aa、3aa,凸点2a、3a与芯片1的两极1a、1b焊合,因此在两个铜引脚2、3与芯片1焊合的部位2a、3a背向芯片1的方向自然会在冲制凸点2aa、3aa形成凹坑2ab、3ab。在凹坑2ab、3ab内压合并焊接有铜粒5、6,这些铜粒5、6形成本实用新型的散热加强部。铜粒5、6各自突出两个铜引脚2、3与芯片1焊合的部位2a、3a背向芯片1的方向的表面2ac、3ac,突出的部分根据需要设定。
但是经过实践发现,设置在铜引脚3的凹坑3ab内的铜粒6因为重力会掉下来。尽管可以通过锡焊来解决这个问题,但是一旦进行焊接时,温度会使锡熔化,使得铜粒6掉出凹坑3ab,影响到产品的品质。
实用新型内容
本实用新型所要解决的技术问题在于针对现有贴片式二极管所存在的上述问题而提供一种容易制造的改良型大功率贴片二极管。
本实用新型所要解决的技术问题可以通过以下技术方案来实现:
一种改良型大功率贴片二极管,其由芯片和两个铜引脚焊合后再采用封装料封装而成;两个铜引脚采用厚度一直的铜片按照一定的要求弯曲成形,在与芯片焊合的部位冲制有凸点以及在冲制凸点时所形成的凹坑,在所述凹坑内填充有与所述凹坑形状像适配且用于增加散热面积的铜粒,其特征在于,两个铜引脚上的凹坑的开口均朝背离重力的方向,且所述芯片上面的一个铜引脚中的凸点和所述芯片下面的一个铜引脚的凹坑内的铜粒与芯片的两极焊合。
在本实用新型的一个优选实施例中,所述铜粒采用垂直截面为矩形的直形铜粒或者采用垂直截面为T型的T形铜粒。
由于采用了如上的技术方案,本实用新型的两个铜引脚中的凹坑均朝向背离重力的方向,在封装过程中,两个铜引脚的凹坑中的铜粒不会掉出来,在封装过程中,不会因为焊锡熔化而使得铜粒掉出来,从而具有方便操作,提高生产效率。
附图说明
图1为现有一种贴片式二极管的结构示意图。
图2为现有另一种贴片式二极管的结构示意图。
图3为现有又一种大功率贴片二极管的结构示意图。
图4为本实用新型实施例1的一对铜引脚与铜粒的装配示意图。
图5为本实用新型实施例1的改进型大功率贴片二极管的结构示意图。
图6为图5的俯视图。
图7为本实用新型实施例2的一对铜引脚与铜粒的装配示意图。
图8为本实用新型实施例2的改进型大功率贴片二极管的结构示意图。
具体实施方式
以下结合附图和具体实施方式来进一步描述本实用新型。
实施例1
参见图4至图6,图中所示的改良型大功率贴片二极管,由芯片10和两个铜引脚20、30焊合后再采用封装料40封装而成。
两个铜引脚20、30采用厚度一直的铜片按照一定的要求弯曲成形,这样成本更低。在与芯片10焊合的部位冲制有凸点21、31以及在冲制凸点21、31时所形成的凹坑22、32,两个铜引脚20、30上的凹坑22、32的开口均朝背离重力的方向,在凹坑22、32内填充有与凹坑22、32形状像适配且用于增加散热面积的铜粒51、52,这样在操作时,铜粒51、52都不会从凹坑22、32中掉出来。铜粒51、52与凹坑22、32可以采用过盈方式配合,也可以采用焊接方式导电连接,或者采用导电胶粘合。铜粒51、52采用垂直截面为矩形的直形铜粒,可以厚度一致的材料冲制而成,这样可以进一步减低成本。
操作时,首先将制有若干铜引脚30的铜排排放好,每个铜引脚30中的凹坑31朝上,然后在每个铜引脚30的凹坑31内填充有铜粒52,接着在每个铜粒52上粘贴芯片10,使得芯片10的一极11与铜粒52接触。全部芯片10粘贴好以后,再将制有若干铜引脚20的铜排扣下,使得每个铜引脚20中的凸点21朝下,与对应的芯片10的另一极12对应接触,凹坑21开口朝上,最后在每个铜引脚20的凹坑21内填充有铜粒51。所有的铜粒51填充好以后,进行焊接和注塑封装。
整个过程铜粒51、52不会从凹坑22、32中掉出来,提高了生产效率和品质率。
实施例2
参见图7和图8,图中所示的改良型大功率贴片二极管与实施例1的区别在于:铜粒53、54采用垂直截面为T型的T形铜粒,可以厚度一致的材料冲制而成,这样可以进一步减低成本。其余与实施例1相同。
Claims (2)
1.一种改良型大功率贴片二极管,其由芯片和两个铜引脚焊合后再采用封装料封装而成;两个铜引脚采用厚度一直的铜片按照一定的要求弯曲成形,在与芯片焊合的部位冲制有凸点以及在冲制凸点时所形成的凹坑,在所述凹坑内填充有与所述凹坑形状相适配且用于增加散热面积的铜粒,其特征在于,两个铜引脚上的凹坑的开口均朝背离重力的方向,且所述芯片上面的一个铜引脚中的凸点和所述芯片下面的一个铜引脚的凹坑内的铜粒与芯片的两极焊合。
2.如权利要求1所述的一种改良型大功率贴片二极管,其特征在于,所述铜粒采用垂直截面为矩形的直形铜粒或者采用垂直截面为T型的T形铜粒。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202020841349.9U CN211788992U (zh) | 2020-05-19 | 2020-05-19 | 一种改良型大功率贴片二极管 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202020841349.9U CN211788992U (zh) | 2020-05-19 | 2020-05-19 | 一种改良型大功率贴片二极管 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN211788992U true CN211788992U (zh) | 2020-10-27 |
Family
ID=72956212
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202020841349.9U Active CN211788992U (zh) | 2020-05-19 | 2020-05-19 | 一种改良型大功率贴片二极管 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN211788992U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113241339A (zh) * | 2021-04-29 | 2021-08-10 | 东莞市佳骏电子科技有限公司 | 一种大功率碳化硅二极管及其制作方法 |
-
2020
- 2020-05-19 CN CN202020841349.9U patent/CN211788992U/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113241339A (zh) * | 2021-04-29 | 2021-08-10 | 东莞市佳骏电子科技有限公司 | 一种大功率碳化硅二极管及其制作方法 |
CN113241339B (zh) * | 2021-04-29 | 2022-06-21 | 东莞市佳骏电子科技有限公司 | 一种大功率碳化硅二极管及其制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102714201B (zh) | 半导体封装和方法 | |
WO2002093646A1 (en) | Carrier with metal bumps for semiconductor die packages | |
CN103098150A (zh) | 表面安装压敏电阻 | |
US20130168722A1 (en) | Surface-mounting light emitting diode device and method for manufacturing the same | |
CN211788992U (zh) | 一种改良型大功率贴片二极管 | |
CN114192915A (zh) | 一种igbt焊接工艺方法 | |
CN209804635U (zh) | 利于焊接的大电流半导体功率器件 | |
CN103474859A (zh) | 端子制作方法及端子与电子元器件芯体的制作方法 | |
JP2006080141A (ja) | 発光装置、その発光装置に使用するリードフレーム、及びリードフレームの製造方法 | |
CN101179035A (zh) | 无引脚扁平封装类非密脚型器件的锡膏印刷钢网开口方法 | |
CN219066818U (zh) | 一种可控制焊料厚度的功率模块引线框架及功率模块结构 | |
CN102054717A (zh) | 半导体芯片栅格阵列封装及其制造方法 | |
CN109449125B (zh) | 一种双排结构内绝缘型塑封半导体器件及其制造方法 | |
US11521862B2 (en) | Process for fabricating circuit components in matrix batches | |
CN108010975B (zh) | 一种太阳能发电组件用旁路二极管 | |
CN212648234U (zh) | 半制成的功率模组及功率模块、电子装置 | |
JP2004235217A (ja) | 半導体装置及び電子装置の製造方法 | |
CN214378427U (zh) | 智能功率模块 | |
CN210743939U (zh) | 一种半导体封装用引线框架 | |
CN210640072U (zh) | 一种新型封装结构的表面贴装型ptc元件 | |
JP2576531B2 (ja) | ハイブリッドic | |
CN213304123U (zh) | 一种半导体芯片封装结构 | |
CN204809215U (zh) | 一种封装框架结构 | |
CN212542430U (zh) | 一种陶瓷贴片瞬态电压抑制二极管列阵封装结构 | |
CN214542226U (zh) | 智能功率模块 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |