CN211700283U - 一种阵列基板、显示装置 - Google Patents

Abstract

本实用新型提供一种阵列基板、显示装置，涉及显示技术领域，为解决显示产品中，晶体管中的部分膜层在爬坡的位置容易发生断裂，从而降低显示产品的良率的问题。所述阵列基板中的晶体管结构包括：栅极图形，有源图形和两个电极图形；两个电极图形与两个电极接触区一一对应，电极图形包括相耦接的第一电极子图形和第二电极子图形，第一电极子图形在基底上的正投影与对应的电极接触区在基底上的正投影具有第一交叠区域，第二电极子图形覆盖栅极图形的部分第一边界，第二电极子图形在基底上的正投影的延伸方向，与部分第一边界在基底上的正投影的延伸方向之间所呈的夹角小于90度。本实用新型提供的阵列基板用于形成显示装置。

Description

一种阵列基板、显示装置

技术领域

本实用新型涉及显示技术领域，尤其涉及一种阵列基板、显示装置。

背景技术

随着显示产品分辨率的提升，显示产品中用于驱动显示产品显示的晶体管的尺寸越来越小，这种缩小晶体管尺寸的方法虽然能够减小负载，提升显示产品的像素开口率，但是由于制作晶体管时，刻蚀时间不变，导致晶体管中的部分膜层在爬坡的位置容易发生断裂，从而降低显示产品的良率。

实用新型内容

本实用新型的目的在于提供一种阵列基板、显示装置，用于解决显示产品中，晶体管中的部分膜层在爬坡的位置容易发生断裂，从而降低显示产品的良率的问题。

为了实现上述目的，本实用新型提供如下技术方案：

本实用新型的第一方面提供一种阵列基板，包括：基底和设置于所述基底上的多个晶体管结构，每个所述晶体管结构均包括：

栅极图形；

位于所述栅极图形背向所述基底的一侧的有源图形，所述有源图形包括相对设置的两个电极接触区，以及位于所述两个电极接触区之间的沟道区；

位于所述有源图形背向所述基底的一侧的两个电极图形，所述两个电极图形与所述两个电极接触区一一对应，所述电极图形包括相耦接的第一电极子图形和第二电极子图形，所述第一电极子图形在所述基底上的正投影与对应的所述电极接触区在所述基底上的正投影具有第一交叠区域，在该第一交叠区域，所述第一电极子图形与位于对应的所述电极接触区的有源图形耦接，所述第二电极子图形覆盖所述栅极图形的部分第一边界，所述第二电极子图形在所述基底上的正投影的延伸方向，与所述部分第一边界在所述基底上的正投影的延伸方向之间所呈的夹角小于90度。

可选的，所述有源图形在所述基底上的正投影被所述栅极图形在所述基底上的正投影覆盖，所述第二电极子图形覆盖所述有源图形的部分第二边界；所述第二电极子图形在所述基底上的正投影的延伸方向，与所述部分第二边界在所述基底上的正投影的延伸方向之间所呈的夹角小于90度。

可选的，所述阵列基板还包括：

多条栅线，所述多个晶体管形成沿第一方向依次排列的多行晶体管行，每行所述晶体管行均包括沿第二方向间隔设置的多个所述晶体管结构，所述栅线与所述晶体管行一一对应，所述栅线与对应的所述晶体管行中包括的晶体管结构的栅极图形分别耦接；

挡墙结构，至少部分所述挡墙结构在所述基底上的正投影，位于同一条栅线耦接的相邻的两个栅极图形在所述基底上的正投影之间。

可选的，所述栅极图形在所述基底上的正投影位于相邻的两个挡墙结构在所述基底上的正投影之间。

可选的，所述两个电极图形包括输入电极图形和输出电极图形；

所述输出电极图形包括依次耦接的所述第一电极子图形，所述第二电极子图形和第三电极子图形，所述第二电极子图形位于所述第一电极子图形和所述第三电极子图形之间，在所述第三电极子图形所在的晶体管结构中，该第三电极子图形位于所述第一电极子图形远离所述输入电极图形的一侧；

所述挡墙结构包括由所述第三电极子图形延伸出的第一挡墙部，所述第一挡墙部在所述基底上的正投影，位于同一条栅线耦接的相邻的两个栅极图形在所述基底上的正投影之间。

可选的，所述挡墙结构还包括由所述第三电极子图形延伸出的第二挡墙部；

所述第三电极子图形在所述基底上的正投影，由该第三电极子图形延伸出的所述第一挡墙部在所述基底上的正投影，以及由该第三电极子图形延伸出的所述第二挡墙部在所述基底上的正投影，均位于同一组相邻的栅极图形在所述基底上的正投影之间，且所述第一挡墙部在所述基底上的正投影位于所述第二挡墙部在所述基底上的正投影，与该同一组相邻的栅极图形中的第一栅极图形在所述基底上的正投影之间；所述第二挡墙部在所述基底上的正投影位于所述第一挡墙部在所述基底上的正投影，与该同一组相邻的栅极图形中的第二栅极图形在所述基底上的正投影之间。

可选的，所述第一挡墙部包括延伸方向不同的第一挡墙图形和第二挡墙图形，所述第一挡墙图形与所述第二挡墙图形耦接，在耦接处形成面向所述第一栅极图形的第一角度，所述第一角度小于180度；

和/或，所述第二挡墙部包括延伸方向不同的第三挡墙图形和第四挡墙图形，所述第三挡墙图形与所述第四挡墙图形耦接，在耦接处形成面向所述第二栅极图形的第二角度，所述第二角度小于180度。

可选的，所述挡墙结构与所述两个电极图形同层同材料设置。

可选的，所述两个电极图形包括输入电极图形和输出电极图形；

所述多个晶体管结构呈阵列分布，所述多个晶体管形成多个晶体管行和多个晶体管列；

所述阵列基板还包括多条栅线和多条数据线，所述栅线与所述数据线交叉设置，所述栅线与所述晶体管行一一对应，所述栅线与对应的所述晶体管行中包括的晶体管结构的栅极图形分别耦接；所述数据线与所述晶体管列一一对应，所述数据线与对应的所述晶体管列中各晶体管结构包括的输入电极图形中的所述第二电极子图形分别耦接。

基于上述阵列基板的技术方案，本实用新型的第二方面提供一种显示装置，包括上述阵列基板。

可选的，所述显示装置还包括与所述阵列基板相对设置的彩膜基板，所述彩膜基板包括多个隔垫物，所述多个隔垫物与所述阵列基板中的至少部分栅极图形一一对应；

所述隔垫物靠近所述阵列基板的顶表面在所述阵列基板的基底上的正投影与对应的所述栅极图形在所述基底上的正投影交叠，所述挡墙结构在所述基底上的正投影，位于所述顶表面在所述基底上的正投影的周边。

可选的，所述彩膜基板还包括黑矩阵层，所述黑矩阵层在所述阵列基板的基底上的正投影覆盖所述阵列基板中的挡墙结构在所述基底上的正投影。

本实用新型提供的技术方案中，设置所述第二电极子图形覆盖所述栅极图形的部分第一边界，所述第二电极子图形在所述基底上的正投影的延伸方向，与所述部分第一边界在所述基底上的正投影的延伸方向之间所呈的夹角小于90度；这种设置方式使得第二电极子图形能够斜向爬升所述栅极图形在部分第一边界处产生的坡度，改变了第二电极子图形的爬坡角度，实现了在不增加第二电极子图形在垂直于其自身延伸方向上的宽度同时，增加了第二电极子图形的爬坡宽度，从而在避免晶体管结构充电率下降，逻辑功耗增加的问题的基础上，降低了第二电极子图形在爬坡处发生断裂的概率；而且，本实用新型提供的阵列基板能够应用于高分辨率的显示产品中。

附图说明

此处所说明的附图用来提供对本实用新型的进一步理解，构成本实用新型的一部分，本实用新型的示意性实施例及其说明用于解释本实用新型，并不构成对本实用新型的不当限定。在附图中：

图1为本实用新型实施例提供的阵列基板中晶体管结构的第一结构示意图；

图2为本实用新型实施例提供的阵列基板中晶体管结构的第二结构示意图；

图3为本实用新型实施例提供的阵列基板中晶体管结构的第三结构示意图；

图4为本实用新型实施例提供的阵列基板中晶体管结构和挡墙结构的第一示意图；

图5为本实用新型实施例提供的阵列基板中晶体管结构和挡墙结构的第二示意图；

图6为本实用新型实施例提供的阵列基板的第一结构示意图；

图7为本实用新型实施例提供的阵列基板的第二结构示意图；

图8为图7中沿A1A2方向的截面示意图。

具体实施方式

为了进一步说明本实用新型实施例提供的阵列基板、显示装置，下面结合说明书附图进行详细描述。

为了更好的解决显示产品中，晶体管中的部分膜层在爬坡的位置容易发生断裂，从而降低显示产品的良率的问题，可以考虑增加晶体管中的部分膜层在爬坡处的线宽，具体参见图1，增加晶体管中的输入电极13和输出电极12在由栅极图形11和有源图形14形成的坡度处的线宽(如图1中的A部分和B部分)，示例性的，可将输入电极13和输出电极12的线宽由4.795206μm增加至5.3μm。

上述方式虽然能够减小爬坡断线的几率，但是由于增加线宽会增加交叠电容，进而增加晶体管的负载，引起晶体管充电率下降，逻辑功耗增加，而且显示产品的分辨率越高，该影响越明显，因此上述方式限制了在高分辨率显示产品中的应用。

请参阅图2和图3，本实用新型实施例提供了一种阵列基板，包括：基底和设置于所述基底上的多个晶体管结构，每个所述晶体管结构包括：

栅极图形20；

位于所述栅极图形20背向所述基底的一侧的有源图形25，所述有源图形25包括相对设置的两个电极接触区，以及位于所述两个电极接触区之间的沟道区；

位于所述有源图形25背向所述基底的一侧的两个电极图形，所述两个电极图形与所述两个电极接触区一一对应，所述电极图形包括相耦接的第一电极子图形211和第二电极子图形210，所述第一电极子图形211在所述基底上的正投影与对应的所述电极接触区在所述基底上的正投影具有第一交叠区域，在该第一交叠区域，所述第一电极子图形211与位于对应的所述电极接触区的有源图形耦接，所述第二电极子图形210覆盖所述栅极图形20的部分第一边界，所述第二电极子图形210在所述基底上的正投影的延伸方向，与所述部分第一边界在所述基底上的正投影的延伸方向之间所呈的夹角小于90度。

具体地，所述阵列基板包括沿远离所述基底的方向依次层叠设置的第一栅金属层、绝缘层、有源层、绝缘层和源漏金属层，所述晶体管结构中的所述栅极图形20可采用所述第一栅金属层制作，所述有源图形25可采用有源层制作，所述两个电极图形可采用源漏金属层制作，所述晶体管结构可形成为底栅结构的薄膜晶体管。

所述有源图形25的布局方式多种多样，示例性的，设置所述有源图形25在所述基底上的正投影位于所述栅极图形20在所述基底上的正投影的内部，进一步可设置所述有源图形25包括相对设置的两个电极接触区，以及位于所述两个电极接触区之间的沟道区。该沟道区可具体选为I型、L型、U型或者其它形状。

所述两个电极图形可对应作为所述晶体管结构的输入电极图形21和输出电极图形22，所述两个电极图形与所述两个电极接触区一一对应，每个所述电极图形均包括相耦接的第一电极子图形211和第二电极子图形210，其中所述第一电极子图形211在所述基底上的正投影与对应的所述电极接触区在所述基底上的正投影具有第一交叠区域，可通过在该第一交叠区域设置过孔，使得所述第一电极子图形211与位于对应的所述电极接触区的有源图形通过该过孔实现耦接；进一步地，可设置所述第一电极子图形211在所述基底上的正投影位于对应的电极接触区在所述基底上的正投影的内部，但不仅限于此。

所述第二电极子图形210的具体结构多种多样，示例性的，在平行于所述基底的方向，所述第二电极子图形210能够从栅极图形20的外围延伸至对应的电极接触区，并与所述第一电极子图形211耦接；所述第二电极子图形210能够覆盖所述栅极图形20的部分第一边界，即所述第二电极子图形210爬升了所述栅极图形20在所述部分第一边界处产生的坡度。

如图3所示，通过设置所述第二电极子图形210在所述基底上的正投影的延伸方向，与所述部分第一边界在所述基底上的正投影的延伸方向之间所呈的夹角a1小于90度，使得所述第二电极子图形210在所述部分第一边界处对应的爬坡宽度增加。需要说明，该爬坡宽度为：沿所述部分第一边界的延伸方向，所述第二电极子图形210位于所述部分第一边界处的爬坡部分的宽度。

示例性的，如图2和图3所示，第二电极子图形210的爬坡宽度为4μm，第二电极子图形210在垂直于其自身延伸方向上的宽度为3μm，进一步地，当a1为45度时，第二电极子图形210的爬坡宽度能够达到4.25μm；因此，上述设置第二电极子图形210的方式，在提升爬坡宽度的同时，避免了增加第二电极子图形210与所述栅极图形20之间的交叠电容。

需要说明，所述第一电极子图形211和所述第二电极子图形210的延伸方向，以及所述第一电极子图形211和所述第二电极子图形210之间形成的夹角均可以根据实际需要设置，示例性的，如图4所示，设置所述第一电极子图形211的延伸方向与阵列基板中的数据线26的延伸方向相同，所述第二电极子图形210的延伸方向与所述数据线26的延伸方向和阵列基板中的栅线27的延伸方向均相交。示例性的，所述第一电极子图形211和所述第二电极子图形210之间形成小于90度的夹角。

根据上述阵列基板的具体结构可知，本实用新型实施例提供的阵列基板中，设置所述第二电极子图形210覆盖所述栅极图形20的部分第一边界，所述第二电极子图形210在所述基底上的正投影的延伸方向，与所述部分第一边界在所述基底上的正投影的延伸方向之间所呈的夹角小于90度；这种设置方式使得第二电极子图形210能够斜向爬升所述栅极图形20在部分第一边界处产生的坡度，改变了第二电极子图形210的爬坡角度，实现了在不增加第二电极子图形210在垂直于其自身延伸方向上的宽度同时，增加了第二电极子图形210的爬坡宽度，从而在避免晶体管结构充电率下降，逻辑功耗增加的问题的基础上，降低了第二电极子图形210在爬坡处发生断裂的概率；而且，本实用新型实施例提供的阵列基板能够应用于高分辨率的显示产品中。

如图2和图3所示，在一些实施例中，所述有源图形25在所述基底上的正投影被所述栅极图形20在所述基底上的正投影覆盖，所述第二电极子图形210覆盖所述有源图形25的部分第二边界；所述第二电极子图形210在所述基底上的正投影的延伸方向，与所述部分第二边界在所述基底上的正投影的延伸方向之间所呈的夹角小于90度。

具体地，所述有源图形25在其边界处会产生一定的坡度，通过设置所述第二电极子图形210覆盖所述有源图形25的部分第二边界；所述第二电极子图形210在所述基底上的正投影的延伸方向，与所述部分第二边界在所述基底上的正投影的延伸方向之间所呈的夹角a2小于90度，使得所述第二电极子图形210在所述部分第二边界处对应的爬坡宽度增加。需要说明，该爬坡宽度为：沿所述部分第二边界的延伸方向，所述第二电极子图形210位于所述部分第二边界处的爬坡部分的宽度。

上述实施例提供的阵列基板中，通过设置所述第二电极子图形210覆盖所述有源图形25的部分第二边界，以及所述第二电极子图形210在所述基底上的正投影的延伸方向，与所述部分第二边界在所述基底上的正投影的延伸方向之间所呈的夹角小于90度；改变了第二电极子图形210的在所述部分第二边界处的爬坡角度，实现了在不增加第二电极子图形210在垂直于其自身延伸方向上的宽度同时，增加了第二电极子图形210的爬坡宽度，从而在避免晶体管结构充电率下降，逻辑功耗增加的问题的基础上，降低了第二电极子图形210在爬坡处发生断裂的概率；而且，本实用新型实施例提供的阵列基板能够应用于高分辨率的显示产品中。

如图4和图5所示，在一些实施例中，阵列基板还包括：

多条栅线27，所述多个晶体管形成沿第一方向依次排列的多行晶体管行，每行所述晶体管行均包括沿第二方向间隔设置的多个所述晶体管结构，所述栅线与所述晶体管行一一对应，所述栅线与对应的所述晶体管行中包括的晶体管结构的栅极图形分别耦接；

挡墙结构23，至少部分所述挡墙结构23在所述基底上的正投影，位于同一条栅线27耦接的相邻的两个栅极图形20在所述基底上的正投影之间。

具体地，所述第一方向可选为X方向，所述第二方向可选为Y方向，但不仅限于此。所述栅线用于为其耦接的各所述晶体管结构提供扫描信号。

示例性的，所述阵列基板应用于液晶显示装置中时，液晶显示装置中还包括与所述阵列基板相对设置的彩膜基板，在所述彩膜基板与所述阵列基板之间设置有多个隔垫物，所述多个隔垫物与所述阵列基板中包括的至少部分所述晶体管结构一一对应，所述隔垫物位于对应的晶体管结构背向所述基底的一侧，且能够抵在对应的晶体管结构和彩膜基板之间。示例性的，可设置所述隔垫物在所述阵列基板的基底上的正投影，与对应的晶体管结构中的栅极图形20在所述电极上的正投影交叠。

上述设置所述挡墙结构23在所述基底上的正投影，位于同一条栅线27耦接的相邻的两个栅极图形20在所述基底上的正投影之间，使得挡墙结构23能够补偿由所述栅极图形20产生的段差，使阵列基板与所述隔垫物接触的表面尽量平坦，这样抵在晶体管结构和彩膜基板之间的隔垫物不容易向栅极图形20的周边发生滑动，从而有效降低了由于隔垫物滑动而划伤配向层的概率，提升了显示产品的良率。

另外，设置所述挡墙结构23在所述基底上的正投影，位于同一条栅线27耦接的相邻的两个栅极图形20在所述基底上的正投影之间，使得在垂直于所述基底的方向上挡墙结构23与栅极图形20之间不会产生交叠，从而避免了增加额外的负载。

在一些实施例中，所述栅极图形20在所述基底上的正投影位于相邻的两个挡墙结构23在所述基底上的正投影之间。这种设置方式使得每个所述栅极图形20相对两侧均设置有所述挡墙结构23，从而更加有效的降低了由于隔垫物滑动而划伤配向层的概率，提升了显示产品的良率。

如图4和图5所示，在一些实施例中，所述两个电极图形包括输入电极图形21和输出电极图形22；

所述输出电极图形22包括依次耦接的所述第一电极子图形221，所述第二电极子图形220和第三电极子图形222，所述第二电极子图形220位于所述第一电极子图形221和所述第三电极子图形222之间，在所述第三电极子图形222所在的晶体管结构中，该第三电极子图形222位于所述第一电极子图形221远离所述输入电极图形21的一侧；

所述挡墙结构23包括由所述第三电极子图形222延伸出的第一挡墙部231，所述第一挡墙部231在所述基底上的正投影，位于同一条栅线27耦接的相邻的两个栅极图形20在所述基底上的正投影之间。

具体地，所述两个电极图形可包括输入电极图形21和输出电极图形22，示例性的，所述输入电极子图形包括第一电极子图形211和第二电极子图形210，所述第一电极子图形211和所述第二电极子图形210可形成为一体结构，能够通过一次构图工艺同时形成。示例性的，所述输出电极子图形包括的所述第一电极子图形221，所述第二电极子图形220和所述第三电极子图形222可形成为一体结构，能够通过一次构图工艺同时形成。

值得注意，为了更好的区分所述输入电极图形21和所述输出电极图形22，将图4中输入电极图形21包括的第一电极子图形标记为211，第二电极子图形标记为210；将输出电极图形22包括的第一电极子图形标记为221，第二电极子图形标记为220。

如图4和5所示，示例性的，所述第一电极子图形221的延伸方向与所述第三电极子图形222的延伸方向垂直；所述第二电极子图形220在所述基底上的正投影的延伸方向，与所述第一电极子图形221在所述基底上的正投影的延伸方向，以及所述第三电极子图形222在所述基底上的正投影的延伸方向均交叉。

所述挡墙结构23的具体结构多种多样，示例性的，所述挡墙结构23可包括由所述第三电极子图形222延伸出的第一挡墙部231，所述第一挡墙部231在所述基底上的正投影，位于同一条栅线27耦接的相邻的两个栅极图形20在所述基底上的正投影之间。更详细地说，可设置所述第一挡墙部231与所述隔垫物一一对应，所述第一挡墙部231在所述基底上的正投影，位于其对应的隔垫物对应的晶体管结构中的栅极图形20在所述基底上的正投影的周边。

如图4和图5所示，在一些实施例中，所述挡墙结构23还包括由所述第三电极子图形222延伸出的第二挡墙部232；所述第三电极子图形222在所述基底上的正投影，由该第三电极子图形222延伸出的所述第一挡墙部231在所述基底上的正投影，以及由该第三电极子图形222延伸出的所述第二挡墙部232在所述基底上的正投影，均位于同一组相邻的栅极图形20在所述基底上的正投影之间，且所述第一挡墙部231在所述基底上的正投影位于所述第二挡墙部232在所述基底上的正投影，与该同一组相邻的栅极图形20中的第一栅极图形20在所述基底上的正投影之间；所述第二挡墙部232在所述基底上的正投影位于所述第一挡墙部231在所述基底上的正投影，与该同一组相邻的栅极图形20中的第二栅极图形在所述基底上的正投影之间。

具体地，所述栅线27与对应的一行晶体管结构中的栅极图形20分别耦接，该行晶体管结构中，每相邻的两个晶体管结构能够划分为一组晶体管结构，所述同一组相邻的栅极图形20即为：同一组晶体管结构中包括的两个栅极图形20；示例性的，如图4所示，同一组晶体管结构中，左侧晶体管结构中包括的栅极图形20为第一栅极图形，右侧晶体管结构中包括的栅极图形20为第二栅极图形。

上述设置方式使得所述第一挡墙部231更靠近所述第一栅极图形，能够更好的补偿由所述第一栅极图形产生的段差，所述第二挡墙部232更靠近所述第二栅极图形，能够更好的补偿由所述第二栅极图形产生的段差，从而更有利于提升该相邻的两个栅极图形20对应的隔垫物的稳定性，降低该隔垫物向所述栅极图形周边发生滑动的风险。

在一些实施例中，可设置所述第二挡墙部232与所述隔垫物一一对应，所述第二挡墙部232在所述基底上的正投影，位于其对应的隔垫物对应的晶体管结构中的栅极图形20在所述基底上的正投影的周边。

如图4和图5所示，在一些实施例中，所述第一挡墙部231包括延伸方向不同的第一挡墙图形2311和第二挡墙图形2310，所述第一挡墙图形2311与所述第二挡墙图形2310耦接，在耦接处形成面向所述第一栅极图形的第一角度，所述第一角度小于180度；

和/或，所述第二挡墙部232包括延伸方向不同的第三挡墙图形2321和第四挡墙图形2320，所述第三挡墙图形2321与所述第四挡墙图形2320耦接，在耦接处形成面向所述第二栅极图形的第二角度，所述第二角度小于180度。

具体地，所述第一角度和所述第二角度的大小均可以根据实际需要设置，第一角度和第二角度的大小可以相同或不同；示例性的，所述第一角度和所述第二角度可在0度与180度之间取值，在一些实施例中，所述第一角度和所述第二角度可在90度与180度之间取值，具体的，第一角度和第二角度可以为100度、110度、120度、125度、130度。

示例性的，所述第一挡墙图形2311和所述第二挡墙图形2310位于对应的栅极图形20的同一侧；或者，所述第一挡墙图形2311位于对应的栅极图形20的第一侧，第二挡墙图形2310位于对应的栅极图形20的第二侧，第一侧和第二侧相邻；所述第一挡墙图形2311与所述第三电极子图形212耦接。需要说明，所述挡墙结构用于补偿哪一个栅极图形20产生的段差，哪一个栅极图形20即为其对应的栅极图形20。

示例性的，所述第三挡墙图形2321和所述第四挡墙图形2320位于对应的栅极图形20的同一侧；或者，所述第三挡墙图形2321位于对应的栅极图形20的第三侧，第四挡墙图形2320位于对应的栅极图形20的第二侧，第三侧和第二侧相邻；所述第三挡墙图形2321与所述第三电极子图形222耦接。

将所述第一挡墙部231和所述第二挡墙部232设置为上述结构，使得所述栅极图形20的周边区域更加平坦，有利于提升所述栅极图形20对应的隔垫物的稳定性，降低该隔垫物发生滑动的风险。

在一些实施例中，可设置挡墙结构23与两个电极图形同层同材料设置。

将所述挡墙结构23与所述两个电极图形同层同材料设置，使得所述挡墙结构23与所述两个电极图形能够通过一次构图工艺同时形成，从而简化了所述阵列基板的制作流程，降低了生产成本。

如图4、图6和图7所示，在一些实施例中，所述两个电极图形包括输入电极图形21和输出电极图形22；

所述多个晶体管结构呈阵列分布，所述多个晶体管形成多个晶体管行和多个晶体管列；

所述阵列基板还包括多条栅线27和多条数据线26，所述栅线27与所述数据线26交叉设置，所述栅线27与所述晶体管行一一对应，所述栅线27与对应的所述晶体管行中包括的晶体管结构的栅极图形20分别耦接；所述数据线26与所述晶体管列一一对应，所述数据线26与对应的所述晶体管列中各晶体管结构包括的输入电极图形21中的所述第二电极子图形210分别耦接。

具体地，所述阵列基板中包括的多个晶体管结构可呈阵列分布，所述多个晶体管形成多个晶体管行和多个晶体管列，其中所述多个晶体管行沿Y方向排列，每个晶体管行中包括沿X方向排列的多个晶体管结构；所述多个晶体管列沿X方向排列，每个晶体管列中包括沿Y方向排列的多个晶体管结构；在将所述阵列基板应用于显示装置中时，每个晶体管结构对应驱动显示装置中的一个子像素发光。

所述栅线27与所述晶体管行一一对应，所述栅线27与对应的所述晶体管行中包括的各晶体管结构的栅极图形20分别耦接，用于为各晶体管结构提供扫描信号；如图4所示，所述数据线26与所述晶体管列一一对应，所述数据线26与对应的所述晶体管列中各晶体管结构包括的输入电极图形21中的所述第二电极子图形210分别耦接，用于为各晶体管结构提供数据信号。

示例性的，所述栅线27沿X方向延伸，所述栅线27可以与其耦接的各栅极图形20形成为一体结构；所述数据线26沿Y方向延伸，所述数据线26可以与其耦接的各输入电极图形21形成为一体结构。

如图4所示，示例性的，所述输入电极图形21包括一个第一电极子图形211和两个第二电极子图形210，沿所述数据线26的延伸方向，所述两个第二电极子图形210位于所述第一电极子图形211相对的两侧。

示例性的，所述数据线26包括多个交替设置的信号传输部分和晶体管连接部分，相邻的所述信号传输部分和所述晶体管连接部分耦接，其中多个所述晶体管连接部分一一对应复用为其耦接的各输入电极图形21。

上述实施例提供的阵列基板中，将数据线26与所述晶体管结构中输入电极图形21包括的第二电极子图形210耦接，解决了线宽较小的数据线26在与晶体管结构耦接时，容易在栅极图形20和有源图形25的边界处发生断裂的问题。

需要说明，图6与图7所示，图中的第三电极子图形222沿垂直于其自身延伸方向上的宽度，大于所述第二电极子图形220沿垂直于其自身延伸方向上的宽度。图中所述挡墙结构包括的第一挡墙部231形成为类似三角形的突起结构，所述挡墙结构包括的第二挡墙部232形成为能够与所述第三电极子图形222呈一定夹角的突起结构。

本实用新型实施例还提供了一种显示装置，包括上述实施例提供的阵列基板。

由于上述实施例提供的阵列基板中，设置所述第二电极子图形210覆盖所述栅极图形20的部分第一边界，所述第二电极子图形210在所述基底上的正投影的延伸方向，与所述部分第一边界在所述基底上的正投影的延伸方向之间所呈的夹角小于90度；这种设置方式使得第二电极子图形210能够斜向爬升所述栅极图形20在部分第一边界处产生的坡度，改变了第二电极子图形210的爬坡角度，实现了在不增加第二电极子图形210在垂直于其自身延伸方向上的宽度同时，增加了第二电极子图形210的爬坡宽度，从而在避免晶体管结构充电率下降，逻辑功耗增加的问题的基础上，降低了第二电极子图形210在爬坡处发生断裂的概率；而且，上述施例提供的阵列基板能够应用于高分辨率的显示产品中。

因此，本实用新型实施例提供的显示装置在包括上述阵列基板时，同样具有上述有益效果，此处不再赘述。

需要说明，所述显示装置可具体包括有机发光二极管显示装置和液晶显示装置，显示装置的尺寸和分辨率均可根据实际需要设置，示例性的，所述显示装置包括B8 13.3英寸全高清(FHD)显示装置。

在一些实施例中，所述显示装置还包括与所述阵列基板相对设置的彩膜基板，所述彩膜基板包括多个隔垫物，所述多个隔垫物与所述阵列基板中的至少部分栅极图形20一一对应；

所述隔垫物靠近所述阵列基板的顶表面在所述阵列基板的基底上的正投影(如标记301)与对应的所述栅极图形20在所述基底上的正投影交叠，位于该栅极图形20周边的挡墙结构23在所述基底上的正投影，位于所述隔垫物靠近所述阵列基板的顶表面在所述基底上的正投影的周边。

具体地，所述隔垫物可形成在所述彩膜基板上，所述隔垫物的具体形状多种多样，示例性的，所述隔垫物为柱状结构，所述隔垫物沿垂直于阵列基板的方向的截面为梯形，所述隔垫物靠近所述彩膜基板的底表面的面积大于其靠近阵列基板的顶表面的面积，所述顶表面和所述底表面均可选为圆形、六边形和八边形等。需要说明，图6中的标记302代表所述底表面在所述基底上的正投影。

上述通过设置所述隔垫物靠近所述阵列基板的顶表面在所述阵列基板的基底上的正投影与对应的所述栅极图形20在所述基底上的正投影交叠，以及设置位于该栅极图形20周边的挡墙结构23在所述基底上的正投影，位于所述隔垫物靠近所述阵列基板的顶表面在所述基底上的正投影的周边，使得所述阵列基板中晶体管结构背向所述基底的一侧表面尽量平坦，从而降低了隔垫物远离彩膜基板的顶端发生滑动的概率，更好的提升了隔垫物的稳定性。

如图6和图7所示，在一些实施例中，可设置所述彩膜基板还包括黑矩阵层，所述黑矩阵层在所述阵列基板的基底上的正投影(如标记40)覆盖所述阵列基板中的挡墙结构23在所述基底上的正投影。

具体地，所述彩膜基板上还可以设置有黑矩阵层，所述黑矩阵层用于对所述阵列基板上的晶体管结构进行遮挡。

上述设置所述黑矩阵层在所述阵列基板的基底上的正投影能够覆盖所述阵列基板中的挡墙结构23在所述基底上的正投影，使得所述挡墙结构23也能够被黑矩阵层遮挡，从而避免了所述挡墙结构23对显示装置的像素开口率产生影响，保证的显示装置具有较高的像素开口率。

上述实施例提供的显示装置，能够提升阵列基板良率至99％，同时在高像素透过率(如：8.2％)的基础上未发生隔垫物滑动等不良。

需要说明，图6～图8中，图8为图7中沿A1A2方向的截面图，所述像素电极图形70通过对应的连接孔50与对应的晶体管结构的输出电极22中的第三电极子图形222耦接，接收所述第三电极子图形222传输的驱动信号。在基底80与所述第三电极子图形222之间还包括其它膜层，图中未示出。在所述第三电极子图形222与所述像素电极图形70之间包括第一钝化层91和平坦层92，所述连接孔50贯穿所述第一钝化层91和所述平坦层92。所述像素电极图形70背向所述基底80的一侧还设置有第二钝化层93和公共电极层60。

制作上述实施例提供的阵列基板的制作方法包括：

在基底上制作多个晶体管结构，每个所述晶体管结构均包括：

栅极图形20；

位于所述栅极图形20背向所述基底的一侧的有源图形25，所述有源图形25包括相对设置的两个电极接触区，以及位于所述两个电极接触区之间的沟道区；

位于所述有源图形25背向所述基底的一侧的两个电极图形，所述两个电极图形与所述两个电极接触区一一对应，所述电极图形包括相耦接的第一电极子图形211和第二电极子图形210，所述第一电极子图形211在所述基底上的正投影与对应的所述电极接触区在所述基底上的正投影具有第一交叠区域，在该第一交叠区域，所述第一电极子图形211与位于对应的所述电极接触区的有源图形耦接，所述第二电极子图形210覆盖所述栅极图形20的部分第一边界，所述第二电极子图形210在所述基底上的正投影的延伸方向，与所述部分第一边界在所述基底上的正投影的延伸方向之间所呈的夹角小于90度。

具体地，所述阵列基板包括沿远离所述基底的方向依次层叠设置的第一栅金属层、绝缘层、有源层、绝缘层和源漏金属层，所述晶体管结构中的所述栅极图形20可采用所述第一栅金属层制作，所述有源图形25可采用有源层制作，所述两个电极图形可采用源漏金属层制作，所述晶体管结构可形成为底栅结构的薄膜晶体管。

所述有源图形25的布局方式多种多样，示例性的，设置所述有源图形25在所述基底上的正投影位于所述栅极图形20在所述基底上的正投影的内部，进一步可设置所述有源图形25包括相对设置的两个电极接触区，以及位于所述两个电极接触区之间的沟道区。该沟道区可具体选为I型、L型、U型或者其它形状。

所述两个电极图形可对应作为所述晶体管结构的输入电极图形21和输出电极图形22，所述两个电极图形与所述两个电极接触区一一对应，每个所述电极图形均包括相耦接的第一电极子图形211和第二电极子图形210，其中所述第一电极子图形211在所述基底上的正投影与对应的所述电极接触区在所述基底上的正投影具有第一交叠区域，可通过在该第一交叠区域设置过孔，使得所述第一电极子图形211与位于对应的所述电极接触区的有源图形通过该过孔实现耦接；进一步地，可设置所述第一电极子图形211在所述基底上的正投影位于对应的电极接触区在所述基底上的正投影的内部，但不仅限于此。

所述第二电极子图形210的具体结构多种多样，示例性的，在平行于所述基底的方向，所述第二电极子图形210能够从栅极图形20的外围延伸至对应的电极接触区，并与所述第一电极子图形211耦接；所述第二电极子图形210能够覆盖所述栅极图形20的部分第一边界，即所述第二电极子图形210爬升了所述栅极图形20在所述部分第一边界处产生的坡度。

如图3所示，通过设置所述第二电极子图形210在所述基底上的正投影的延伸方向，与所述部分第一边界在所述基底上的正投影的延伸方向之间所呈的夹角a1小于90度，使得所述第二电极子图形210在所述部分第一边界处对应的爬坡宽度增加。需要说明，该爬坡宽度为：沿所述部分第一边界的延伸方向，所述第二电极子图形210位于所述部分第一边界处的爬坡部分的宽度。

示例性的，如图2和图3所示，第二电极子图形210的爬坡宽度为4μm，第二电极子图形210在垂直于其自身延伸方向上的宽度为3μm，进一步地，当a1为45度时，第二电极子图形210的爬坡宽度能够达到4.25μm；因此，上述设置第二电极子图形210的方式，在提升爬坡宽度的同时，避免了增加第二电极子图形210与所述栅极图形20之间的交叠电容。

采用上述制作方法制作的阵列基板中，设置所述第二电极子图形210覆盖所述栅极图形20的部分第一边界，所述第二电极子图形210在所述基底上的正投影的延伸方向，与所述部分第一边界在所述基底上的正投影的延伸方向之间所呈的夹角小于90度；这种设置方式使得第二电极子图形210能够斜向爬升所述栅极图形20在部分第一边界处产生的坡度，改变了第二电极子图形210的爬坡角度，实现了在不增加第二电极子图形210在垂直于其自身延伸方向上的宽度同时，增加了第二电极子图形210的爬坡宽度，从而在避免晶体管结构充电率下降，逻辑功耗增加的问题的基础上，降低了第二电极子图形210在爬坡处发生断裂的概率；而且，采用上述制作方法制作的阵列基板能够应用于高分辨率的显示产品中。

在一些实施例中，制作所述两个电极图形的步骤具体包括：

通过一次构图工艺，同时形成各所述电极图形包括的第一电极子图形211和第二电极子图形210，以及所述阵列基板包括的挡墙结构23。

具体地，可将各所述电极图形包括的第一电极子图形211和第二电极子图形210，以及所述阵列基板包括的挡墙结构23同层同材料设置，使得能够通过一次构图工艺，同时形成各所述电极图形包括的第一电极子图形211和第二电极子图形210，以及所述阵列基板包括的挡墙结构23，从而有效简化了阵列基板的制作流程，降低阵列基板的制作成本。

需要说明，本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于方法实施例而言，由于其基本相似于产品实施例，所以描述得比较简单，相关之处参见产品实施例的部分说明即可。

除非另外定义，本公开使用的技术术语或者科学术语应当为本实用新型所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”、“耦接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。

在上述实施方式的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以所述权利要求的保护范围为准。

Claims (12)

1.一种阵列基板，其特征在于，包括：基底和设置于所述基底上的多个晶体管结构，每个所述晶体管结构均包括：

栅极图形；

位于所述栅极图形背向所述基底的一侧的有源图形，所述有源图形包括相对设置的两个电极接触区，以及位于所述两个电极接触区之间的沟道区；

位于所述有源图形背向所述基底的一侧的两个电极图形，所述两个电极图形与所述两个电极接触区一一对应，所述电极图形包括相耦接的第一电极子图形和第二电极子图形，所述第一电极子图形在所述基底上的正投影与对应的所述电极接触区在所述基底上的正投影具有第一交叠区域，在该第一交叠区域，所述第一电极子图形与位于对应的所述电极接触区的有源图形耦接，所述第二电极子图形覆盖所述栅极图形的部分第一边界，所述第二电极子图形在所述基底上的正投影的延伸方向，与所述部分第一边界在所述基底上的正投影的延伸方向之间所呈的夹角小于90度。

2.根据权利要求1所述的阵列基板，其特征在于，所述有源图形在所述基底上的正投影被所述栅极图形在所述基底上的正投影覆盖，所述第二电极子图形覆盖所述有源图形的部分第二边界；所述第二电极子图形在所述基底上的正投影的延伸方向，与所述部分第二边界在所述基底上的正投影的延伸方向之间所呈的夹角小于90度。

3.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括：

多条栅线，所述多个晶体管形成沿第一方向依次排列的多行晶体管行，每行所述晶体管行均包括沿第二方向间隔设置的多个所述晶体管结构，所述栅线与所述晶体管行一一对应，所述栅线与对应的所述晶体管行中包括的晶体管结构的栅极图形分别耦接；

挡墙结构，至少部分所述挡墙结构在所述基底上的正投影，位于同一条栅线耦接的相邻的两个栅极图形在所述基底上的正投影之间。

4.根据权利要求3所述的阵列基板，其特征在于，所述栅极图形在所述基底上的正投影位于相邻的两个挡墙结构在所述基底上的正投影之间。

5.根据权利要求3所述的阵列基板，其特征在于，所述两个电极图形包括输入电极图形和输出电极图形；

所述输出电极图形包括依次耦接的所述第一电极子图形，所述第二电极子图形和第三电极子图形，所述第二电极子图形位于所述第一电极子图形和所述第三电极子图形之间，在所述第三电极子图形所在的晶体管结构中，该第三电极子图形位于所述第一电极子图形远离所述输入电极图形的一侧；

所述挡墙结构包括由所述第三电极子图形延伸出的第一挡墙部，所述第一挡墙部在所述基底上的正投影，位于同一条栅线耦接的相邻的两个栅极图形在所述基底上的正投影之间。

6.根据权利要求5所述的阵列基板，其特征在于，所述挡墙结构还包括由所述第三电极子图形延伸出的第二挡墙部；

所述第三电极子图形在所述基底上的正投影，由该第三电极子图形延伸出的所述第一挡墙部在所述基底上的正投影，以及由该第三电极子图形延伸出的所述第二挡墙部在所述基底上的正投影，均位于同一组相邻的栅极图形在所述基底上的正投影之间，且所述第一挡墙部在所述基底上的正投影位于所述第二挡墙部在所述基底上的正投影，与该同一组相邻的栅极图形中的第一栅极图形在所述基底上的正投影之间；所述第二挡墙部在所述基底上的正投影位于所述第一挡墙部在所述基底上的正投影，与该同一组相邻的栅极图形中的第二栅极图形在所述基底上的正投影之间。

7.根据权利要求6所述的阵列基板，其特征在于，

所述第一挡墙部包括延伸方向不同的第一挡墙图形和第二挡墙图形，所述第一挡墙图形与所述第二挡墙图形耦接，在耦接处形成面向所述第一栅极图形的第一角度，所述第一角度小于180度；

和/或，所述第二挡墙部包括延伸方向不同的第三挡墙图形和第四挡墙图形，所述第三挡墙图形与所述第四挡墙图形耦接，在耦接处形成面向所述第二栅极图形的第二角度，所述第二角度小于180度。

8.根据权利要求3所述的阵列基板，其特征在于，所述挡墙结构与所述两个电极图形同层同材料设置。

9.根据权利要求1所述的阵列基板，其特征在于，所述两个电极图形包括输入电极图形和输出电极图形；

所述多个晶体管结构呈阵列分布，所述多个晶体管形成多个晶体管行和多个晶体管列；

所述阵列基板还包括多条栅线和多条数据线，所述栅线与所述数据线交叉设置，所述栅线与所述晶体管行一一对应，所述栅线与对应的所述晶体管行中包括的晶体管结构的栅极图形分别耦接；所述数据线与所述晶体管列一一对应，所述数据线与对应的所述晶体管列中各晶体管结构包括的输入电极图形中的所述第二电极子图形分别耦接。

10.一种显示装置，其特征在于，包括如权利要求1～9中任一项所述的阵列基板。

11.根据权利要求10所述的显示装置，其特征在于，所述显示装置还包括与所述阵列基板相对设置的彩膜基板，所述彩膜基板包括多个隔垫物，所述阵列基板包括的多个隔垫物与所述阵列基板中的至少部分栅极图形一一对应；

所述隔垫物靠近所述阵列基板的顶表面在所述阵列基板的基底上的正投影与对应的所述栅极图形在所述基底上的正投影交叠，所述阵列基板中的挡墙结构在所述基底上的正投影，位于所述顶表面在所述基底上的正投影的周边。

12.根据权利要求10所述的显示装置，其特征在于，所述显示装置还包括与所述阵列基板相对设置的彩膜基板，所述彩膜基板还包括黑矩阵层，所述黑矩阵层在所述阵列基板的基底上的正投影覆盖所述阵列基板中的挡墙结构在所述基底上的正投影。

Images