CN211350580U - 一种芯片及电子器件 - Google Patents

一种芯片及电子器件 Download PDF

Info

Publication number
CN211350580U
CN211350580U CN202020297245.6U CN202020297245U CN211350580U CN 211350580 U CN211350580 U CN 211350580U CN 202020297245 U CN202020297245 U CN 202020297245U CN 211350580 U CN211350580 U CN 211350580U
Authority
CN
China
Prior art keywords
chip
lead frame
power semiconductor
emitter
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202020297245.6U
Other languages
English (en)
Inventor
江伟
史波
曾丹
敖利波
肖婷
曹俊
马颖江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gree Electric Appliances Inc of Zhuhai
Zhuhai Zero Boundary Integrated Circuit Co Ltd
Original Assignee
Gree Electric Appliances Inc of Zhuhai
Zhuhai Zero Boundary Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gree Electric Appliances Inc of Zhuhai, Zhuhai Zero Boundary Integrated Circuit Co Ltd filed Critical Gree Electric Appliances Inc of Zhuhai
Priority to CN202020297245.6U priority Critical patent/CN211350580U/zh
Application granted granted Critical
Publication of CN211350580U publication Critical patent/CN211350580U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73221Strap and wire connectors

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本申请涉及智能功率模块技术领域,公开了一种芯片及电子器件,芯片包括垂直互联的电子封装基板和导线框架,其中:电子封装基板与导线框架之间电连接;电子封装基板上安装有多个功率半导体芯片,每一个功率半导体芯片包括:栅极、第一发射极和第二发射极,且每一个功率半导体芯片与电子封装基板之间电连接;导线框架上安装有多个驱动控制芯片,每一个驱动控制芯片与导线框架之间电连接;每一个驱动控制芯片的驱动电极与对应的功率半导体芯片上的栅极之间通过金属引线连接。本申请公开的芯片,通过在芯片表面互联使用导线框架,替代了铝线,散热效果更好,可靠性及电流密度得到提升。

Description

一种芯片及电子器件
技术领域
本申请涉及智能功率模块技术领域,特别涉及一种芯片及电子器件。
背景技术
智能功率模块不仅把功率开关器件和驱动电路集成在一起,而且还内藏有过电压、过电流和过热等故障检测电路,并可将检测信号送到CPU。它由高速低功耗的管芯和优化的门极驱动电路以及快速保护电路构成,即使发生负载事故或使用不当,也可保证智能功率模块自身不受损坏。
随着功率器件电流密度的进一步增加,对器件及模块的散热能力提出了更高的要求,且市场对产品日益轻、薄、短、小和低价化要求,对功率器件或模块小型化带来更大的挑战。
在智能功率模块中,如何提高模块散热能力和过流能力,是需要解决的一个重要问题。
实用新型内容
本实用新型提供了一种芯片,通过在芯片表面互联使用导线框架,替代了铝线,散热效果更好,可靠性及电流密度得到提升。
为了达到上述目的,本申请提供一种芯片,包括垂直互联的电子封装基板和导线框架,其中:
所述电子封装基板与所述导线框架之间电连接;
所述电子封装基板上安装有多个功率半导体芯片,每一个所述功率半导体芯片包括:栅极、第一发射极和第二发射极,且每一个所述功率半导体芯片与所述电子封装基板之间电连接;
所述导线框架上安装有多个驱动控制芯片,每一个所述驱动控制芯片与所述导线框架之间电连接;
每一个所述驱动控制芯片的驱动电极与对应的所述功率半导体芯片上的栅极之间通过金属引线连接。
上述芯片,包括功率半导体芯片和驱动控制芯片,通过芯片以电子封装基板加导线框架垂直互联结构,电子封装基板为功率半导体芯片的载体,导线框架为驱动控制芯片的载体,且导线框架不仅实现了功率半导体芯片的电性能连接,还可实现芯片高散热的性能。且通过金属引线实现驱动控制芯片的驱动电极与栅极之间的连接以及第一发射极与导线框架之间的连接,技术简单可靠,易实现,还可保证良好的连接。
因此,本实用新型提供的芯片,散热效果更好,可靠性及电流密度也得到了提升。
优选地,所述电子封装基板上设有凹槽,所述导线框架的管脚嵌入所述凹槽中。
优选地,所述栅极的表面钝化层材料和所述第一发射极的表面钝化层材料为铝或铝合金,所述第二发射极的表面钝化层材料为银或银合金。
优选地,所述电子封装基板和所述导线框架具有塑封层,所述塑封层的材料为环氧树脂。
优选地,所述电子封装基板为覆铜陶瓷基板。
优选地,本申请还提供一种电子器件,包括上述任一项所述的芯片。
附图说明
图1为本申请中芯片的封装方法的一种步骤流程示意图;
图2为本申请中芯片的一种截面结构示意图;
图3为本申请中芯片切筋之前的一种俯视结构示意图;
图4为本申请中芯片切筋之后的一种俯视结构示意图;
图5为本申请中功率半导体芯片未贴附高温胶膜的俯视结构示意图;
图6为本申请中功率半导体芯片贴附高温胶膜的俯视结构示意图。
图中:
1-电子封装基板;2-导线框架;3-功率半导体芯片;31-栅极;32-第一发射极;33-第二发射极;4-驱动控制芯片;5-金属引线;6-结合材;7-凹槽;8-环氧树脂;9-高温胶膜。
具体实施方式
下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
如图2以及图4所示,本申请提供了一种芯片,该芯片包括垂直互联的电子封装基板1和导线框架2,其中,电子封装基板1与导线框架2之间电连接;电子封装基板1上安装有多个功率半导体芯片3,每一个功率半导体芯片3包括:栅极31、第一发射极32和第二发射极33,且每一个功率半导体芯片3与电子封装基板1之间电连接;导线框架2上安装有多个驱动控制芯片4,每一个驱动控制芯片4与导线框架2之间电连接;每一个驱动控制芯片4的驱动电极与对应的功率半导体芯片3上的栅极31之间通过金属引线5连接。
上述芯片,包括功率半导体芯片3和驱动控制芯片4,通过芯片以电子封装基板1加导线框架2垂直互联结构,电子封装基板1为功率半导体芯片3的载体,导线框架2为驱动控制芯片4的载体,且导线框架2不仅实现了功率半导体芯片3的电性能连接,还可实现芯片高散热的性能。且通过金属引线5实现驱动控制芯片4的驱动电极与栅极31之间的连接以及第一发射极32与导线框架2之间的连接,技术简单可靠,易实现,还可保证良好的连接。
具体地,如图1结合图3及图5-图6所示,本申请还可提供上述芯片的封装方法,用于解决导线框架2与芯片结合过程中产生的污染栅极31问题,其具体步骤如下:
S1:提供已切割的晶圆以制备功率半导体芯片3,功率半导体芯片3包括栅极31、第一发射极32和第二发射极33;
S2:在栅极31和第一发射极32表面贴附高温胶膜9;
S3:将功率半导体芯片3安装于电子封装基板1上;
S4:将电子封装基板1与导线框架2进行组装,实现电子封装基板1与功率半导体芯片3之间的电连接、电子封装基板1与导线框架2之间的电连接以及功率半导体芯片3与导线框架2之间的电连接;
S5:在导线框架2上安装驱动控制芯片4,并实现驱动控制芯片4与导线框架2之间的电连接;
S6:去除栅极31和第一发射极32上的高温胶膜9;
S7:在电子封装基板1与导线框架2之间焊接金属引线5以实现驱动控制芯片4的驱动电极与栅极31的连接、以及实现第一发射极32与导线框架2的连接;
S8:对电子封装基板1以及导线框架2进行塑封、后固化、去胶、电镀以及切筋。
上述芯片包括功率半导体芯片3和驱动控制芯片4,功率半导体芯片3安装于电子封装基板1上,驱动控制芯片4安装于导线框架2上,在电子封装基板1与导线框架2组装并实现电性能连接以实现芯片的封装,为了实现这一过程,首先在功率半导体芯片3安装到电子封装基板1之前,将功率半导体芯片3上的栅极31和第一发射极32贴附高温胶膜9,能够保证在组装和实现电性能连接的过程中栅极31不会被污染,当实现组装和电性能连接后,去除高温胶膜9,不会影响芯片的正常使用。上述封装方法,通过栅极31覆盖高温胶膜9工艺防止了导线框架2与电子封装基板1结合过程中产生的污染栅极31问题,增强栅极31焊线的可靠性。
此外,由于上述封装方法中采用了导线框架2与电子封装基板1的组装,使得芯片表面互联使用导线框架2,替代了铝线,能够使得芯片的散热效果更好,还可提升芯片的可靠性以及电流密度。
具体地,为了实现电子封装基板1与功率半导体芯片3之间的电连接、电子封装基板1与导线框架2之间的电连接以及功率半导体芯片3与导线框架2之间的电连接,可采用以下方法:
在功率半导体芯片3安装到电子封装基板1上之前,在电子封装基板1上印刷结合材6,再将功率半导体芯片3安装到电子封装基板1上;之后在第二发射极33上印刷结合材6;再将导线框架2安装到电子封装基板1上;之后再导线框架2与电子封装基板1连接的部分印刷结合材6;之后进行对结合材6的高温固化,以实现各部件之间的电性连接。
同理,为了实现驱动控制芯片4与导线框架2之间的电性连接,可在上述结合材6高温固化后,在导线框架2安装驱动控制芯片4的部位印刷结合材6,并将驱动控制芯片4安装于导线框架2上,再进行结合材6的高温固化,以实现驱动控制芯片4与导线框架2之间的电性连接。
进一步地,上述电子封装基板1上设有凹槽7,当电子封装基板1与导线框架2组装时,将导线框架2的管脚嵌入该凹槽7中,可保证电子封装基板1与导线框架2之间的平行,可防止因电子封装基板1倾斜而导致的散热面的树脂溢胶问题,保证更好的散热功能。
具体地,当去除栅极31和第一发射极32上的高温胶膜9时,该步骤包括:利用紫外光线照射栅极31和第一发射极32上贴附的高温胶膜9,然后通过吸嘴吸附栅极31和第一发射极32上贴附的高温胶膜9,该步骤简单可靠,便于实施。
具体地,上述功率半导体芯片3所包括的栅极31的表面钝化层材料以及第一发射极32的表面钝化层材料为铝或铝合金,由于铝材料易被腐蚀,因此,通过贴附高温胶膜9的方法来实现芯片的封装,很好地避免了组装过程中产生的污染栅极31的问题,增强了栅极31焊线的可靠性;第二发射极33的表面钝化层材料为银或银合金,便于与结合材6连接。
进一步地,上述芯片在塑封时,采用了环氧树脂8,环氧树脂8在高温固化后,使得环氧树脂8胶膜充分反应,降低了内应力以及提高了树脂硬度,且环氧树脂8在熔融状态下将芯片及内部结构包裹起来,提供物理和电气保护,可有效防止外部环境的冲击。需要说明的是,电子封装基板1的背面不需要包裹环氧树脂8。
进一步地,上述芯片的电子封装基板1采用覆铜陶瓷基板,该基板具有高导热、高电绝缘、低膨胀、高导电性和有优异的焊接性等优点,能够更好地保证芯片的产品稳定性。
此外,本申请还提供了一种电子器件,包括上述芯片,由于上述芯片具有良好的散热性能以及过电流能力,提升了可靠性,保证了电子器件的功能稳定性。
显然,本领域的技术人员可以对本实用新型实施例进行各种改动和变型而不脱离本实用新型的精神和范围。这样,倘若本实用新型的这些修改和变型属于本实用新型权利要求及其等同技术的范围之内,则本实用新型也意图包含这些改动和变型在内。

Claims (6)

1.一种芯片,其特征在于,包括垂直互联的电子封装基板和导线框架,其中:
所述电子封装基板与所述导线框架之间电连接;
所述电子封装基板上安装有多个功率半导体芯片,每一个所述功率半导体芯片包括:栅极、第一发射极和第二发射极,且每一个所述功率半导体芯片与所述电子封装基板之间电连接;
所述导线框架上安装有多个驱动控制芯片,每一个所述驱动控制芯片与所述导线框架之间电连接;
每一个所述驱动控制芯片的驱动电极与对应的所述功率半导体芯片上的栅极之间通过金属引线连接。
2.根据权利要求1所述的芯片,其特征在于,所述电子封装基板上设有凹槽,所述导线框架的管脚嵌入所述凹槽中。
3.根据权利要求1所述的芯片,其特征在于,所述栅极的表面钝化层材料和所述第一发射极的表面钝化层材料为铝或铝合金,所述第二发射极的表面钝化层材料为银或银合金。
4.根据权利要求1所述的芯片,其特征在于,所述电子封装基板和所述导线框架具有塑封层,所述塑封层的材料为环氧树脂。
5.根据权利要求1所述的芯片,其特征在于,所述电子封装基板为覆铜陶瓷基板。
6.一种电子器件,其特征在于,包括如权利要求1-5任一项所述的芯片。
CN202020297245.6U 2020-03-11 2020-03-11 一种芯片及电子器件 Active CN211350580U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202020297245.6U CN211350580U (zh) 2020-03-11 2020-03-11 一种芯片及电子器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202020297245.6U CN211350580U (zh) 2020-03-11 2020-03-11 一种芯片及电子器件

Publications (1)

Publication Number Publication Date
CN211350580U true CN211350580U (zh) 2020-08-25

Family

ID=72097480

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202020297245.6U Active CN211350580U (zh) 2020-03-11 2020-03-11 一种芯片及电子器件

Country Status (1)

Country Link
CN (1) CN211350580U (zh)

Similar Documents

Publication Publication Date Title
US6307272B1 (en) Semiconductor device and method for manufacturing the same
TW423133B (en) Manufacturing method of semiconductor chip package
CN110021590B (zh) 电源芯片集成模块、其制造方法及双面散热电源模块封装
KR101321277B1 (ko) 전력 모듈 패키지 및 그 제조방법
US20110133320A1 (en) Semiconductor package and method of manufacturing the same
CN111095537B (zh) 半导体装置及具备该半导体装置的功率转换装置
US10937767B2 (en) Chip packaging method and device with packaged chips
KR101994727B1 (ko) 전력 모듈 패키지 및 그 제조방법
US7768104B2 (en) Apparatus and method for series connection of two die or chips in single electronics package
CN211350580U (zh) 一种芯片及电子器件
CN113394114A (zh) 一种芯片的封装方法、一种芯片及电子器件
CN116798973A (zh) 一种半导体电路自动制冷散热系统及制造方法
CN216413057U (zh) 半导体电路
CN116417417A (zh) 碳化硅功率模块的封装结构及封装方法
CN108650788A (zh) 一种电路模组及终端设备
JP2001118961A (ja) 樹脂封止型電力用半導体装置及びその製造方法
CN210628290U (zh) 功率模块及电器设备
CN212113705U (zh) 一种功率半导体模块
CN112582386B (zh) 功率模块及其制备方法、电器设备
CN210956665U (zh) 智能功率模块及电子设备
CN112420649B (zh) 芯片封装结构及电子产品
US20150146382A1 (en) Package substrate, method of manufacturing the same, and power module package using package substrate
CN219958979U (zh) 侧向设置散热片的芯片封装结构
CN114666974B (zh) 一种半导体电路及其制造方法
JP2004039700A (ja) 半導体パワーモジュール

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant